KR100527082B1 - Method for fabricating tft-lcd - Google Patents
Method for fabricating tft-lcd Download PDFInfo
- Publication number
- KR100527082B1 KR100527082B1 KR10-1999-0060333A KR19990060333A KR100527082B1 KR 100527082 B1 KR100527082 B1 KR 100527082B1 KR 19990060333 A KR19990060333 A KR 19990060333A KR 100527082 B1 KR100527082 B1 KR 100527082B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- shorting bar
- thin film
- etching
- film transistor
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136254—Checking; Testing
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 정전기에 의한 손상을 감소시키고, 그리고, 단위 화소에 대한 결함 검출을 용이하게 수행할 수 있는 박막 트랜지스터 액정표시장치의 제조방법을 개시한다. 개신된 본 발명의 박막 트랜지스터 액정표시장치의 제조방법은, 투명성 절연기판 상에 게이트 라인들을 형성함과 동시에, 셀 영역의 외측에 상기 게이트 라인들을 연결하는 쇼트링 바를 형성하는 단계; 상기 게이트 라인 및 쇼트링 바가 형성된 상기 투명성 절연기판의 전면 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막을 선택적으로 식각하여, 상기 게이트 라인들 사이의 쇼트링 바 부분을 노출시키는 홀을 형성하는 단계; 상기 게이트 라인의 일부분인 게이트 전극 상부에 채널층을 형성하는 단계; 상기 결과물의 상부에 소정의 금속막을 증착하는 단계; 박막 트랜지스터가 구성되도록 상기 금속막을 식각하여 소오스/드레인 전극을 포함한 데이터 라인을 형성함과 동시에, 상기 쇼트링 바가 노출되도록 상기 홀 내에 증착된 금속막을 식각하는 단계; 상기 결과물 상에 보호막을 증착하는 단계; 및 상기 보호막을 식각하여, 상기 박막 트랜지스터만을 덮도록 함과 동시에, 상기 게이트 라인들을 연결시키는 쇼트링 바가 끊어지도록, 상기 홀 내에 증착된 보호막 부분과 그 하부의 쇼트링 바 부분을 식각하는 단계를 포함한다. The present invention discloses a method of manufacturing a thin film transistor liquid crystal display device which can reduce damage caused by static electricity and can easily perform defect detection on a unit pixel. According to an aspect of the present invention, there is provided a method of manufacturing a thin film transistor liquid crystal display device, including forming gate lines on a transparent insulating substrate and forming a shorting bar connecting the gate lines to an outer side of a cell region; Forming a gate insulating film on an entire surface of the transparent insulating substrate on which the gate line and the shorting bar are formed; Selectively etching the gate insulating layer to form a hole exposing a portion of the shorting bar between the gate lines; Forming a channel layer on the gate electrode which is a part of the gate line; Depositing a predetermined metal film on top of the resultant product; Etching the metal film to form a thin film transistor to form a data line including a source / drain electrode and etching the metal film deposited in the hole to expose the shorting bar; Depositing a protective film on the resultant; And etching the passivation layer to cover only the thin film transistor and to etch the portion of the passivation layer deposited in the hole and the portion of the shorting bar thereunder so as to break the shorting bar connecting the gate lines. do.
Description
본 발명은 박막 트랜지스터 액정표시장치의 제조방법에 관한 것으로, 보다 상세하게는, 정전기에 의한 손상을 감소시킴과 동시에, 단위 화소의 결함 검출을 용이하게 수행할 수 있는 박막 트랜지스터 액정표시장치의 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a thin film transistor liquid crystal display device, and more particularly, to a method for manufacturing a thin film transistor liquid crystal display device capable of reducing defects caused by static electricity and easily detecting defects of a unit pixel. It is about.
액정표시장치는 경량, 박형 및 저소비 전력 등의 특성을 갖기 때문에, CRT(Cathod-ray tube)를 대신하여 각종 정보기기의 단말기 또는 비디오기기 등에 사용되고 있다. 특히, 박막 트랜지스터 액정표시장치(Thin Film Transistor-Liquid Crystal Display : 이하, TFT-LCD)는 응답 특성이 우수하고, 그리고, 고화소수에 적합하기 때문에 상기 CRT에 필적할만한 고화질 및 대형의 표시장치를 실현할 수 있다. Since liquid crystal displays have characteristics such as light weight, thinness, and low power consumption, they are used in terminals or video devices of various information apparatuses in place of the CRT (Cathod-ray tube). In particular, the thin film transistor liquid crystal display (hereinafter referred to as TFT-LCD) has excellent response characteristics and is suitable for high pixel number, so that a high quality and large display device comparable to the CRT can be realized. Can be.
이러한 TFT-LCD는 매트릭스 형태로 배열된 각 화소마다 TFT 및 화소전극이 구비된 TFT 어레이 기판과, 컬러필터 및 카운터 전극이 형성된 컬러필터 기판이 소정 간격을 두고 대향 배치되고, 그들 사이의 공간에 액정이 봉입된 구조로 이루어져 있다. The TFT-LCD has a TFT array substrate including TFTs and pixel electrodes for each pixel arranged in a matrix form, and a color filter substrate on which color filters and counter electrodes are formed to face each other at predetermined intervals, and the liquid crystal in the space therebetween. It consists of a sealed structure.
한편, 상기한 TFT-LCD의 제조, 특히, TFT 어레이 기판의 제조시에는, 그 제조 공정에서 발생되는 정전기에 의해 불량이 발생하게 된다. 이것은 게이트 라인과 데이터 라인 및 TFT와 같은 패턴들이 형성되는 유리기판이 절연체인 것에 기인하여, 제조 공정중에 발생된 정전기가 상기한 패턴에 유입되어 국소적으로 존재하게 되고, 유입된 정전기의 양이 작을지라도, 유입된 부분에서 국소적으로 존재하는 것에 의해 그 전압이 높기 때문에, 결국, TFT 등의 소자에 손상을 야기시키거나, 또는, 데이터 라인의 결선 등을 야기시키기 때문이다. On the other hand, in the manufacturing of the above-described TFT-LCD, in particular in the manufacture of the TFT array substrate, defects are caused by the static electricity generated in the manufacturing process. This is because the glass substrate on which the patterns such as the gate line, the data line and the TFT are formed is an insulator, so that the static electricity generated during the manufacturing process flows into the pattern and is present locally, and the amount of static electricity introduced is small. Even if the voltage is high by being present locally at the inflowed portion, it eventually causes damage to devices such as TFTs, or causes wiring of data lines.
따라서, 종래에는 게이트 패드 및 데이터 패드의 내측 및 외측 각각에 모든 게이트 라인 및 데이터 라인을 연결시켜주는 쇼트링 바(shortring bar)를 구비시키거나, 또는, 각각의 게이트 라인 및 데이터 라인에 정전기 방지회로를 구비시키거나, 혹은, 이온화 장치를 이용하여 기판에서 발생되는 정전기를 전기적으로 중화시킴으로써, 정전기에 기인된 결함을 방지하고 있다. Therefore, in the related art, a shorting bar for connecting all the gate lines and the data lines to the inside and the outside of the gate pad and the data pad, respectively, or an antistatic circuit at each gate line and the data line, respectively. Or by neutralizing the static electricity generated from the substrate using an ionizer, thereby preventing defects caused by static electricity.
한편, 이온화 장치를 이용하는 방법은 장비 투자 비용이 요구되고, 아울러, 큰 효과를 얻지 못하기 때문에, 종래에는 쇼트링 바를 구비시키거나, 또는, 정전기 방지회로를 구비시키는 방법이 주로 이용되고 있다. On the other hand, since the method of using an ionizer requires equipment investment cost and cannot obtain a large effect, conventionally, the method of providing a shorting bar or providing an antistatic circuit is mainly used.
도 1은 종래 기술에 따른 쇼트링 바가 구비된 TFT 어레이 기판을 도시한 요부 평면도로서, 도시된 바와 같이, 각각의 게이트 라인(1) 및 데이터 라인(3)은 하나의 쇼트링 바(shortring bar : 10)에 연결되어 있고, 이러한 쇼트링 바(10)에 의해 정전기에 의한 불량이 방지된다. 여기서, 상기 쇼트링 바(10)는, 통상, 게이트 라인의 형성시에 함께 형성된다. 미설명된 도면부호 2는 게이트 패드, 4는 데이터 패드를 각각 나타낸다. 1 is a plan view of a main portion of a TFT array substrate having a shorting bar according to the related art, and as shown, each gate line 1 and data line 3 has one shorting bar: 10), and the short ring bar 10 prevents a defect due to static electricity. Here, the shorting bar 10 is usually formed together at the time of forming the gate line. Unexplained reference numeral 2 denotes a gate pad and 4 denotes a data pad, respectively.
도 2는 종래 다른 기술에 따른 정전기 방지회로가 구비된 TFT 어레이 기판을 도시한 요부 평면도로서, 도시된 바와 같이, 각각의 게이트 라인(1) 및 데이터 라인(3)에는 정전기 방지회로(20)가 구비되어 있고, 이러한 정전기 방지회로(10)에 의해 정전기에 의한 불량이 방지된다. FIG. 2 is a plan view of a main part of a TFT array substrate having an antistatic circuit according to another conventional art. As shown, each gate line 1 and data line 3 includes an antistatic circuit 20. The antistatic circuit 10 is prevented by the static electricity prevention circuit 10.
상기 정전기 방지회로(20)는 두 개의 트랜지스터들을 조합시켜, 다이오드를 구성하고, 이 회로를 통해 일정 전압 이상이 발생되면, 게이트 라인(1)과 데이터 라인(3)간을 등전위로 만듦으로써, 정전기에 의한 손상, 즉, 라인들간의 쇼트가 일어나지 않도록 한다. The antistatic circuit 20 combines two transistors to form a diode, and when a predetermined voltage or more occurs through the circuit, the antistatic circuit 20 creates an equipotential between the gate line 1 and the data line 3 to prevent static electricity. This prevents damage caused by a short circuit between the lines.
그러나, 정전기에 의한 손상을 방지하기 위하여, 쇼트링 바를 구비시키는 방법은 정전기에 의한 손상을 방지하는데는 매우 효과적이지만, TFT 어레이 기판을 제조한 후에 수행되는 화소 결함의 검출시, 각각의 단위 화소들을 개별적으로 테스트 할 수 없기 때문에, 그 이용이 제한되며, 반면, 정전기 방지회로를 구비시키는 방법은 각각의 화소 결함의 검출은 용이하게 수행할 수 있지만, 쇼트링 바를 이용하는 방법에 비해, 정전기에 의한 손상의 억제 능력이 떨어지는 문제점이 있다. However, in order to prevent damage caused by static electricity, the method of providing a shorting bar is very effective in preventing damage caused by static electricity. However, upon detection of pixel defects performed after fabrication of the TFT array substrate, each unit pixel is removed. Since it cannot be tested individually, its use is limited, whereas the method of providing an anti-static circuit can easily detect each pixel defect, but is damaged by static electricity compared to the method using a shorting bar. There is a problem that the suppression ability of the fall.
따라서, 상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 정전기에 의한 손상을 감소시키과 동시에, 단위 화소의 결함 검출을 용이하게 수행할 수 있는 TFT-LCD의 제조방법을 제공하는데, 그 목적이 있다. Accordingly, the present invention devised to solve the above problems provides a manufacturing method of a TFT-LCD that can reduce damage caused by static electricity and at the same time easily detect defects of unit pixels. have.
상기와 같은 목적을 달성하기 위한 본 발명의 TFT-LCD의 제조방법은, 투명성 절연기판 상에 게이트 라인들을 형성함과 동시에, 셀 영역의 외측에 상기 게이트 라인들을 연결하는 쇼트링 바를 형성하는 단계; 상기 게이트 라인 및 쇼트링 바가 형성된 상기 투명성 절연기판의 전면 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막을 선택적으로 식각하여, 상기 게이트 라인들 사이의 쇼트링 바 부분을 노출시키는 홀을 형성하는 단계; 상기 게이트 라인의 일부분인 게이트 전극 상부에 채널층을 형성하는 단계; 상기 결과물의 상부에 소정의 금속막을 증착하는 단계; 박막 트랜지스터가 구성되도록 상기 금속막을 식각하여 소오스/드레인 전극을 포함한 데이터 라인을 형성함과 동시에, 상기 쇼트링 바가 노출되도록 상기 홀 내에 증착된 금속막을 식각하는 단계; 상기 결과물 상에 보호막을 증착하는 단계; 및 상기 보호막을 식각하여, 상기 박막 트랜지스터만을 덮도록 함과 동시에, 상기 게이트 라인들을 연결시키는 쇼트링 바가 끊어지도록, 상기 홀 내에 증착된 보호막 부분과 그 하부의 쇼트링 바 부분을 식각하는 단계를 포함한다. According to an aspect of the present invention, there is provided a method of manufacturing a TFT-LCD, including forming gate lines on a transparent insulating substrate and forming a shorting bar connecting the gate lines to an outer side of a cell region; Forming a gate insulating film on an entire surface of the transparent insulating substrate on which the gate line and the shorting bar are formed; Selectively etching the gate insulating layer to form a hole exposing a portion of the shorting bar between the gate lines; Forming a channel layer on the gate electrode which is a part of the gate line; Depositing a predetermined metal film on top of the resultant product; Etching the metal film to form a thin film transistor to form a data line including a source / drain electrode and etching the metal film deposited in the hole to expose the shorting bar; Depositing a protective film on the resultant; And etching the passivation layer to cover only the thin film transistor and to etch the portion of the passivation layer deposited in the hole and the portion of the shorting bar thereunder so as to break the shorting bar connecting the gate lines. do.
본 발명에 따르면, 쇼트링 바를 구비시키는 것에 의해 정전기에 의한 손상을 효과적으로 감소시킬 수 있고, 아울러, 보호막의 식각시에 상기 쇼트링 바를 끊어줌으로써, 단위 화소의 결함 검출도 용이하게 수행할 수 있다. According to the present invention, by providing a short ring bar, damage caused by static electricity can be effectively reduced, and defect detection of a unit pixel can be easily performed by cutting off the short ring bar during etching of the protective film.
(실시예)(Example)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명은 정전기에 의한 손상을 효과적으로 감소시킴과 동시에, 후속의 단위 화소의 결함 검출을 용이하게 수행하기 위하여, 도 1에 도시된 구조로 TFT 어레이 기판을 제작하고, 그리고, 제조 공정의 마지막 단계인 보호막의 패터닝시에 쇼트링 바를 끊어준다. The present invention fabricates a TFT array substrate with the structure shown in FIG. 1 in order to effectively reduce the damage caused by static electricity and to easily perform defect detection of subsequent unit pixels, and then, as a final step of the manufacturing process, Break the short ring bar when patterning the protective film.
즉, 본 발명은 게이트 라인의 형성시, 상기 게이트 라인들을 연결시키는 쇼트링 바를 함께 형성시켜, 제조 공정 동안에 발생되는 정전기에 의한 손상을 최소화시키고, 그런다음, 제조 공정의 마지막 단계인 보호막의 패터닝시에 인접된 게이트 라인들간을 연결하고 있는 쇼트링 바 부분을 끊어줌으로써, 후속의 화소 결함의 검출시, 각 단위 화소의 결함 검출이 용이하게 수행되도록 한다. That is, the present invention forms a shorting bar connecting the gate lines together in forming the gate line, thereby minimizing the damage caused by static electricity generated during the manufacturing process, and then in the patterning of the protective film, which is the final step of the manufacturing process. By cutting off the portion of the shorting bar connecting the gate lines adjacent to each other, defect detection of each unit pixel can be easily performed upon detection of subsequent pixel defects.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 TFT-LCD의 제조방법을 설명하기 위한 각 공정별 단면도이다. 여기서, 상기 도면들은 쇼트링 바가 형성되는 셀 영역의 외측 부분을 도시한 도면이다. 3A to 3E are cross-sectional views of respective processes for explaining a method of manufacturing a TFT-LCD according to an embodiment of the present invention. Here, the drawings show an outer portion of the cell region in which the shorting bar is formed.
먼저, 도 3a에 도시된 바와 같이, 유리기판(1)과 같은 투명성 절연기판 상에 게이트용 금속막을 증착하고, 공지된 포토리소그라피 공정으로 상기 게이트용 금속막을 패터닝하여, 게이트 라인(22)을 형성함과 동시에, 셀 영역의 외측에 상기 게이트 라인들(22)간을 연결시키는 쇼트링 바(23)을 형성한다. First, as shown in FIG. 3A, a gate metal film is deposited on a transparent insulating substrate such as a glass substrate 1, and the gate metal film is patterned by a known photolithography process to form a gate line 22. At the same time, a short ring bar 23 is formed on the outer side of the cell region to connect the gate lines 22.
다음으로, 도 3b에 도시된 바와 같이, 유리기판(21)의 전면 상에 상기 게이트 라인(22)과 후속에 형성될 데이터 라인 사이의 전기적 절연을 위해 게이트 절연막(24)을 증착하고, 이어서, 상기 쇼트링 바(23)의 일부분이 노출되도록, 도 3c에 도시된 바와 같이, 상기 쇼트링 바(23)를 덮고 있는 게이트 절연막 부분을 식각한다. 도면부호 25는 상기 쇼트링 바(23)를 노출시키는 홀을 나타낸다. Next, as shown in FIG. 3B, a gate insulating film 24 is deposited on the front surface of the glass substrate 21 for electrical insulation between the gate line 22 and the data line to be subsequently formed. As shown in FIG. 3C, a portion of the gate insulating layer covering the shorting bar 23 is etched to expose a portion of the shorting bar 23. Reference numeral 25 denotes a hole exposing the short ring bar 23.
그 다음, 도시되지는 않았으나, 게이트 라인(22)의 일부분인 게이트 전극의 상부에 채널층을 형성하고, 상기 결과물 상에 데이터 라인용 금속막을 증착한 후, 셀 영역에 TFT가 구성되도록, 상기 데이터 라인용 금속막을 패터닝하여 소오스/드레인 전극을 포함한 데이터 라인을 형성한다. 이때, 도 3d에 도시된 바와 같이, 홀(25) 내에 증착된 데이터 라인용 금속막도 함께 식각·제거된다. Next, although not shown, a channel layer is formed on the gate electrode which is a part of the gate line 22, and a metal film for data line is deposited on the resultant, and then the TFT is formed in the cell region. The line metal film is patterned to form a data line including a source / drain electrode. At this time, as illustrated in FIG. 3D, the metal film for data line deposited in the hole 25 is also etched and removed.
다음으로, 상기 결과물의 전면 상에 셀 영역에 형성된 TFT를 보호하기 위하여 보호막(27)을 증착하고, 이어서, 상기 TFT만을 덮도록 상기 보호막을 패터닝한다. 이때, 도 3e에 도시된 바와 같이, 홀(25) 내에 증착된 보호막 부분도 함께 식각·제거되며, 아울러, 상기 홀(25) 내에 증착된 보호막이 제거되는 것에 의해 노출된 쇼트링 바 부분도 함께 식각·제거되어, 게이트 라인들(22)은 쇼트링 바(23)에 의해 서로 연결됨이 없이 각각 분리된다. Next, a protective film 27 is deposited to protect the TFT formed in the cell region on the entire surface of the resultant, and then the protective film is patterned so as to cover only the TFT. In this case, as shown in FIG. 3E, the protective film portion deposited in the hole 25 is also etched and removed, and the short ring bar portion exposed by removing the protective film deposited in the hole 25 is also included. Etched and removed, the gate lines 22 are separated from each other without being connected to each other by the short ring bar 23.
따라서, 상기와 같은 공정 순으로 TFT 어레이 기판을 제조하게 되면, 공정이 진행되는 동안에는 쇼트링 바에 의해 정전기에 의한 손상이 효과적으로 감소되고, 그리고, 공정이 완료된 후에는 상기 쇼트링 바가 끊어지는 것에 의해 게이트 라인들이 분리되므로, 각 단위 화소에 대한 결함 검출이 용이하게 수행될 수 있다.Therefore, if the TFT array substrate is manufactured in the above order, the damage caused by the static electricity is effectively reduced by the short ring bar during the process, and the gate is cut off after the process is completed. Since the lines are separated, defect detection for each unit pixel can be easily performed.
한편, 도시하지는 않았으나, 본 발명의 다른 실시예로서, 전술된 실시예와 더불어, 셀 영역의 외측에 배치되는 게이트 라인의 끝단, 즉, 게이트 패드의 외측에 정전지 방지회로를 구비시킬 수도 있으며, 이 경우에는 정전기에 의한 손상을 더욱 감소시킬 수 있다. On the other hand, although not shown, as another embodiment of the present invention, in addition to the above-described embodiment, an anti-static circuit may be provided at the end of the gate line disposed outside the cell region, that is, outside the gate pad. In this case, damage caused by static electricity can be further reduced.
이상에서와 같이, 본 발명은 쇼트링 바를 구비시키는 것을 의해 제조 공정 동안에 발생되는 정전기에 의한 손상을 효과적으로 감소시킬 수 있으며, 이에 따라, TFT-LCD의 제조수율을 향상시킬 수 있다. 또한, 상기 쇼트링 바는 제조 공정의 마지막 단계에서 끊어주기 때문에, 화소 결함 검출시, 각 단위 화소에 대한 결함 검출도 용이하게 수행할 수 있다. As described above, the present invention can effectively reduce the damage caused by static electricity generated during the manufacturing process by providing the short ring bar, thereby improving the production yield of the TFT-LCD. In addition, since the shorting bar is cut off at the end of the manufacturing process, defect detection for each unit pixel may be easily performed when detecting a pixel defect.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다. In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.
도 1은 종래 기술에 따른 쇼트링 바가 구비된 박막 트랜지스터 어레이 기판을 도시한 요부 평면도.1 is a plan view showing main parts of a thin film transistor array substrate having a shorting bar according to the related art.
도 2는 종래 다른 기술에 따른 정전기 방지회로가 구비된 박막 트랜지스터 어레이 기판을 도시한 요부 평면도.2 is a plan view illustrating main parts of a thin film transistor array substrate having an antistatic circuit according to another related art.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 박막 트랜지스터 액정표시장치의 제조방법을 설명하기 위한 각 공정별 단면도. 3A to 3E are cross-sectional views of respective processes for explaining a method of manufacturing a thin film transistor liquid crystal display device according to an exemplary embodiment of the present invention.
(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)
21 : 유리기판 22 : 게이트 라인21: glass substrate 22: gate line
23 : 쇼트링 바 24 : 게이트 절연막23: short ring bar 24: gate insulating film
25 : 홀 26 : 데이터 라인용 금속막25 hole 26 metal film for data line
27 : 보호막27: shield
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-1999-0060333A KR100527082B1 (en) | 1999-12-22 | 1999-12-22 | Method for fabricating tft-lcd |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-1999-0060333A KR100527082B1 (en) | 1999-12-22 | 1999-12-22 | Method for fabricating tft-lcd |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010063300A KR20010063300A (en) | 2001-07-09 |
KR100527082B1 true KR100527082B1 (en) | 2005-11-09 |
Family
ID=19628067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-1999-0060333A KR100527082B1 (en) | 1999-12-22 | 1999-12-22 | Method for fabricating tft-lcd |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100527082B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104900589B (en) * | 2015-06-16 | 2017-11-10 | 京东方科技集团股份有限公司 | Array base palte and preparation method thereof, display device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR950019863A (en) * | 1993-12-31 | 1995-07-24 | 이헌조 | Liquid crystal display device manufacturing method |
KR960024610A (en) * | 1994-12-30 | 1996-07-20 | 구자홍 | Manufacturing method of liquid crystal display device |
JPH1079514A (en) * | 1996-09-05 | 1998-03-24 | Toshiba Corp | Method for manufacturing active matrix board |
KR19980014053A (en) * | 1996-08-07 | 1998-05-15 | 김광호 | Liquid crystal module and manufacturing method thereof |
KR0151296B1 (en) * | 1995-08-02 | 1998-10-15 | 구자홍 | Lcd device with structure for preventing static electricity |
-
1999
- 1999-12-22 KR KR10-1999-0060333A patent/KR100527082B1/en active IP Right Grant
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR950019863A (en) * | 1993-12-31 | 1995-07-24 | 이헌조 | Liquid crystal display device manufacturing method |
KR960024610A (en) * | 1994-12-30 | 1996-07-20 | 구자홍 | Manufacturing method of liquid crystal display device |
KR0151296B1 (en) * | 1995-08-02 | 1998-10-15 | 구자홍 | Lcd device with structure for preventing static electricity |
KR19980014053A (en) * | 1996-08-07 | 1998-05-15 | 김광호 | Liquid crystal module and manufacturing method thereof |
JPH1079514A (en) * | 1996-09-05 | 1998-03-24 | Toshiba Corp | Method for manufacturing active matrix board |
Also Published As
Publication number | Publication date |
---|---|
KR20010063300A (en) | 2001-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100255592B1 (en) | The structure and manufacturing method of lcd | |
US6373546B1 (en) | Structure of a liquid crystal display and the method of manufacturing the same | |
KR101152528B1 (en) | Liquid crystal display device capable of reducing leakage current and fabrication method thereof | |
KR20100005454A (en) | Thin film transistor array panel and manufacturing method of the same | |
US7872698B2 (en) | Liquid crystal display with structure resistant to exfoliation during fabrication | |
US5466620A (en) | Method for fabricating a liquid crystal display device | |
KR0151296B1 (en) | Lcd device with structure for preventing static electricity | |
JPH01217423A (en) | Amorphous silicon thin film transistor array substrate | |
JP2776360B2 (en) | Method of manufacturing thin film transistor array substrate | |
US6184947B1 (en) | Thin film transistor matrix with repairable bus line | |
CN101621038B (en) | Manufacturing method of active element array base plate | |
KR100527082B1 (en) | Method for fabricating tft-lcd | |
JP2002111001A (en) | Circuit board and its manufacturing method | |
KR100707009B1 (en) | Thin film transistor liquid crystal display | |
KR100527086B1 (en) | Method for manufacturing liquid crystal display device | |
JP4693219B2 (en) | TFT array substrate for liquid crystal display device and manufacturing method thereof | |
KR100599961B1 (en) | Thin film transistor liquid crystal display | |
KR100577777B1 (en) | Method for forming transfer of TFT LCD | |
KR100261976B1 (en) | Lcd and method for manufacturing the same | |
KR100558716B1 (en) | Liquid crystal display panel and fabricating method thereof | |
KR20050026588A (en) | Liquid crystal display device and fabricating method thereof | |
KR20030058327A (en) | array panel of liquid crystal display and manufacturing method thereof | |
KR100349380B1 (en) | Thin film transistor array substrate | |
KR100375734B1 (en) | Method of manufacturing TFT array substrate | |
JP2550692B2 (en) | Method of manufacturing thin film transistor array |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121008 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20131017 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20141017 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20151019 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20161020 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20171023 Year of fee payment: 13 |