KR100599961B1 - Thin film transistor liquid crystal display - Google Patents

Thin film transistor liquid crystal display Download PDF

Info

Publication number
KR100599961B1
KR100599961B1 KR1019990064591A KR19990064591A KR100599961B1 KR 100599961 B1 KR100599961 B1 KR 100599961B1 KR 1019990064591 A KR1019990064591 A KR 1019990064591A KR 19990064591 A KR19990064591 A KR 19990064591A KR 100599961 B1 KR100599961 B1 KR 100599961B1
Authority
KR
South Korea
Prior art keywords
data line
disposed
thin film
film transistor
gate
Prior art date
Application number
KR1019990064591A
Other languages
Korean (ko)
Other versions
KR20010064401A (en
Inventor
민태엽
이승준
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1019990064591A priority Critical patent/KR100599961B1/en
Publication of KR20010064401A publication Critical patent/KR20010064401A/en
Application granted granted Critical
Publication of KR100599961B1 publication Critical patent/KR100599961B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

본 발명은 데이터 라인의 오픈 불량에 기인된 제조 수율의 저하를 방지할 수 있는 구조의 박막 트랜지스터 액정표시장치를 개시한다. 개시된 본 발명의 박막 트랜지스터 액정표시장치는, 투명성 절연기판; 상기 절연기판 상에 서로 교차하게 배열된 게이트 라인들과 데이터 라인들; 상기 게이트 라인과 데이터 라인에 의해 한정된 화소영역 내에 배치된 화소전극; 상기 게이트 라인과 데이터 라인의 교차부에 배치된 박막 트랜지스터; 상기 화소전극의 가장자리 부분과 오버랩되게 배치되면서, 그 양측 끝단이 상기 데이터 라인과 연결된 “ㄷ”형태를 갖는 더미 데이터 라인 패턴; 및 상기 더미 데이터 라인 패턴이 배치되지 않은 상기 데이터 라인과 상기 화소전극 사이의 공간에 배치된 플로팅 바를 포함하여 이루어진다. The present invention discloses a thin film transistor liquid crystal display device having a structure capable of preventing a decrease in manufacturing yield due to a defective open of a data line. The disclosed thin film transistor liquid crystal display device includes a transparent insulating substrate; Gate lines and data lines arranged to cross each other on the insulating substrate; A pixel electrode disposed in the pixel region defined by the gate line and the data line; A thin film transistor disposed at an intersection of the gate line and the data line; A dummy data line pattern disposed to overlap an edge portion of the pixel electrode, and having both ends thereof connected to the data line by a dummy data line pattern; And a floating bar disposed in a space between the data line where the dummy data line pattern is not disposed and the pixel electrode.

Description

박막 트랜지스터 액정표시장치{THIN FILM TRANSISTOR LIQUID CRYSTAL DISPLAY}Thin Film Transistor Liquid Crystal Display {THIN FILM TRANSISTOR LIQUID CRYSTAL DISPLAY}

도 1은 종래 기술에 따른 박막 트랜지스터 액정표시장치의 박막 트랜지스터 어레이 기판을 도시한 평면도. 1 is a plan view illustrating a thin film transistor array substrate of a thin film transistor liquid crystal display device according to the related art.

도 2는 본 발명의 실시예에 따른 박막 트랜지스터 액정표시장치의 박막 트랜지스터 어레이 기판을 도시한 평면도. 2 is a plan view illustrating a thin film transistor array substrate of a thin film transistor liquid crystal display according to an exemplary embodiment of the present invention.

(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)

2 : 게이트 라인 2a : 게이트 전극2: gate line 2a: gate electrode

4 : 데이터 라인 4a : 소오스 전극4: data line 4a: source electrode

4b : 드레인 전극 6 : 화소전극4b: drain electrode 6: pixel electrode

8 : 플로팅 바 10 : 박막 트랜지스터8: floating bar 10: thin film transistor

20 : 더미 데이터 라인 패턴20: dummy data line pattern

본 발명은 박막 트랜지스터 액정표시장치에 관한 것으로, 보다 상세하게는, 데이터 라인의 오픈 불량을 방지할 수 있는 구조의 박막 트랜지스터 액정표시장치 에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor liquid crystal display device, and more particularly, to a thin film transistor liquid crystal display device having a structure capable of preventing an open defect of a data line.

텔레비젼 및 그래픽 디스플레이 등의 표시 장치에 이용되는 액정표시소자 CRT(Cathod-ray tube)를 대신하여 개발되어져 왔다. 특히, 매트릭스 형태로 배열된 각 화소마다 박막 트랜지스터가 구비된 박막 트랜지스터 액정표시장치(Thin Film Transistor Liquid Crystal Display : 이하, TFT-LCD)는 고속 응답 특성을 갖는 잇점과 고화소수에 적합하다는 잇점 때문에 CRT에 필적할만한 화면의 고화질화 및 대형화, 컬러화 등을 실현할 수 있다. It has been developed in place of the liquid crystal display element CRT (Cathod-ray tube) used in display devices such as televisions and graphic displays. In particular, the thin film transistor liquid crystal display (TFT-LCD) having a thin film transistor for each pixel arranged in a matrix form has the advantages of high speed response characteristics and suitable for high pixel number. It is possible to realize high quality, large size, and color of the screen comparable to that.

이러한 TFT-LCD는, 일반적으로, TFT 및 화소전극이 구비된 TFT 어레이 기판과, 컬러필터 및 카운터 전극이 형성된 컬러필터 기판이 소정 간격을 두고 대향하게 합착되고, 그들 사이의 공간에는 액정이 봉입된 형태를 이루고 있다. In such a TFT-LCD, a TFT array substrate including a TFT and a pixel electrode and a color filter substrate on which a color filter and a counter electrode are formed are bonded to face each other at a predetermined interval, and a liquid crystal is enclosed in a space therebetween. Form.

도 1은 종래의 TFT-LCD의 TFT 어레이 기판을 도시한 평면도로서, 이를 설명하면 다음과 같다. 1 is a plan view showing a TFT array substrate of a conventional TFT-LCD, which will be described below.

도시된 바와 같이, 게이트 라인들(2)과 데이터 라인들(4)이 교차하도록 배치되어 있고, 이들에 의해 한정된 화소영역 내에 화소전극(6)이 배치되어 있다. 또한, 상기 데이터 라인(4)과 화소전극(6) 사이의 공간에는 상기 공간을 통해 백-라이트된 빛이 투과되는 것을 방지하면서, 컬러필터 기판과의 합착시에 상기 컬러필터 기판에 구비된 블랙 매트릭스와의 정렬 마진을 얻기 위한 플로팅 바(floating bar : 8)가 배치되어 있다. 게다가, 스위칭 소자인 TFT(10)가 상기 게이트 라인(2)과 데이터 라인(4)의 교차부에 배치되어 있다. As shown, the gate lines 2 and the data lines 4 are arranged to intersect, and the pixel electrode 6 is arranged in the pixel region defined by them. In addition, a black provided in the color filter substrate at the time of bonding to the color filter substrate while preventing back-lighted light from being transmitted through the space between the data line 4 and the pixel electrode 6. A floating bar 8 is arranged to obtain a margin of alignment with the matrix. In addition, a TFT 10, which is a switching element, is disposed at the intersection of the gate line 2 and the data line 4.

상기 TFT(10)는 상기 게이트 라인(2)으로부터 화소영역쪽으로 연장된 게이트 전극(2a)과, 상기 게이트 전극(2a)의 상부에 배치된 채널층(도시안됨), 상기 데이터 라인(4)으로부터 인출되어 상기 채널층의 일측 상부면과 오버랩되게 배치된 드레인 전극(4b) 및 상기 채널층의 타측 상부면과 오버랩되게 배치되면서 상기 화소전극(6)과 콘택된 소오스 전극(4a)을 포함한다. The TFT 10 includes a gate electrode 2a extending from the gate line 2 toward the pixel region, a channel layer (not shown) disposed above the gate electrode 2a, and the data line 4. And a drain electrode 4b drawn out to overlap the upper surface of one side of the channel layer, and a source electrode 4a contacting the pixel electrode 6 while being overlapped with the other upper surface of the channel layer.

한편, 도시되지는 않았으나, 상기 게이트 라인(2)과 데이터 라인(4) 사이에는 그들간의 전기적 절연을 위해 게이트 절연막이 개재되어 있으며, 또한, 채널층과 소오스/드레인 전극(4a, 4b) 사이에는 그들간의 접촉 특성을 향상시키기 위한 오믹 콘택층이 개재되어 있다. 게다가, 상기 TFT(10)는 외부 영향으로부터 손상되는 것이 방지되도록, 보호막에 의해 덮혀진다. Although not shown, a gate insulating film is interposed between the gate line 2 and the data line 4 for electrical insulation therebetween, and between the channel layer and the source / drain electrodes 4a and 4b. An ohmic contact layer is provided for improving the contact characteristic between them. In addition, the TFT 10 is covered by a protective film so as to prevent damage from external influences.

그러나, 상기와 같은 구조를 갖는 TFT 어레이 기판을 제조함에 있어서는, 파티클, BOE 용액 및 ITO 에천트에 의해 데이터 라인의 오픈 불량이 발생되기 때문에, 그 제조수율이 낮은 문제점이 있다. However, in manufacturing the TFT array substrate having the above structure, since the open defect of the data line is generated by the particles, the BOE solution and the ITO etchant, there is a problem that the production yield is low.

자세하게, 일반적으로 데이터 라인의 형성후에는 세정 공정을 수행하게 되는데, 이 과정에서 파티클이 발생하게 되고, 이러한 파티클은 보호막의 막질에 영향을 미치기 때문에, 결과적으로, 상기 보호막의 식각 공정에서 사용되는 BOE 용액에 의해 데이터 라인이 손상되는 현상이 발생되며, 심한 경우에는 상기 데이터 라인의 오픈 불량이 발생하게 된다. In detail, the cleaning process is generally performed after the formation of the data line. Particles are generated in this process, and since the particles affect the film quality of the protective film, consequently, the BOE used in the etching process of the protective film. The data line is damaged by the solution, and in severe cases, the open failure of the data line occurs.

또한, 화소전극을 형성하기 위한 ITO 금속막의 식각시에는, 통상, HCl을 포함한 ITO 에천트를 사용하게 되는데, 이러한 ITO 에천트가 막질이 불량한 보호막을 투과하여 소오스/드레인 전극을 포함한 데이터 라인으로 침투됨으로써, 상기한 ITO 에천트에 의해 데이터 라인의 오픈 불량이 발생하게 된다. 특히, 데이터 라인의 재질로서 Al을 사용하는 경우에는 오픈 불량의 발생 확률이 매우 크다. In addition, when etching an ITO metal film for forming a pixel electrode, an ITO etchant including HCl is generally used. The ITO etchant penetrates into a data line including a source / drain electrode by passing through a protective film having poor film quality. As a result, the open defect of the data line is generated by the above-described ITO etchant. In particular, when Al is used as the material of the data line, the probability of open defects is very high.

한편, 데이터 라인의 오픈 불량을 방지하기 위하여, 종래에는 데이터 라인의 재질을 BOE 용액에 의해 손상을 받지않은 Mo 금속막과 Al 금속막으로 이루어진 Mo/Al/Mo의 적층 구조를 이용하고, 이때, 바텀 Mo 금속막의 두께를 상대적으로 두껍게 함으로써, 비록, Al 금속막이 BOE 용액에 의해 손상을 받더라도, Mo 금속막이 리던던시 라인의 기능을 하도록 하는 것에 의해, 결과적으로는, 데이터 라인의 오픈 불량이 방지되도록 하고 있다. 그러나, 데이터 라인의 재질로 Mo/Al/Mo의 적층막을 이용하는 방법은 BOE 용액에 의한 손상은 방지할 수 있으나, ITO 에천트에 의한 손상은 방지할 수 없기 때문에, 데이터 라인의 오픈 불량은 여전히 존재하게 된다. On the other hand, in order to prevent the open failure of the data line, conventionally using a laminated structure of Mo / Al / Mo consisting of Mo metal film and Al metal film of the material of the data line is not damaged by the BOE solution, The relatively thick thickness of the bottom Mo metal film allows the Mo metal film to function as a redundancy line, even if the Al metal film is damaged by the BOE solution, thereby consequently preventing open defects in the data line. have. However, the method of using Mo / Al / Mo laminated film as the material of the data line can prevent the damage caused by the BOE solution, but since the damage caused by the ITO etchant cannot be prevented, the open defect of the data line still exists. Done.

따라서, 상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 데이터 라인에 연결되는 더미 데이터 라인 패턴을 추가로 더 구비시킴으로써, 상기 데이터 라인의 오픈 불량에 기인된 제조 수율의 저하를 방지할 수 있는 구조의 TFT-LCD를 제공하는 것이다. Therefore, the present invention devised to solve the above problems, by further comprising a dummy data line pattern connected to the data line, it is possible to prevent a decrease in manufacturing yield due to the open failure of the data line It is to provide a TFT-LCD of the structure.

상기와 같은 목적을 달성하기 위한 본 발명의 TFT-LCD는, 투명성 절연기판; 상기 절연기판 상에 서로 교차하게 배열된 게이트 라인들과 데이터 라인들; 상기 게이트 라인과 데이터 라인에 의해 한정된 화소영역 내에 배치된 화소전극; 상기 게이트 라인과 데이터 라인의 교차부에 배치된 TFT; 상기 화소전극의 가장자리 부분과 오버랩되게 배치되면서, 그 양측 끝단이 상기 데이터 라인과 연결된 “ㄷ”형태를 갖는 더미 데이터 라인 패턴; 및 상기 더미 데이터 라인 패턴이 배치되지 않은 상기 데이터 라인과 상기 화소전극 사이의 공간에 배치된 플로팅 바를 포함하여 이루어진다. TFT-LCD of the present invention for achieving the above object, a transparent insulating substrate; Gate lines and data lines arranged to cross each other on the insulating substrate; A pixel electrode disposed in the pixel region defined by the gate line and the data line; A TFT disposed at an intersection of the gate line and the data line; A dummy data line pattern disposed to overlap an edge portion of the pixel electrode, and having both ends thereof connected to the data line by a dummy data line pattern; And a floating bar disposed in a space between the data line where the dummy data line pattern is not disposed and the pixel electrode.

본 발명에 따르면, 기존의 데이터 라인에 더미 데이터 라인을 추가로 더 구비시킴으로써, 비록, 데이터 라인의 오픈이 발생되더라도, 상기 더미 데이터 라인을 통해 신호 전달이 수행되기 때문에, 데이터 라인의 오픈 불량에 기인된 제조 수율의 저하를 방지할 수 있다. According to the present invention, by additionally providing a dummy data line in the existing data line, even if an open of the data line occurs, because signal transmission is performed through the dummy data line, due to the open failure of the data line It is possible to prevent the lowered production yield.

이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 실시예에 따른 TFT-LCD의 TFT 어레이 기판을 도시한 평면도이다. 여기서, 도 1과 동일한 부분은 동일한 도면부호로 나타낸다. 2 is a plan view illustrating a TFT array substrate of a TFT-LCD according to an embodiment of the present invention. Here, the same parts as in Fig. 1 are designated by the same reference numerals.

도시된 바와 같이, 수 개의 게이트 라인들(2)과 수 개의 데이터 라인(4)이 투명성 절연기판(도시안됨) 상에 교차하도록 배열된다. 이때, 상기 게이트 라인(2)과 데이터 라인(4)의 사이에는 그들간의 전기적 절연을 위해 게이트 절연막(도시안됨)이 개재된다. ITO 금속막으로 이루어진 화소전극(6)이 한 쌍의 게이트 라인(2)과 한 쌍의 데이터 라인(4)에 의해 한정된 화소영역 내에 배치된다.As shown, several gate lines 2 and several data lines 4 are arranged to intersect on a transparent insulating substrate (not shown). At this time, a gate insulating film (not shown) is interposed between the gate line 2 and the data line 4 for electrical insulation therebetween. A pixel electrode 6 made of an ITO metal film is disposed in a pixel region defined by a pair of gate lines 2 and a pair of data lines 4.

상기 게이트 라인(2)과 데이터 라인(4)의 교차부에 스위칭 소자인 TFT(10)가 배치된다. 상기 TFT(10)는, 전술한 바와 같이, 상기 게이트 라인(2)으로부터 화소 영역쪽으로 연장된 게이트 전극(2a)과, 상기 게이트 전극(2a)의 상부에 배치된 채널층(도시안됨), 상기 데이터 라인(4)으로부터 인출되면서 상기 채널층의 일측 상부면과 오버랩되게 배치된 드레인 전극(4b), 및 상기 드레인 전극(4b)과 이격되어 상기 채널층의 타측 상부면과 오버랩되게 배치된 소오스 전극(4a)을 포함한다. A TFT 10 as a switching element is disposed at the intersection of the gate line 2 and the data line 4. As described above, the TFT 10 includes a gate electrode 2a extending from the gate line 2 toward the pixel region, a channel layer (not shown) disposed on the gate electrode 2a, and A drain electrode 4b drawn from the data line 4 and overlapping with the upper surface of one side of the channel layer, and a source electrode spaced apart from the drain electrode 4b and overlapping with the other upper surface of the channel layer. (4a).

또한, 화소영역 내에는 상기 데이터 라인(4)의 형성시에 함께 형성된 더미 데이터 라인 패턴(20)이 배치되며, 이때, 상기 더미 데이터 라인 패턴(20)은 화소전극(6)의 가장자리 부분과 오버랩되면서, 그 양측 끝단이 상기 데이터 라인(4)과 연결되는 “ㄷ” 형태로 배치된다. In addition, a dummy data line pattern 20 formed together when the data line 4 is formed is disposed in the pixel area, wherein the dummy data line pattern 20 overlaps an edge portion of the pixel electrode 6. At the same time, both ends thereof are disposed in a shape of “c” connected to the data line 4.

게다가, 더미 데이터 라인 패턴(20)이 배치되지 않은 상기 화소전극(6)과 상기 데이터 라인(4)의 사이 공간에는 이 공간을 통해 백-라이트된 빛이 투과되는 것을 방지하면서, 컬러필터 기판과의 합착시에 블랙 매트릭스와의 정렬 마진을 얻기 위한 플로팅 바(8)가 배치된다. 이때, 상기 플로팅 바(8)는 게이트 라인(2)의 형성시에 함께 형성된다. In addition, the space between the pixel electrode 6 and the data line 4 on which the dummy data line pattern 20 is not disposed is prevented from transmitting back-lighted light through the space, The floating bar 8 is arranged to obtain an alignment margin with the black matrix upon bonding. At this time, the floating bar 8 is formed together when the gate line 2 is formed.

한편, 화소영역 내에 상기와 같은 더미 데이터 라인 패턴(20)을 구비시킬 경우에는 개구율의 감소가 초래된다. 따라서, 본 발명의 실시예에서는 게이트 라인의 재질을 종래 MoW 금속막에서 비저항이 낮은 Al 금속막으로 변경시켜, 상기 더미 데이터 라인 패턴의 선폭 만큼, 상기 게이트 라인의 선폭을 감소시킴으로써, 개구율의 감소를 방지한다. 또한, 다른 방법으로서, 게이트 라인의 재질 및 선폭은 그대로 유지하되, 상기 더미 데이터 라인 패턴의 일부분이 상기 게이트 라인과 오버랩되도록 배치시킴으로써, 개구율의 저하를 방지한다. On the other hand, when the above dummy data line pattern 20 is provided in the pixel region, the aperture ratio is reduced. Therefore, in the embodiment of the present invention, by changing the material of the gate line from the conventional MoW metal film to the Al metal film having a low specific resistance, the line width of the gate line is reduced by the line width of the dummy data line pattern, thereby reducing the aperture ratio. prevent. As another method, the material and line width of the gate line are maintained as it is, but a portion of the dummy data line pattern is disposed to overlap with the gate line, thereby preventing a decrease in the aperture ratio.

상기와 같은 구조의 TFT 어레이 기판을 갖는 본 발명의 실시예에 따른 TFT-LCD에 있어서, 공정 진행시에 발생되는 데이터 라인의 오픈은, 통상, 하나 또는 두개가 발생되고, 특히, 데이터 라인과 더미 데이터 라인 패턴 모두에서 오픈이 발생될 확률은 매우 적기 때문에, 비록, 데이터 라인의 어느 부분에서 오픈이 발생되더라도, 더미 데이터 라인 패턴을 통해 신호 전달이 이루어질 수 있기 때문에, 결과적으로는, 데이터 라인의 오픈 불량에 기인된 제조 수율의 저하는 억제된다. In the TFT-LCD according to the embodiment of the present invention having the TFT array substrate having the structure as described above, one or two data lines are normally generated when the process proceeds, and in particular, the data lines and the dummy Since the probability that an open occurs in both the data line patterns is very small, even if an open occurs in any part of the data line, since signal transmission can be made through the dummy data line pattern, as a result, the open of the data line The decrease in the production yield due to the defect is suppressed.

이상에서와 같이, 본 발명은 화소영역 내에 화소전극의 가장자리와 오버랩되게 더미 데이터 라인 패턴을 구비시킴으로써, 데이터 라인의 오픈에 의한 불량을 최대한 감소시킬 수 있으며, 이에 따라, 데이터 라인의 오픈 불량에 기인된 제조수율의 저하를 방지할 수 있다. As described above, according to the present invention, by providing a dummy data line pattern in the pixel region to overlap the edge of the pixel electrode, the defect due to the opening of the data line can be reduced as much as possible. It is possible to prevent the lowered production yield.

한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.Meanwhile, although specific embodiments of the present invention have been described and illustrated, modifications and variations can be made by those skilled in the art. Accordingly, the following claims are to be understood as including all modifications and variations as long as they fall within the true spirit and scope of the present invention.

Claims (2)

투명성 절연기판; Transparent insulating substrates; 상기 절연기판 상에 서로 교차하게 배열된 게이트 라인들과 데이터 라인들; Gate lines and data lines arranged to cross each other on the insulating substrate; 상기 게이트 라인과 데이터 라인에 의해 한정된 화소영역 내에 배치된 화소전극; A pixel electrode disposed in the pixel region defined by the gate line and the data line; 상기 게이트 라인과 데이터 라인의 교차부에 배치된 박막 트랜지스터; A thin film transistor disposed at an intersection of the gate line and the data line; 상기 화소전극의 가장자리 부분과 오버랩되게 배치되면서, 그 양측 끝단이 상기 데이터 라인과 연결된 “ㄷ”형태를 갖는 더미 데이터 라인 패턴; 및 A dummy data line pattern disposed to overlap an edge portion of the pixel electrode, and having both ends thereof connected to the data line by a dummy data line pattern; And 상기 더미 데이터 라인 패턴이 배치되지 않은 상기 데이터 라인과 상기 화소전극 사이의 공간에 배치된 플로팅 바를 포함하여 이루어지는 것을 특징으로 하는 박막 트랜지스터 액정표시장치. And a floating bar disposed in a space between the data line and the pixel electrode on which the dummy data line pattern is not disposed. 제 1 항에 있어서, 상기 더미 데이터 라인 패턴의 일부분이 게이트 라인과 오버랩되게 배치된 것을 특징으로 하는 박막 트랜지스터 액정표시장치.The thin film transistor liquid crystal display of claim 1, wherein a portion of the dummy data line pattern overlaps the gate line.
KR1019990064591A 1999-12-29 1999-12-29 Thin film transistor liquid crystal display KR100599961B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990064591A KR100599961B1 (en) 1999-12-29 1999-12-29 Thin film transistor liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990064591A KR100599961B1 (en) 1999-12-29 1999-12-29 Thin film transistor liquid crystal display

Publications (2)

Publication Number Publication Date
KR20010064401A KR20010064401A (en) 2001-07-09
KR100599961B1 true KR100599961B1 (en) 2006-07-12

Family

ID=19631865

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990064591A KR100599961B1 (en) 1999-12-29 1999-12-29 Thin film transistor liquid crystal display

Country Status (1)

Country Link
KR (1) KR100599961B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100679916B1 (en) * 2000-05-10 2007-02-07 엘지.필립스 엘시디 주식회사 Array sustrate for liquid crystal display device and method for fabricating the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100679515B1 (en) * 2000-05-10 2007-02-07 엘지.필립스 엘시디 주식회사 TFT array panel
KR100532087B1 (en) 2003-06-20 2005-11-30 엘지.필립스 엘시디 주식회사 Liquid crystal display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100679916B1 (en) * 2000-05-10 2007-02-07 엘지.필립스 엘시디 주식회사 Array sustrate for liquid crystal display device and method for fabricating the same

Also Published As

Publication number Publication date
KR20010064401A (en) 2001-07-09

Similar Documents

Publication Publication Date Title
KR101152528B1 (en) Liquid crystal display device capable of reducing leakage current and fabrication method thereof
KR100652049B1 (en) Liquid crystal display device
KR20000004375A (en) Thin film transistor liquid crystal display device and method hereof
KR100599961B1 (en) Thin film transistor liquid crystal display
KR100672626B1 (en) The structure of liquid crystal display panel and method for fabricating the same
KR100707009B1 (en) Thin film transistor liquid crystal display
KR100707006B1 (en) TFT array substrate of TFT-LCD
KR100616443B1 (en) TFT array substrate of TFT-LCD
KR100951840B1 (en) Liquid Crystal Display Device
KR20020088093A (en) Tft-lcd with dummy pattern serving both as light shielding and repair
JPH10133234A (en) Liquid crystal display device
KR100559219B1 (en) Thin film transistor liquid crystal display
KR100349380B1 (en) Thin film transistor array substrate
KR20000003167A (en) Lcd(liquid crystal display)
KR100577779B1 (en) TFT Array substrate of LCD
KR20020016311A (en) Liquid crystal display device of thin film transistor
KR100249191B1 (en) Fabrication method of liquid crystal display device
KR100631369B1 (en) Array Panel used for a Liquid Crystal Display and method for fabricating the same
KR100577788B1 (en) Method for fabricating TFT array substrate of TFT-LCD
KR100535351B1 (en) Thin film transistor liquid crystal display
KR20010064400A (en) Tft-lcd having means for data line open repair
KR100577777B1 (en) Method for forming transfer of TFT LCD
KR20010058155A (en) Thin film transistor liquid crystal display
KR100466393B1 (en) Thin film transistor liquid crystal display
KR100569261B1 (en) Thin film transistor liquid crystal display device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130612

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140624

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150617

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170621

Year of fee payment: 12