KR101232138B1 - Liquid Crystal Display Device And Method For Manufacturing The Same - Google Patents

Liquid Crystal Display Device And Method For Manufacturing The Same Download PDF

Info

Publication number
KR101232138B1
KR101232138B1 KR1020050121843A KR20050121843A KR101232138B1 KR 101232138 B1 KR101232138 B1 KR 101232138B1 KR 1020050121843 A KR1020050121843 A KR 1020050121843A KR 20050121843 A KR20050121843 A KR 20050121843A KR 101232138 B1 KR101232138 B1 KR 101232138B1
Authority
KR
South Korea
Prior art keywords
line
link
link line
gate insulating
gate
Prior art date
Application number
KR1020050121843A
Other languages
Korean (ko)
Other versions
KR20070062104A (en
Inventor
임봉묵
신철상
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050121843A priority Critical patent/KR101232138B1/en
Publication of KR20070062104A publication Critical patent/KR20070062104A/en
Application granted granted Critical
Publication of KR101232138B1 publication Critical patent/KR101232138B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • G02F1/136272Auxiliary lines
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 서로 대향된 제1기판 및 제2기판; 상기 제1기판 상에 형성된 게이트 배선; 상기 게이트 배선이 형성된 상기 제1 기판 상에 형성된 게이트 절연막; 상기 게이트 절연막을 사이에 두고 상기 게이트 배선과 서로 종횡으로 교차하여 화소 영역을 정의하는 데이터 배선; 상기 게이트 배선과 데이터 배선의 교차 영역에 형성된 박막트랜지스터; 상기 박막트랜지스터 및 상기 데이터 배선을 덮도록 게이트 절연막 상에 형성된 보호막; 상기 보호막 상에 형성되며 상기 박막트랜지스터와 연결된 화소전극; 상기 게이트 절연막 상에 형성되며, 상기 데이터 배선으로부터 연장되도록 형성되는 제1링크선; 상기 제1 기판 상에 형성되며, 상기 제1 링크선과 게이트 절연막을 사이에 두고 중첩되어 형성되는 제2 링크선; 상기 게이트 절연막 및 보호막을 관통하여 상기 제2 링크선과 접촉되며, 상기 보호막을 관통하여 상기 제1 링크선과 접촉되며, 상기 보호막 상에 상기 제1 및 제2 링크선과 중첩되도록 형성되는 연결도전막; 및 상기 제1기판과 제2기판 사이에 형성된 액정층을 구비하며, 상기 제1 및 제2 링크선 중 어느 하나와, 상기 연결도전막 간의 접촉 불량시 레이저 조사에 의해 상기 제1 및 제2 링크선 사이의 상기 게이트 절연막이 관통하여 상기 중첩되어 형성된 제1링크선, 제2링크선 및 연결도전막이 서로 일체형으로 접속되는 것을 특징으로 하는 액정표시소자 및 액정표시소자 제조방법에 관한 것으로서,The present invention includes a first substrate and a second substrate facing each other; A gate wiring formed on the first substrate; A gate insulating film formed on the first substrate on which the gate wiring is formed; A data line defining the pixel area by crossing the gate line vertically and horizontally with the gate insulating layer interposed therebetween; A thin film transistor formed at an intersection of the gate line and the data line; A passivation layer formed on the gate insulating layer to cover the thin film transistor and the data line; A pixel electrode formed on the passivation layer and connected to the thin film transistor; A first link line formed on the gate insulating film and extending from the data line; A second link line formed on the first substrate and overlapping with the first link line and the gate insulating layer interposed therebetween; A connection conductive layer penetrating the gate insulating layer and the passivation layer to be in contact with the second link line, penetrating the passivation layer to be in contact with the first link line, and being formed to overlap the first and second link lines on the passivation layer; And a liquid crystal layer formed between the first substrate and the second substrate, wherein the first and second links are connected to each other by laser irradiation in case of poor contact between any one of the first and second link lines and the connection conductive film. 1. A method of manufacturing a liquid crystal display device and a liquid crystal display device, characterized in that the first link line, the second link line, and the connection conductive film formed by overlapping the gate insulating film between the lines are integrally connected to each other.

본 발명에 따르면, 제1링크선과 제2링크선을 중첩 형성한 후, 연결도전막에 의해 제1링크선과 제2링크선을 연결하기 때문에, 상기 연결도전막과 제1, 제2링크선 사이에 접촉 불량이 발생하는 경우에도 레이저의 조사에 의해 접촉 불량을 쉽게 리페어 할 수 있다.According to the present invention, since the first link line and the second link line are formed to overlap each other, the first link line and the second link line are connected by the connection conductive film, and thus, between the connection conductive film and the first and second link lines. Even when contact failures occur, the contact failures can be easily repaired by laser irradiation.

제1링크선, 제2링크선, 연결도전막, 레이저 1st link line, 2nd link line, connecting conductive film, laser

Description

액정표시소자 및 이의 제조방법{Liquid Crystal Display Device And Method For Manufacturing The Same}Liquid Crystal Display Device and Method for Manufacturing the Same {Liquid Crystal Display Device And Method For Manufacturing The Same}

도 1은 종래 기술에 따른 액정표시소자의 하부기판을 개략적으로 도시한 평면도이다.1 is a plan view schematically illustrating a lower substrate of a liquid crystal display device according to the related art.

도 2는 A-A' 라인의 절단면도이다.2 is a cross-sectional view of the line A-A '.

도 3은 본 발명에 따른 액정표시소자의 하부기판을 개략적으로 도시한 평면도이다.3 is a plan view schematically illustrating a lower substrate of a liquid crystal display according to the present invention.

도 4는 B-B' 라인의 절단면도이다.4 is a cross-sectional view of the line B-B '.

도 5는 본 발명의 실시예에 따른 액정표시소자의 제조방법을 개략적으로 도시한 단면도이다.5 is a cross-sectional view schematically illustrating a method of manufacturing a liquid crystal display device according to an exemplary embodiment of the present invention.

<도면의 주요부의 부호에 대한 설명>DESCRIPTION OF THE REFERENCE NUMERALS OF THE DRAWINGS FIG.

100 : 게이트 배선 120 : 게이트 전극100: gate wiring 120: gate electrode

180 : 제2링크선 200 : 데이터 배선 180: second link line 200: data wiring

220 : 소스 전극 240 : 드레인 전극220: source electrode 240: drain electrode

280 : 제1링크선 300 : 화소전극 280: first link line 300: pixel electrode

350 : 연결도전막 400 : 박막트랜지스터 350: connection conductive film 400: thin film transistor

500 : 게이트 절연막 600 : 보호막 500: gate insulating film 600: protective film

700 : 레이저 장비700: Laser Equipment

본 발명은 액정표시소자에 관한 것으로, 보다 구체적으로는 액정표시소자의 데이터 배선과 구동회로를 연결하는 링크부에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a link unit connecting a data line and a driving circuit of a liquid crystal display device.

표시화면의 두께가 수 센티미터(cm)에 불과한 초박형의 평판표시소자(Flat Panel Display), 그 중에서도 액정표시소자는 동작 전압이 낮아 소비 전력이 적고 휴대용으로 쓰일 수 있는 등의 이점으로 노트북 컴퓨터, 모니터, 우주선, 항공기 등에 이르기까지 응용분야가 넓고 다양하다.Ultra-thin flat panel displays with a thickness of only a few centimeters (cm). Among them, liquid crystal displays have low operating voltages, which consume less power and can be used as portable devices. Applications range from ships to spacecraft to aircraft.

상기 액정표시소자는 하부기판, 상부기판 및 상기 양 기판 사이에 형성된 액정층을 포함하여 구성된다.The liquid crystal display device includes a lower substrate, an upper substrate, and a liquid crystal layer formed between the two substrates.

상기 상부기판 상에는 광이 누설되는 것을 차단하기 위한 차광층이 형성되어 있고, 상기 차광층 위에 컬러필터층이 형성되어 있으며, 상기 컬러필터층 상부에 공통전극이 형성되어 있다.A light blocking layer for blocking light leakage is formed on the upper substrate, a color filter layer is formed on the light blocking layer, and a common electrode is formed on the color filter layer.

또한, 상기 하부기판 상에는 게이트 배선, 데이터 배선, 박막트랜지스터 및 화소전극 등이 형성되어 있다.In addition, a gate wiring, a data wiring, a thin film transistor, a pixel electrode, and the like are formed on the lower substrate.

도 1은 종래 기술에 따른 액정표시소자의 하부기판을 개략적으로 도시한 평면도이다.1 is a plan view schematically illustrating a lower substrate of a liquid crystal display device according to the related art.

도 1에서 알 수 있듯이, 하부기판에는 서로 교차되어 화소영역을 정의하는 게이트 배선(10) 및 데이터 배선(20)이 형성되어 있고, 상기 게이트 배선(10) 및 데이터 배선(20)의 교차부마다 박막트랜지스터(40)가 형성되어 있다.As can be seen in FIG. 1, a gate wiring 10 and a data wiring 20 are formed on the lower substrate so as to cross each other to define a pixel area, and each intersection of the gate wiring 10 and the data wiring 20 is formed. The thin film transistor 40 is formed.

상기 박막트랜지스터(40)는 상기 게이트 배선(10)에 연결된 게이트 전극(12)과, 상기 게이트 전극 상부의 반도체층(도시하지 않음)과, 상기 데이터 배선(20)에 연결된 소스 전극(22)과, 상기 소스 전극으로부터 일정간격 이격되어 화소전극(30)에 연결된 드레인 전극(24)으로 구성된다.The thin film transistor 40 may include a gate electrode 12 connected to the gate line 10, a semiconductor layer (not shown) on the gate electrode, and a source electrode 22 connected to the data line 20. The drain electrode 24 is spaced apart from the source electrode at a predetermined interval and connected to the pixel electrode 30.

상기 화소전극(30)은 투명한 전도성 물질로 이루어져 있으며, 보호막(도시되지 않음)을 관통하는 콘택홀(26)을 통해 상기 박막트랜지스터(40)의 드레인 전극(24)과 연결된다.The pixel electrode 30 is made of a transparent conductive material and is connected to the drain electrode 24 of the thin film transistor 40 through a contact hole 26 penetrating a protective film (not shown).

여기서, 상기 게이트 배선(10)은 박막트랜지스터(40)의 게이트 전극(12)에 게이트 신호를 공급하고, 상기 데이터 배선(20)은 박막트랜지스터(40)의 드레인 전극(24)을 통해 화소전극(30)에 화소신호를 공급한다.The gate line 10 supplies a gate signal to the gate electrode 12 of the thin film transistor 40, and the data line 20 passes through the drain electrode 24 of the thin film transistor 40. 30 to supply a pixel signal.

또한, 상기 박막트랜지스터(40)는 게이트 배선(10)의 게이트 신호에 응답하여 데이터 배선(20)의 화소신호가 화소전극(30)에 충전되어 유지되게 한다.In addition, the thin film transistor 40 keeps the pixel signal of the data line 20 charged and maintained in the pixel electrode 30 in response to the gate signal of the gate line 10.

상기 데이터 배선(20)은 화소 신호를 받기 위해 데이터 구동회로와 연결되어 있다.The data line 20 is connected to a data driving circuit to receive a pixel signal.

이하에서, 종래 기술에 따른 상기 데이터 배선(20)과 데이터 구동회로의 링크부에 대해 도면을 참조하여 살펴본다.Hereinafter, the link portion of the data line 20 and the data driving circuit according to the related art will be described with reference to the drawings.

도 1에서 알 수 있듯이, 데이터 배선(20)과 데이터 구동회로의 링크부는 데이터 배선(20)으로부터 연장 형성되는 제1링크선(28)과, 데이터 구동회로로부터 연 장 형성되는 제2링크선(18)을 포함하여 구성되고, 상기 제1링크선(28)은 제2링크선(18)과 연결도전막(35)에 의해 연결되어 있다.As shown in FIG. 1, the link portion of the data line 20 and the data driving circuit includes a first link line 28 extending from the data line 20 and a second link line extending from the data driving circuit. 18), the first link line 28 is connected to the second link line 18 by a connection conductive film 35.

이러한 구조는 제2링크선이 제1링크선보다 저항이 낮은 물질로 형성되므로, 화소신호의 지연을 방지하고 패턴의 폭을 줄일 수 있는 구조이다.Since the second link line is formed of a material having a lower resistance than that of the first link line, the second link line can prevent a delay of the pixel signal and reduce the width of the pattern.

상기 제1링크선(28)과 제2링크선(18)의 링크부는 도 2에서 그 구조를 자세히 도시하였다.The link portion of the first link line 28 and the second link line 18 is shown in detail in FIG.

도 2는 도 1의 A-A' 라인의 단면도이다.FIG. 2 is a cross-sectional view taken along the line AA ′ of FIG. 1.

도 2에서 알 수 있듯이, 기판(11) 상에 형성된 링크부의 제1링크선(28)과 제2링크선(18)은 위치하는 층이 다르기 때문에, 연결도전막(35)에 의해 서로 연결된다.As can be seen in FIG. 2, the first link line 28 and the second link line 18 formed on the substrate 11 are connected to each other by the connection conductive film 35 because the layers in which the link lines are located are different. .

이 때, 상기 제1링크선(28)과 연결도전막(35) 사이에는 보호막(60)이 형성되어 있고, 상기 제2링크선(18)과 연결도전막(35) 사이에는 게이트 절연막(50) 및 보호막(60)이 형성되어 있다.In this case, a passivation layer 60 is formed between the first link line 28 and the connection conductive layer 35, and a gate insulating film 50 is formed between the second link line 18 and the connection conductive layer 35. ) And a protective film 60 are formed.

다만, 종래 기술에 따른 데이터 배선(20)과 데이터 구동회로의 링크부는 연결도전막(35)과 제1링크선(28)의 접촉지점(C1) 또는 연결도전막(35)과 제2링크선(18)의 접촉지점(C2)에서 접촉이 제대로 되지 않을 경우 배선 불량이 발생하게 된다. 즉, 데이터 구동회로로부터 공급되는 화소신호가 데이터 배선(20)으로 전달되지 않게 된다.However, the link portion of the data line 20 and the data driving circuit according to the related art is a contact point C1 of the connection conductive film 35 and the first link line 28 or the connection conductive film 35 and the second link line. If contact is not made properly at the contact point C2 of (18), a wiring failure occurs. That is, the pixel signal supplied from the data driver circuit is not transmitted to the data line 20.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로,SUMMARY OF THE INVENTION The present invention has been made to solve the above problems,

본 발명의 제1목적은 데이터 배선과 데이터 구동회로의 링크부의 제1링크선과 제2링크선을 중첩 형성한 후, 연결도전막에 의해 제1링크선과 제2링크선을 연결함으로써, 상기 연결도전막과 제1, 제2링크선 사이에 접촉 불량이 발생하는 경우에도 레이저의 조사에 의해 접촉 불량을 쉽게 리페어 할 수 있는 구조의 액정표시소자를 제공하는 것이고,The first object of the present invention is to form the data line and the first link line and the second link line of the link portion of the data driving circuit by overlapping, and then to connect the first link line and the second link line by a connecting conductive film, thereby To provide a liquid crystal display device having a structure that can easily repair the contact failure by the irradiation of the laser even if the contact failure occurs between the film and the first, second link line,

본 발명의 제2목적은 상기 구조의 액정표시소자에 발생한 배선 불량을 용이하게 리페어하는 방법을 이용한 액정표시소자 제조방법을 제공하는 것이다.A second object of the present invention is to provide a liquid crystal display device manufacturing method using a method for easily repairing wiring defects generated in the liquid crystal display device having the above structure.

본 발명은 상기와 같은 제1목적을 달성하기 위해서, 서로 대향된 제1기판 및 제2기판; 상기 제1기판 상에 형성된 게이트 배선; 상기 게이트 배선이 형성된 상기 제1 기판 상에 형성된 게이트 절연막을 사이에 두고 상기 게이트 배선과 서로 종횡으로 교차하여 화소 영역을 정의하는 데이터 배선; 상기 게이트 배선과 데이터 배선의 교차 영역에 형성된 박막트랜지스터; 상기 박막트랜지스터 및 상기 데이터 배선을 덮도록 게이트 절연막 상에 형성된 보호막; 상기 보호막 상에 형성되며 상기 박막트랜지스터와 연결된 화소전극; 상기 게이트 절연막 상에 형성되며, 상기 데이터 배선으로부터 연장되도록 형성되는 제1링크선; 상기 제1 기판 상에 형성되며, 상기 제1 링크선과 게이트 절연막을 사이에 두고 중첩되어 형성되는 제2 링크선; 상기 게이트 절연막 및 보호막을 관통하여 상기 제2 링크선과 접촉되며, 상기 보호막을 관통하여 상기 제1 링크선과 접촉되며, 상기 보호막 상에 상기 제1 및 제2 링크선과 중첩되도록 형성되는 연결도전막; 및 상기 제1기판과 제2기판 사이에 형성된 액정층을 구비하며, 상기 제1 및 제2 링크선 중 어느 하나와, 상기 연결도전막 간의 접촉 불량시 레이저 조사에 의해 상기 제1 및 제2 링크선 사이의 상기 게이트 절연막이 관통하여 상기 중첩되어 형성된 제1링크선, 제2링크선 및 연결도전막이 서로 일체형으로 접속되는 것을 특징으로 하는 액정표시소자를 제공한다.The present invention, the first substrate and the second substrate facing each other to achieve the first object as described above; A gate wiring formed on the first substrate; A data line defining a pixel region by crossing the gate line vertically and horizontally with a gate insulating film formed on the first substrate on which the gate line is formed; A thin film transistor formed at an intersection of the gate line and the data line; A passivation layer formed on the gate insulating layer to cover the thin film transistor and the data line; A pixel electrode formed on the passivation layer and connected to the thin film transistor; A first link line formed on the gate insulating film and extending from the data line; A second link line formed on the first substrate and overlapping with the first link line and the gate insulating layer interposed therebetween; A connection conductive layer penetrating the gate insulating layer and the passivation layer to be in contact with the second link line, penetrating the passivation layer to be in contact with the first link line, and being formed to overlap the first and second link lines on the passivation layer; And a liquid crystal layer formed between the first substrate and the second substrate, wherein the first and second links are connected to each other by laser irradiation in case of poor contact between any one of the first and second link lines and the connection conductive film. A first link line, a second link line, and a connection conductive film formed by passing through the gate insulating film between lines are integrally connected to each other.

삭제delete

종래 기술에 따른 액정표시소자는 상기 제1링크선과 제2링크선이 중첩되어 형성되지 아니하였으나, 본 발명에서는 상기 양 링크선을 중첩시키고 연결도전막도 중첩시키는 구조로 상기 데이터 배선 및 데이터 구동회로의 링크부를 구성함으로써, 링크선과 연결도전막의 접촉 불량 발생시 리페어를 용이하게 할 수 있도록 하였다.The liquid crystal display according to the related art is not formed by overlapping the first link line and the second link line. However, in the present invention, the data line and the data driving circuit have a structure in which both link lines overlap and a connection conductive film overlaps. By constructing the link portion, the repair can be facilitated when a poor contact between the link wire and the connection conductive film occurs.

삭제delete

삭제delete

상기 제2링크선은 게이트 배선과 동일층에 형성될 수 있고, 상기 연결도전막은 상기 화소전극과 동일층에 형성될 수 있다.The second link line may be formed on the same layer as the gate line, and the connection conductive layer may be formed on the same layer as the pixel electrode.

또한, 상기 제2링크선은 외부 구동회로와 연결된 데이터 패드전극으로부터 연장 형성될 수 있다.The second link line may extend from a data pad electrode connected to an external driving circuit.

본 발명은 상기와 같은 제2목적을 달성하기 위해서, 기판 상에 게이트 배선을 형성하는 공정(제1공정); 상기 게이트 배선이 형성된 상기 기판 상에 게이트 절연막을 형성하는 공정; 상기 상기 게이트 배선과 종횡으로 교차하는 데이터 배선과, 상기 데이터 배선으로부터 연장된 제1링크선을 상기 게이트 절연막 상에 형성하는 공정(제2공정); 상기 제1 링크선과 상기 게이트 절연막을 사이에 두고 중첩되는 제2 링크선을 상기 기판 상에 형성하는 공정(제3공정); 상기 게이트 배선과 데이터 배선의 교차 영역에 박막트랜지스터를 형성하는 공정(제4공정); 상기 박막트랜지스터 및 상기 데이터 배선을 덮도록 상기 게이트 절연막 상에 보호막을 형성하는 공정; 상기 보호막 상에 상기 박막트랜지스터와 연결되는 화소전극을 형성하는 공정(제5공정); 상기 게이트 절연막 및 보호막을 관통하여 상기 제2 링크선과 접촉되며, 상기 보호막을 관통하여 상기 제1 링크선과 접촉되며, 상기 보호막 상에 상기 제1 및 제2 링크선과 중첩되는 연결도전막을 형성하는 공정(제6공정); 상기 제1 및 제2 링크선 중 어느 하나와, 상기 연결도전막 간의 접촉 불량을 검사하는 공정(제7공정); 및 상기 접촉 불량 발생시 레이저를 이용하여 리페어하는 공정(제8공정)을 포함하며, 상기 리페어하는 공정은 상기 레이저 조사에 의해 상기 제1 및 제2 링크선 사이의 상기 게이트 절연막이 관통하여 상기 중첩되어 형성된 제1링크선, 제2링크선 및 연결도전막이 서로 일체형으로 접속되는 것을 특징으로 하는 액정표시소자 제조방법을 제공한다.The present invention provides a process for forming a gate wiring on a substrate in order to achieve the second object as described above (first process); Forming a gate insulating film on the substrate on which the gate wiring is formed; Forming a data line intersecting the gate line vertically and horizontally, and a first link line extending from the data line on the gate insulating film (second step); Forming a second link line overlapping the first link line with the gate insulating layer therebetween (third step); Forming a thin film transistor in an intersection area of the gate line and the data line (fourth step); Forming a protective film on the gate insulating film to cover the thin film transistor and the data line; Forming a pixel electrode connected to the thin film transistor on the passivation layer (fifth step); Forming a connection conductive film penetrating the gate insulating film and the protective film to be in contact with the second link line, penetrating the protective film and being in contact with the first link line, and overlapping the first and second link lines on the protective film ( Sixth step); Inspecting contact failure between any one of the first and second link lines and the connection conductive film (seventh step); And repairing by using a laser when the contact failure occurs (eighth step), wherein the repairing step is performed by overlapping the gate insulating film between the first and second link lines by the laser irradiation. Provided is a method for manufacturing a liquid crystal display device, wherein the first link line, the second link line, and the connection conductive film are integrally connected to each other.

삭제delete

이 때, 상기 게이트 배선을 형성하는 공정(제1공정)과 상기 제2링크선을 형성하는 공정(제3공정)은 하나의 공정으로 이루어 질 수 있다.In this case, the process of forming the gate wiring (first process) and the process of forming the second link line (third process) may be performed in one process.

또한, 상기 화소전극을 형성하는 공정(제5공정)과 상기 연결도전막을 형성하는 공정(제6공정)도 하나의 공정으로 이루어질 수 있다.In addition, the process of forming the pixel electrode (the fifth process) and the process of forming the connection conductive film (the sixth process) may also be performed in one process.

또한, 상기 레이저를 이용하여 접촉 불량을 리페어하는 공정(제8공정)은 제1, 제2링크선과 연결도전막의 접촉 불량시 제1링크선과 연결도전막이 접속하는 영역에 레이저를 조사하는 공정으로 이루어질 수 있다.In addition, the process of repairing contact failure by using the laser (step 8) includes irradiating a laser to a region where the first link line and the connection conductive film are connected when the first and second link lines and the connection conductive film are in poor contact. Can be.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 따른 액정표시소자의 하부기판을 개략적으로 도시한 평면도이다.3 is a plan view schematically illustrating a lower substrate of a liquid crystal display according to the present invention.

본 발명에 따른 액정표시소자의 하부기판은 화상을 표시하는 액티브 영역 및 외부 구동회로와 연결되는 패드부 영역으로 구성되는 바, 도 3에서 알 수 있듯이, 상기 액티브 영역에는 게이트 배선(100), 데이터 배선(200), 박막트랜지스터(400), 화소전극(300)이 형성되어 있고, 상기 패드부 영역에는 데이터 패드전극이 형성되어 있으며, 상기 액티브 영역의 데이터 배선(200)은 링크되어 패드부 영역의 데이터 패드전극에 연결된다. 이 때, 데이터 배선(200)이 데이터 구동회로와 연결되기 위해 링크되는 부분이 데이터 배선(200)과 데이터 구동회로 사이의 링크부이다.The lower substrate of the liquid crystal display according to the present invention includes an active region for displaying an image and a pad portion region connected to an external driving circuit. As shown in FIG. 3, the active substrate may include a gate wiring 100 and data. The wiring 200, the thin film transistor 400, and the pixel electrode 300 are formed, and a data pad electrode is formed in the pad region, and the data wiring 200 of the active region is linked to each other. It is connected to the data pad electrode. At this time, a portion to which the data line 200 is linked to be connected to the data driving circuit is a link portion between the data line 200 and the data driving circuit.

상기 게이트 배선(100)과 데이터 배선(200)은 서로 종횡으로 교차하여 화소영역을 정의하고, 상기 박막트랜지스터(400)는 상기 게이트 배선(100)과 데이터 배선(200)의 교차영역에 형성된다.The gate line 100 and the data line 200 cross each other in a longitudinal direction to define a pixel area, and the thin film transistor 400 is formed at an intersection area of the gate line 100 and the data line 200.

상기 박막트랜지스터(400)는 상기 게이트 배선(100)과 연결된 게이트 전극(120), 상기 게이트 전극으로부터 절연되어 게이트 전극 상부에 형성되는 반도체층(도시하지 않음), 상기 데이터 배선(200)과 연결된 소스전극(220), 및 상기 소스전극으로부터 일정 간격 이격되고 콘택홀(260)을 통해 상기 화소전극(300)과 연결된 드레인 전극(240)을 포함하여 구성된다.The thin film transistor 400 may include a gate electrode 120 connected to the gate line 100, a semiconductor layer (not shown) that is insulated from the gate electrode, and a source connected to the data line 200. And an electrode 220 and a drain electrode 240 spaced apart from the source electrode at a predetermined interval and connected to the pixel electrode 300 through the contact hole 260.

상기 데이터 배선(200)과 데이터 구동회로가 연결되는 링크부는 상기 데이터 배선(200)으로부터 연장 형성된 제1링크선(280)과, 상기 데이터 구동회로와 연결된 데이터 패드전극(도시하지 않음)으로부터 연장 형성되고 상기 제1링크선에 중첩 형성된 제2링크선(180)과, 서로 다른 층에 형성된 제1, 제2링크선(280, 180)을 서로 연결시켜주는 연결도전막(350)을 포함하여 구성된다. 이 때, 상기 연결도전막도 서로 중첩되어 있는 제1, 제2링크선에 중첩 형성된다.The link portion to which the data line 200 and the data driving circuit are connected extends from the first link line 280 extending from the data line 200 and a data pad electrode (not shown) connected to the data driving circuit. And a connection conductive film 350 connecting the second link line 180 overlapping the first link line and the first and second link lines 280 and 180 formed on different layers. do. At this time, the connection conductive film is also formed on the first and second link lines overlapping each other.

상기 데이터 배선(200)과 데이터 구동회로가 연결되는 링크부의 구조는 도 4를 참조하여 구체적으로 검토한다.The structure of the link unit to which the data line 200 and the data driving circuit are connected will be described in detail with reference to FIG. 4.

도 4는 도 3의 B-B'의 단면도이다.4 is a cross-sectional view taken along line BB ′ of FIG. 3.

도 4에서 알 수 있듯이, 상기 데이터 배선(200)과 데이터 구동회로가 연결되는 링크부에 제1링크선(280)과 제2링크선(180)이 중첩 형성되어 있고, 그 사이에 게이트 절연막(500)이 형성되어 있다. 이 때, 상기 제1링크선(280)은 데이터 배선(도 3의 200)과 동일층에 구비되고, 상기 제2링크선은 게이트 배선(도 3의 100)과 동일층에 구비되고, 상기 제2링크선은 게이트 배선(도 3의 100)과 동일층에 구비되며 데이터 패드전극과 일체형으로 형성된다.As shown in FIG. 4, a first link line 280 and a second link line 180 are overlapped with each other at a link portion to which the data line 200 and the data driving circuit are connected, and a gate insulating film therebetween. 500) is formed. In this case, the first link line 280 is provided on the same layer as the data line 200 (in FIG. 3), and the second link line is provided on the same layer as the gate line 100 (FIG. 3). The two link lines are provided on the same layer as the gate lines 100 in FIG. 3 and are integrally formed with the data pad electrodes.

또한, 상기 제1링크선(280) 상부에는 보호막(600)이 형성되어 있고, 그 보호막(600) 상부에 연결도전막(350)이 중첩되어 있으며, 제1링크선(280)과 연결도전막(350)은 그 사이의 보호막(600)을 관통하여 서로 연결된다.In addition, a passivation layer 600 is formed on the first link line 280, and a connection conductive layer 350 overlaps with the passivation layer 600, and the first link line 280 and the connection conductive layer are formed on the passivation layer 600. 350 are connected to each other through the protective film 600 therebetween.

그리고 상기 제2링크선(180) 상부에는 게이트 절연막(500) 및 보호막(600)이 형성되어 있고, 상기 보호막(600) 상부에 연결도전막(350)이 중첩되어 있으며, 제2링크선(180)과 연결도전막(350)은 그 사이의 게이트 절연막(500) 및 보호막(600)을 관통하여 서로 연결된다.The gate insulating film 500 and the passivation layer 600 are formed on the second link line 180, and the connection conductive layer 350 is overlapped on the passivation layer 600, and the second link line 180 is formed on the second link line 180. ) And the connection conductive film 350 are connected to each other through the gate insulating film 500 and the passivation film 600 therebetween.

즉, 데이터 구동회로로부터 전송된 화소신호는 데이터 패드전극으로부터 연장 형성된 제2링크선(180)을 지나 연결도전막(350)을 통해 제1링크선(280) 및 데이터 배선(200)으로 전송된다.That is, the pixel signal transmitted from the data driving circuit is transmitted to the first link line 280 and the data line 200 through the connection conductive film 350 through the second link line 180 extending from the data pad electrode. .

이와 같이, 연결도전막(350), 제1링크선(280) 및 제2링크선(180)이 중첩되어 형성된 경우, 연결도전막(350)과 제1링크선(280)의 접촉지점(C3) 또는 연결도전막(350)과 제2링크선(180)의 접촉지점(C4)에 배선 불량이 발생하더라도, 연결도전막(350)과 제1링크선(280)의 접촉지점(C3)에 레이저를 조사하여, 상기 지점에서 연결도전막(350), 제1링크선(280) 및 제2링크선(180)을 일체형으로 접촉시킬 수 있어, 쉽게 배선 불량 즉, 링크선(280, 180)과 연결도전막(350)의 접촉 불량을 해소할 수 있다.As such, when the connection conductive film 350, the first link line 280, and the second link line 180 overlap each other, the contact point C3 of the connection conductive film 350 and the first link line 280 is formed. ) Or even if a wiring defect occurs at the contact point C4 of the connection conductive film 350 and the second link line 180, at the contact point C3 of the connection conductive film 350 and the first link line 280. By irradiating the laser, the connection conductive film 350, the first link line 280 and the second link line 180 can be integrally contacted at this point, so that the wiring is easily defective, that is, the link lines 280 and 180. The poor contact of the connection conductive film 350 can be eliminated.

상기 제1링크선(280)은 데이터 배선(200)으로부터 연장 형성되므로 데이터 배선(200)과 동일한 물질로 구성될 수 있는데, 바람직하게는 몰리브덴(Mo)이 이용된다.Since the first link line 280 extends from the data line 200, the first link line 280 may be formed of the same material as the data line 200. Molybdenum (Mo) is preferably used.

상기 제2링크선(180)은 게이트 배선(100)과 동일층에 형성되어 있고, 그 구성물질 또한 게이트 배선(100)과 동일한 물질로 구성될 수 있는데, 바람직하게는 알루미늄 합금(AlNd)과 몰리브덴(Mo)의 이중막 구조로 형성된다.The second link line 180 may be formed on the same layer as the gate line 100, and a constituent material thereof may also be formed of the same material as the gate line 100. Preferably, aluminum alloy (AlNd) and molybdenum are used. It is formed in a double film structure of (Mo).

상기 게이트 절연막(500)은 박막트랜지스터(400)의 게이트 전극(120) 상부에 형성되는 게이트 절연막과 동일층이며, 그 구성물질 또한 동일하다.The gate insulating film 500 is the same layer as the gate insulating film formed on the gate electrode 120 of the thin film transistor 400, and its constituent material is also the same.

상기 보호막(600)은 소스 전극(220)과 드레인 전극(240)을 형성한 후, 그 상부에 형성하는 보호막과 동일층이며, 그 구성물질 또한 동일하다.The passivation layer 600 is formed of the same layer as the passivation layer formed on the source electrode 220 and the drain electrode 240, and is formed on top of the passivation layer 600.

상기 연결도전막(350)은 드레인 전극과 연결되는 화소전극(300)과 동일층이며, 그 구성물질 또한 동일할 수 있는데, 그 구성물질로는 인-주석-산화물(Indium-Tin-Oxide)과 같은 투명도전물질이 사용된다.The connection conductive film 350 is the same layer as the pixel electrode 300 connected to the drain electrode, and the constituent material thereof may also be the same, and the constituent material may include indium-tin-oxide and indium-tin-oxide. The same transparent conductive material is used.

또한, 상기와 같은 구조의 액정표시소자를 제조하기 위해서는,In addition, in order to manufacture a liquid crystal display device having the above structure,

우선, 도 5a에 도시된 바와 같이, 기판(111) 상에 알루미늄 합금(AlNd), 몰리브덴(Mo)을 차례로 증착하고 패터닝하여 게이트 배선(도 3의 100), 게이트 전극(120) 및 데이터 패드전극으로부터 연장 형성된 제2링크선(180)을 형성한다.First, as shown in FIG. 5A, an aluminum alloy (AlNd) and molybdenum (Mo) are sequentially deposited and patterned on the substrate 111 to form a gate wiring (100 in FIG. 3), a gate electrode 120, and a data pad electrode. A second link line 180 formed to extend from is formed.

그 후, 상기 게이트 배선(도 3의 100), 게이트 전극(120) 및 제2링크선(180)을 포함한 전면에 실리콘 질화물 또는 실리콘 산화물과 같은 무기절연물질을 증착 하여 게이트 절연막(500)을 형성한다.Thereafter, an inorganic insulating material such as silicon nitride or silicon oxide is deposited on the entire surface including the gate wiring (100 of FIG. 3), the gate electrode 120, and the second link line 180 to form a gate insulating film 500. do.

이어서, 상기 게이트 절연막(500)을 포함한 전면에 비정질 실리콘을 증착하고 패터닝하여 상기 게이트 전극(120) 상부의 게이트 절연막(500) 상에 반도체층(190)을 형성한다.Subsequently, amorphous silicon is deposited and patterned on the entire surface including the gate insulating layer 500 to form a semiconductor layer 190 on the gate insulating layer 500 on the gate electrode 120.

계속해서, 도 5b에 도시된 바와 같이, 상기 반도체층(190)을 포함한 전면에 몰리브덴을 증착하고 패터닝하여 데이터 배선(200), 소스전극(220), 드레인 전극(240) 및 데이터 배선(200)으로부터 연장 형성된 제1링크선(280)을 형성한다.Subsequently, as illustrated in FIG. 5B, molybdenum is deposited and patterned on the entire surface including the semiconductor layer 190 to pattern the data line 200, the source electrode 220, the drain electrode 240, and the data line 200. The first link line 280 is formed to extend from.

그 후, 상기 데이터 배선(200) 및 제1링크선(280)을 포함한 전면에 실리콘질화물 또는 실리콘 산화물 등의 무기절연물질을 증착하여 보호막(600)을 형성한다.Thereafter, an inorganic insulating material such as silicon nitride or silicon oxide is deposited on the entire surface including the data line 200 and the first link line 280 to form a protective film 600.

다음, 상기 드레인 전극 상부의 보호막(600)을 제거하여 콘택홀(260)을 형성하고, 상기 제1링크선(280) 상부의 보호막을 제거하여 접촉지점(C3)을 형성하며, 상기 제2링크선(180) 상부의 게이트 절연막(500) 및 보호막(600)을 제거하여 접촉지점(C4)을 형성한다.Next, the contact hole 260 is formed by removing the passivation layer 600 on the drain electrode, and the contact point C3 is formed by removing the passivation layer on the first link line 280. The contact point C4 is formed by removing the gate insulating layer 500 and the passivation layer 600 on the line 180.

이어서, 도 5c에 도시된 바와 같이, 상기 보호막(600) 상에 인-주석-산화물(Indium-Tin-Oxide)과 같은 투명도전물질을 증착하고 패터닝하여 상기 콘택홀(260)을 통해 드레인 전극(240)에 연결되는 화소전극(300)과, 상기 접촉지점(C3, C4)을 통해 제1, 제2링크선(280, 180)에 연결되는 연결도전막(350)을 형성하여 액정표시소자의 하부기판을 완성한다.Subsequently, as illustrated in FIG. 5C, a transparent conductive material such as indium-tin-oxide is deposited and patterned on the passivation layer 600 to form a drain electrode through the contact hole 260. A pixel electrode 300 connected to the 240 and a connection conductive film 350 connected to the first and second link lines 280 and 180 through the contact points C3 and C4 are formed to form a liquid crystal display device. Complete the lower substrate.

그 후, 상기 액정표시소자의 하부기판을 완성한 후, 연결도전막(350)이 제1링크선(280) 및 제2링크선(180)과 잘 접촉되었는지, 혹시 접촉이 되지 않아 배선 불량이 생기지 않았는지 검사한다.Thereafter, after completing the lower substrate of the liquid crystal display device, whether the connection conductive film 350 is in good contact with the first link line 280 and the second link line 180, or does not come into contact with each other, so that wiring defects may not occur. Check if it is.

만일, 도 5d에 도시된 바와 같이, 상기 연결도전막(350)과 제2링크선(180)의 접촉지점(C4)에 접촉 불량이 발생하였다면, 연결도전막(350)이 제1링크선(280)과 접촉하는 부분에 레이저 장비(700)로 레이저를 조사하여, 도 5e에 도시된 바와 같이, 연결도전막(350), 제1링크선(280) 및 제2링크선(180)을 한꺼번에 접촉시킴으로써 배선 불량을 쉽게 리페어 할 수 있다. 물론, 연결도전막(350)과 제1링크선(280)의 접촉지점(C3)에 접촉 불량이 발생한 경우에도, 상기와 같은 방법으로 배선 불량을 리페어 할 수 있다.If the contact failure occurs at the contact point C4 of the connection conductive film 350 and the second link line 180 as illustrated in FIG. 5D, the connection conductive film 350 may be connected to the first link line ( 280 is irradiated with the laser to the laser device 700, as shown in Figure 5e, the connection conductive film 350, the first link line 280 and the second link line 180 at a time. By contact, wiring defects can be repaired easily. Of course, even when a contact failure occurs at the contact point C3 of the connection conductive film 350 and the first link line 280, the wiring defect can be repaired in the same manner as described above.

참고로, 상기 제2링크선(180)을, 상기 제1링크선(280)과 연결도전막(350)이 서로 접속되어 있는 부분에 까지 중첩 형성함으로써, 상기 연결도전막(350)과 제1링크선(280)이 접촉하는 부분에 레이저를 조사시, 상기 제1링크선(280), 제2링크선(180) 및 연결도전막(350)이 일체형으로 접속되도록 한다.For reference, the second link line 180 is overlapped with a portion where the first link line 280 and the connection conductive film 350 are connected to each other, so that the connection conductive film 350 and the first link line 180 are formed. When the laser beam is irradiated to a portion where the link line 280 contacts, the first link line 280, the second link line 180, and the connection conductive film 350 may be integrally connected.

그리고 상기 연결도전막(350)과 제1링크선(280)이 접촉하는 부분(C3)에 레이저를 조사하는 이유는, 레이저 조사에 의해 게이트 절연막(500)만 관통하면 상기 제1링크선(280), 제2링크선(180) 및 연결도전막(350)이 용이하게 접속되기 때문이다. 물론, 이에 한정하는 것은 아니다.The reason why the laser is irradiated to the portion C3 where the connection conductive film 350 is in contact with the first link line 280 is that the first link line 280 only passes through the gate insulating film 500 by laser irradiation. The second link line 180 and the connection conductive film 350 are easily connected to each other. Of course, it is not limited thereto.

위와 같이 레이저 조사에 의해 연결도전막(350), 제1링크선(280) 및 제2링크선(180)을 한꺼번에 접촉시키는 경우 데이터 구동회로로부터 전송된 데이터는 연결도전막(350)을 거치지 않고 제2링크선(180)에서 바로 제1링크선(280)으로 전송될 것이다.When the connection conductive film 350, the first link line 280 and the second link line 180 are brought into contact at once by laser irradiation, the data transmitted from the data driving circuit does not pass through the connection conductive film 350. The first link line 280 will be directly transmitted from the second link line 180.

상기 구성에 의한 본 발명에 따르면,According to the present invention,

데이터 배선으로부터 연장 형성된 제1링크선과 데이터 패드전극으로부터 연장 형성된 제2링크선을 중첩 형성한 후, 상기 제1링크선 및 제2링크선과 중첩 형성된 연결도전막에 의해 제1링크선과 제2링크선을 연결하므로, 상기 링크선과 연결도전막 사이에 접촉 불량이 발생하는 경우에도, 상기 연결도전막과 제1링크선의 접촉지점에 레이저를 조사함으로써, 상기 연결도전막, 제1링크선 및 제2링크선을 한꺼번에 접속시킬 수 있어, 접촉 불량을 쉽게 리페어 할 수 있다.After overlapping the first link line extending from the data line and the second link line extending from the data pad electrode, the first link line and the second link line are formed by the connection conductive film formed to overlap the first link line and the second link line. Therefore, the connection conductive film, the first link line and the second link are irradiated by irradiating a laser to a contact point between the connection conductive film and the first link line even when a poor contact occurs between the link line and the connection conductive film. The wires can be connected all at once, so that poor contact can be repaired easily.

Claims (15)

서로 대향된 제1기판 및 제2기판;A first substrate and a second substrate facing each other; 상기 제1기판 상에 형성된 게이트 배선;A gate wiring formed on the first substrate; 상기 게이트 배선이 형성된 상기 제1 기판 상에 형성된 게이트 절연막;A gate insulating film formed on the first substrate on which the gate wiring is formed; 상기 게이트 절연막을 사이에 두고 상기 게이트 배선과 서로 종횡으로 교차하여 화소 영역을 정의하는 데이터 배선;A data line defining the pixel area by crossing the gate line vertically and horizontally with the gate insulating layer interposed therebetween; 상기 게이트 배선과 데이터 배선의 교차 영역에 형성된 박막트랜지스터;A thin film transistor formed at an intersection of the gate line and the data line; 상기 박막트랜지스터 및 상기 데이터 배선을 덮도록 상기 게이트 절연막 상에 형성된 보호막;A passivation layer formed on the gate insulating layer to cover the thin film transistor and the data line; 상기 보호막 상에 형성되며 상기 박막트랜지스터와 연결된 화소전극;A pixel electrode formed on the passivation layer and connected to the thin film transistor; 상기 게이트 절연막 상에 형성되며, 상기 데이터 배선으로부터 연장되도록 형성되는 제1링크선;A first link line formed on the gate insulating film and extending from the data line; 상기 제1 기판 상에 형성되며, 상기 제1 링크선과 게이트 절연막을 사이에 두고 중첩되어 형성되는 제2 링크선;A second link line formed on the first substrate and overlapping with the first link line and the gate insulating layer interposed therebetween; 상기 게이트 절연막 및 보호막을 관통하여 상기 제2 링크선과 접촉되며, 상기 보호막을 관통하여 상기 제1 링크선과 접촉되며, 상기 보호막 상에 상기 제1 및 제2 링크선과 중첩되도록 형성되는 연결도전막; 및A connection conductive layer penetrating the gate insulating layer and the passivation layer to be in contact with the second link line, penetrating the passivation layer to be in contact with the first link line, and being formed to overlap the first and second link lines on the passivation layer; And 상기 제1기판과 제2기판 사이에 형성된 액정층을 구비하며,A liquid crystal layer formed between the first substrate and the second substrate, 상기 제1 및 제2 링크선 중 어느 하나와, 상기 연결도전막 간의 접촉 불량시 레이저 조사에 의해 상기 제1 및 제2 링크선 사이의 상기 게이트 절연막이 관통하여 상기 중첩되어 형성된 제1링크선, 제2링크선 및 연결도전막이 서로 일체형으로 접속되는 것을 특징으로 하는 액정표시소자.A first link line formed by overlapping the gate insulating layer between the first and second link lines by laser irradiation when one of the first and second link lines and the connection conductive film are poor in contact; And a second link line and a connection conductive film are integrally connected to each other. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 제1항에 있어서,The method of claim 1, 상기 제2링크선은 The second link line 상기 게이트 배선과 동일층에 형성된 것을 특징으로 하는 액정표시소자.And a liquid crystal display element formed on the same layer as the gate line. 제1항에 있어서,The method of claim 1, 상기 연결도전막은The connection conductive film is 상기 화소전극과 동일층에 형성된 것을 특징으로 하는 액정표시소자.And a liquid crystal display device formed on the same layer as the pixel electrode. 제1항에 있어서,The method of claim 1, 상기 제2링크선은The second link line 외부 구동회로와 연결된 데이터 패드전극으로부터 연장 형성된 것을 특징으로 하는 액정표시소자.And a liquid crystal display device extending from a data pad electrode connected to an external driving circuit. 기판 상에 게이트 배선을 형성하는 공정;Forming a gate wiring on the substrate; 상기 게이트 배선이 형성된 상기 기판 상에 게이트 절연막을 형성하는 공정;Forming a gate insulating film on the substrate on which the gate wiring is formed; 상기 상기 게이트 배선과 종횡으로 교차하는 데이터 배선과, 상기 데이터 배선으로부터 연장된 제1링크선을 상기 게이트 절연막 상에 형성하는 공정;Forming a data line crossing the gate line vertically and horizontally, and a first link line extending from the data line on the gate insulating film; 상기 제1 링크선과 상기 게이트 절연막을 사이에 두고 중첩되는 제2 링크선을 상기 기판 상에 형성하는 공정;Forming a second link line overlapping the first link line with the gate insulating layer interposed therebetween on the substrate; 상기 게이트 배선과 데이터 배선의 교차 영역에 박막트랜지스터를 형성하는 공정;Forming a thin film transistor in an intersection region of the gate line and the data line; 상기 박막트랜지스터 및 상기 데이터 배선을 덮도록 상기 게이트 절연막 상에 보호막을 형성하는 공정;Forming a protective film on the gate insulating film to cover the thin film transistor and the data line; 상기 보호막 상에 상기 박막트랜지스터와 연결되는 화소전극을 형성하는 공정;Forming a pixel electrode connected to the thin film transistor on the passivation layer; 상기 게이트 절연막 및 보호막을 관통하여 상기 제2 링크선과 접촉되며, 상기 보호막을 관통하여 상기 제1 링크선과 접촉되며, 상기 보호막 상에 상기 제1 및 제2 링크선과 중첩되는 연결도전막을 형성하는 공정;Forming a connection conductive film penetrating the gate insulating film and the protective film to be in contact with the second link line, and penetrating the protective film to be in contact with the first link line and overlapping the first and second link lines on the protective film; 상기 제1 및 제2 링크선 중 어느 하나와, 상기 연결도전막 간의 접촉 불량을 검사하는 공정; 및Inspecting a poor contact between any one of the first and second link lines and the connection conductive film; And 상기 접촉 불량 발생시 레이저를 이용하여 리페어하는 공정을 포함하며,In the case of contact failure occurs repairing using a laser, 상기 리페어하는 공정은 상기 레이저 조사에 의해 상기 제1 및 제2 링크선 사이의 상기 게이트 절연막이 관통하여 상기 중첩되어 형성된 제1링크선, 제2링크선 및 연결도전막이 서로 일체형으로 접속되는 것을 특징으로 하는 액정표시소자 제조방법.The repairing step is characterized in that the first link line, the second link line, and the connection conductive film formed by overlapping the gate insulating film between the first and second link lines through the laser irradiation are integrally connected to each other. Liquid crystal display device manufacturing method. 제11항에 있어서,12. The method of claim 11, 상기 게이트 배선을 형성하는 공정과 상기 제2링크선을 형성하는 공정이 Forming the gate line and forming the second link line 하나의 공정으로 이루어지는 것을 특징으로 하는 액정표시소자 제조방법.Liquid crystal display device manufacturing method characterized in that it comprises one step. 제11항에 있어서,12. The method of claim 11, 상기 화소전극을 형성하는 공정과 상기 연결도전막을 형성하는 공정이Forming the pixel electrode and forming the connection conductive film 하나의 공정으로 이루어지는 것을 특징으로 하는 액정표시소자 제조방법.Liquid crystal display device manufacturing method characterized in that it comprises one step. 제11항에 있어서,12. The method of claim 11, 상기 제2링크선은, 상기 제1링크선과 연결도전막이 서로 접속되어 있는 부분에까지 중첩 형성하는 것을 특징으로 하는 액정표시소자 제조방법.And the second link line overlaps the portion where the first link line and the connection conductive film are connected to each other. 제14항에 있어서,The method of claim 14, 상기 레이저를 이용하여 접촉 불량을 리페어하는 공정은The process of repairing contact failure using the laser 상기 제1링크선과 연결도전막이 접속되는 영역에 레이저를 조사하는 것을 특징으로 하는 액정표시소자 제조방법.And irradiating a laser to a region where the first link line and the connection conductive film are connected to each other.
KR1020050121843A 2005-12-12 2005-12-12 Liquid Crystal Display Device And Method For Manufacturing The Same KR101232138B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050121843A KR101232138B1 (en) 2005-12-12 2005-12-12 Liquid Crystal Display Device And Method For Manufacturing The Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050121843A KR101232138B1 (en) 2005-12-12 2005-12-12 Liquid Crystal Display Device And Method For Manufacturing The Same

Publications (2)

Publication Number Publication Date
KR20070062104A KR20070062104A (en) 2007-06-15
KR101232138B1 true KR101232138B1 (en) 2013-02-12

Family

ID=38357640

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050121843A KR101232138B1 (en) 2005-12-12 2005-12-12 Liquid Crystal Display Device And Method For Manufacturing The Same

Country Status (1)

Country Link
KR (1) KR101232138B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9647051B2 (en) 2015-01-15 2017-05-09 Samsung Display Co., Ltd. Organic light emitting diode display and repairing method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102142478B1 (en) * 2013-12-30 2020-08-07 엘지디스플레이 주식회사 display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050003511A (en) * 2003-06-27 2005-01-12 엘지.필립스 엘시디 주식회사 A ipt testing pad, the fabrication method and the testing method for cog of lcd

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050003511A (en) * 2003-06-27 2005-01-12 엘지.필립스 엘시디 주식회사 A ipt testing pad, the fabrication method and the testing method for cog of lcd

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9647051B2 (en) 2015-01-15 2017-05-09 Samsung Display Co., Ltd. Organic light emitting diode display and repairing method thereof

Also Published As

Publication number Publication date
KR20070062104A (en) 2007-06-15

Similar Documents

Publication Publication Date Title
KR100382456B1 (en) method for forming Repair pattern of liquid crystal display
US6476882B1 (en) Liquid-crystal display panel and repair method thereof
CN101872078B (en) Liquid crystal display device and method for manufacturing the same
CN100454561C (en) Film transistor array substrates and its producing method, repairing method
KR101730163B1 (en) Method of making liquid crystal display and liquid crystal display thereof
JPH0740101B2 (en) Thin film transistor
JP2004054069A (en) Display device and method for repairing disconnection of display device
KR20140051677A (en) Flat display device and method of fabricating the same
JPH10123563A (en) Liquid crystal display device and its fault correction method
KR20070111986A (en) Liquid crystal display apparatus and method of restoring defected pixel
KR20070017625A (en) Liquid crystal display and manufacturing method of the same
US20080174713A1 (en) Liquid crystal display panel with line defect repairing mechanism and repairing method thereof
JP2002258315A (en) Array substrate and liquid crystal display device using the same
KR101232138B1 (en) Liquid Crystal Display Device And Method For Manufacturing The Same
JP4173332B2 (en) Display device, pixel repair method for display device, and method for manufacturing display device
JP3335567B2 (en) Active matrix type liquid crystal display device and its defect repair method
JPH09325363A (en) Restoring method for liquid crystal display device
US20050140865A1 (en) Substrate for liquid crystal display, liquid crystal display having the same, and method of manufacturing the same
KR100686235B1 (en) A panel for liquid crystal display
JP2009151098A (en) Flat-panel display device, array substrate, and its manufacturing method
JPH0324524A (en) Active matrix display device
JPH05333370A (en) Active matrix type liquid crystal display element
JP2004264726A (en) Substrate for display device, display device provided with same, method for repairing defect thereof, and manufacturing method including same
JP2003255371A (en) Display device and method for recovering disconnection thereof
KR20080008569A (en) Liquid crystal display and method of menufacturing and trimming the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 8