KR100686235B1 - A panel for liquid crystal display - Google Patents

A panel for liquid crystal display Download PDF

Info

Publication number
KR100686235B1
KR100686235B1 KR1020000023953A KR20000023953A KR100686235B1 KR 100686235 B1 KR100686235 B1 KR 100686235B1 KR 1020000023953 A KR1020000023953 A KR 1020000023953A KR 20000023953 A KR20000023953 A KR 20000023953A KR 100686235 B1 KR100686235 B1 KR 100686235B1
Authority
KR
South Korea
Prior art keywords
data line
line
gate
electrode
insulating film
Prior art date
Application number
KR1020000023953A
Other languages
Korean (ko)
Other versions
KR20010100614A (en
Inventor
김동규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020000023953A priority Critical patent/KR100686235B1/en
Publication of KR20010100614A publication Critical patent/KR20010100614A/en
Application granted granted Critical
Publication of KR100686235B1 publication Critical patent/KR100686235B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

절연 기판 위에 가로 방향으로 이중의 게이트선이 형성되어 있고, 게이트선 사이에 용장 데이터선이 세로 방향으로 형성되어 있다. 게이트 절연막 위에는 세로 방향으로 용장 데이터선과 중첩되는 데이터선이 형성되어 있다. 데이터선 위의 보호 절연막 위에는 박막 트랜지스터와 연결되는 화소 전극이 데이터선 및 게이트선과 중첩되는 형태로 형성되어 있다. 이 때, 데이터선은 용장 데이터선의 양단부에서 돌출부를 가지고 있고, 화소 전극은 데이터선의 돌출부와 대응하는 부분에서 만입되어 있다. 이렇게 하면, 게이트선이 이중화되어 일측이 단선되더라도 게이트 신호 전송에는 문제가 발생하지 않는다. 또, 데이터선이 단선된 경우에는 용장 데이터선 양단을 레이저로 데이터선과 단락시켜 용이하게 수리할 수 있다.Double gate lines are formed on the insulating substrate in the horizontal direction, and redundant data lines are formed in the vertical direction between the gate lines. A data line overlapping the redundant data line in the vertical direction is formed on the gate insulating film. On the protective insulating layer on the data line, a pixel electrode connected to the thin film transistor is formed to overlap the data line and the gate line. At this time, the data line has protrusions at both ends of the redundant data line, and the pixel electrode is indented at a portion corresponding to the protrusion of the data line. In this case, even if the gate line is doubled and one side is disconnected, there is no problem in the gate signal transmission. When the data line is disconnected, both ends of the redundant data line can be easily repaired by shorting the data line with a laser.

액정표시장치, 박막트랜지스터, 용장데이터선, 만입부, 레이저쇼팅LCD, thin film transistor, redundant data line, indentation, laser shorting

Description

액정 표시 장치용 기판{A panel for liquid crystal display}Substrate for liquid crystal display {A panel for liquid crystal display}

도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,1 is a layout view of a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention.

도 2는 도 1의 Ⅱ-Ⅱ'선에 대한 단면도이다. FIG. 2 is a cross-sectional view taken along line II-II ′ of FIG. 1.

본 발명은 본 발명은 액정 표시 장치에 관한 것으로서, 특히 액정 표시 장치용 박막 트랜지스터 기판에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a thin film transistor substrate for a liquid crystal display device.

액정 표시 장치는 일반적으로 공통 전극과 컬러 필터(color filter) 등이 형성되어 있는 상부 기판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부 기판 사이에 액정 물질을 주입해 놓고 화소 전극과 공통 전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.In general, a liquid crystal display device injects a liquid crystal material between an upper substrate on which a common electrode, a color filter, and the like are formed, and a lower substrate on which a thin film transistor and a pixel electrode are formed. By applying a different potential to form an electric field to change the arrangement of the liquid crystal molecules, and through this to control the light transmittance is a device that represents the image.

박막 트랜지스터가 형성되어 있는 하부 기판에는 박막 트랜지스터에 주사 신호를 공급하는 게이트선과 화상 신호를 공급하는 데이터선 등의 배선이 형성되어 있다. 그런데 이러한 배선들이 제조 과정에서 식각제에 의하여 침식되거나 오염으 로 인해 단선되는 경우가 있다. In the lower substrate on which the thin film transistor is formed, wirings such as a gate line for supplying a scan signal to the thin film transistor and a data line for supplying an image signal are formed. However, these wires may be eroded by the etchant during the manufacturing process or disconnected due to contamination.

본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치의 배선이 단선되는 것을 방지하는 것이다.The technical problem to be achieved by the present invention is to prevent the wiring of the liquid crystal display device from being disconnected.

본 발명이 이루고자 하는 다른 과제는 액정 표시 장치의 배선이 단선된 경우에 그 수리를 용이하게 하는 것이다.Another object of the present invention is to facilitate repair when the wiring of the liquid crystal display device is disconnected.

이러한 과제를 해결하기 위하여 본 발명에서는 데이터선 단선시 용장 데이터선과 쇼팅할 부분을 다른 부위에 비하여 넓게 형성하고, 화소 전극간의 간격도 넓게 한다.In order to solve this problem, in the present invention, when the data line is disconnected, the redundant data line and the portion to be shortened are formed wider than other portions, and the interval between the pixel electrodes is also widened.

구체적으로는, 가로 방향으로 형성되어 있는 게이트선과 게이트선의 일부인 게이트 전극을 포함하는 게이트 배선, 게이트 배선과 절연되어 교차하고 있는 데이터선, 데이터선의 일부인 소스 전극, 소스 전극과 대향하고 있는 드레인 전극을 포함하는 데이터 배선, 게이트 배선과 절연되어 있고 데이터선과 중첩되어 있는 용장 데이터선, 드레인 전극과 연결되어 있으며 데이터선 및 상기 게이트선과 일부 중첩되어 있는 화소 전극을 포함하는 액정 표시 장치용 기판에 있어서, 화소 전극을 용장 데이터선의 양단과 대응하는 위치에서 만입시켜 형성한다. Specifically, a gate wiring including a gate line formed in the horizontal direction and a gate electrode which is a part of the gate line, a data line insulated from and intersecting with the gate wiring, a source electrode as part of the data line, and a drain electrode facing the source electrode A liquid crystal display substrate comprising a pixel electrode insulated from a data line, a gate line and overlapped with a data line, and a pixel electrode connected to a drain electrode and partially overlapping the data line. Is formed by indenting at positions corresponding to both ends of the redundant data line.

그러면 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판에 대하여 설명한다.Next, a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention will be described with reference to the drawings.

도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 2는 도 1의 Ⅱ-Ⅱ'선에 대한 단면도이다.1 is a layout view of a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along line II-II ′ of FIG. 1.

유리 등으로 이루어진 투명한 절연 기판(10) 위에 세로 방향으로 게이트 배선이 형성되어 있다. 게이트 배선은 두 줄의 게이트선(21, 22)과 두 게이트선(21, 22)을 연결하는 연결부(25) 및 게이트선(22)의 일부인 게이트 전극(26)을 포함하고 있다. 연결부(25)는 후술하는 데이터선(62)과 중첩되어 있다. 이는 개구율 감소를 최소화하기 위함이다. 또, 두 게이트선(21, 22) 사이의 간격은 후술하는 화소 전극(71)의 세로 방향 길이의 1/3 이하로 하며, 1/5 이하로 하는 것이 바람직하다. 이는 불투명막인 게이트선(21, 22) 및 게이트선 연결부(25)로 인한 개구율 감소를 최소화하는 동시에 기생 정전 용량을 감소시켜 게이트선의 RC 지연을 감소시키기 위함이다. 게이트 배선과 게이트 배선 사이에는 세로 방향으로 용장 데이터선(29)이 형성되어 있고, 용장 데이터선(29)의 양단에는 가지부(28)가 형성되어 있다. 이 때, 게이트 배선과 용장 데이터선(29)은 크롬(Cr)과 알루미늄(Al), 알루미늄(Al)과 몰리브덴(Mo)의 이중층으로 형성되거나 또는 몰리브덴-텅스텐(MoW) 등의 단일층으로 형성될 수 있다.The gate wiring is formed in the vertical direction on the transparent insulating substrate 10 made of glass or the like. The gate wiring includes two rows of gate lines 21 and 22, a connecting portion 25 connecting the two gate lines 21 and 22, and a gate electrode 26 that is part of the gate line 22. The connection part 25 overlaps with the data line 62 mentioned later. This is to minimize the reduction of the aperture ratio. The interval between the two gate lines 21 and 22 is preferably 1/3 or less of the longitudinal length of the pixel electrode 71, which will be described later, and preferably 1/5 or less. This is to minimize the reduction of the aperture ratio due to the gate lines 21 and 22 and the gate line connecting portion 25, which are opaque films, and to reduce the parasitic capacitance to reduce the RC delay of the gate line. A redundant data line 29 is formed in the longitudinal direction between the gate wiring and the gate wiring, and branch portions 28 are formed at both ends of the redundant data line 29. In this case, the gate wiring and the redundant data line 29 may be formed of a double layer of chromium (Cr), aluminum (Al), aluminum (Al), and molybdenum (Mo), or may be formed of a single layer such as molybdenum-tungsten (MoW). Can be.

게이트 배선과 용장 데이터선(29) 위에는 질화규소(SiNx) 등으로 이루어진 게이트 절연막(30)이 형성되어 있다.A gate insulating film 30 made of silicon nitride (SiNx) or the like is formed on the gate wiring and the redundant data line 29.

게이트 절연막(30) 위에는 게이트 전극(26)과 대응하는 부분에 비정질 규소를 이루어진 반도체층(42)이 형성되어 있고, 반도체층(42) 위에는 n형 불순물로 고농도로 도핑된 비정질 규소층으로 이루어진 접촉층(55, 56)이 형성되어 있다. 게이트 절연막(30) 위에는 데이터 배선과 유지 용량 전극이 형성되어 있다. 데이터 배선은 세로 방향으로 뻗어 있는 데이터선(62), 데이터선(62)의 일부인 소스 전극(65) 및 소스 전극(65)과 대향하고 있는 드레인 전극(66)을 포함한다. 유지 용량 전극은 두 줄의 게이트선(21, 22)과 각각 중첩하는 제1 및 제2 전극부(67, 68)와 이들을 연결하는 유지 전극 연결부(69)로 이루어져 있다. 데이터선(62)에는 돌출부(63)가 형성되어 있다. 돌출부(63)는 용장 데이터선(29)의 가지부(28)와 중첩되는 위치에 형성되어 있다. A semiconductor layer 42 made of amorphous silicon is formed on a portion corresponding to the gate electrode 26 on the gate insulating layer 30, and a contact made of an amorphous silicon layer doped with a high concentration of n-type impurities is formed on the semiconductor layer 42. Layers 55 and 56 are formed. The data line and the storage capacitor electrode are formed on the gate insulating film 30. The data line includes a data line 62 extending in the vertical direction, a source electrode 65 which is part of the data line 62, and a drain electrode 66 facing the source electrode 65. The storage capacitor electrode includes the first and second electrode portions 67 and 68 overlapping the two gate lines 21 and 22, respectively, and the storage electrode connection portion 69 connecting them. The protrusion 63 is formed in the data line 62. The protruding portion 63 is formed at a position overlapping the branch portion 28 of the redundant data line 29.

한편, 반도체층(42)과 접촉층(55, 56)은 데이터 배선을 따라 그 하부에 모두 형성되어 있을 수도 있다. 이는 데이터 배선과 접촉층(55, 56) 및 반도체층(42)을 1회의 사진 식각 공정으로 함께 형성하는 경우에 나타나는 배치이다. 또, 데이터 배선의 재료는 게이트 배선의 재료와 동일할 수 있다.Meanwhile, the semiconductor layer 42 and the contact layers 55 and 56 may all be formed below the data line. This arrangement is shown when the data line, the contact layers 55 and 56 and the semiconductor layer 42 are formed together in one photolithography process. In addition, the material of the data wiring may be the same as the material of the gate wiring.

데이터 배선 및 노출되어 있는 반도체층(42)의 위에는 보호 절연막(80)이 형성되어 있다. 보호 절연막(80)에는 드레인 전극(66)과 유지 용량 전극의 제1 전극부(67)를 노출시키는 접촉구(81, 82)가 형성되어 있다. 이 때, 보호 절연막(80)은 질화규소막이나 유기 절연막으로 형성될 수 있다. 고개구율을 확보하기 위해서는 보호 절연막(80)의 두께를 두껍게 형성해야 하며, 그 유전율은 작을수록 좋다. 이를 위해서는 아크릴계 등의 유기 절연 물질을 도포하여 보호 절연막(80)을 형성하는 것이 바람직하다. 한편, 적, 녹, 청색의 색필터를 각 화소 영역에 형성하여 보호 절연막(80)의 역할도 겸하도록 할 수 있다. 또는 보호 절연막(80)과는 별도로 색필터를 형성할 수도 있다. 또 보호 절연막(80)으로 유기 절연막과 무기 절연막을 이중층으로 형성할 수도 있다.  A protective insulating film 80 is formed on the data lines and the exposed semiconductor layer 42. Contact holes 81 and 82 are formed in the protective insulating film 80 to expose the drain electrode 66 and the first electrode portion 67 of the storage capacitor electrode. In this case, the protective insulating film 80 may be formed of a silicon nitride film or an organic insulating film. In order to secure a high opening ratio, the thickness of the protective insulating film 80 must be formed thick, and the smaller the dielectric constant, the better. For this purpose, it is preferable to form a protective insulating film 80 by applying an organic insulating material such as acrylic. On the other hand, red, green, and blue color filters may be formed in each pixel area to serve as the protective insulating film 80. Alternatively, the color filter may be formed separately from the protective insulating film 80. The protective insulating film 80 may also be formed of a double layer of an organic insulating film and an inorganic insulating film.                     

보호 절연막(80) 위에는 ITO(indium tin oxide) 등의 투명한 도전 물질로 이루어진 화소 전극(71)이 형성되어 있다. 화소 전극(71)은 접촉구(81, 82)를 통하여 드레인 전극(66) 및 유지 용량 전극의 제1 전극부(67)와 각각 연결되어 있다. 화소 전극(71)의 가장자리는 데이터선(62) 및 게이트선(21, 22)과 중첩되어 있고, 데이터선(62)의 돌출부(63)와 대응하는 위치에서는 만입되어 이웃 화소 전극과의 사이에서 다른 부분에 비하여 넓은 빈 공간을 확보하고 있다. 이는 데이터선(62)의 단선시에 데이터선(62)과 용장 데이터선(29)을 레이저를 이용하여 단락시킴으로써 수리하는 과정을 용이하게 하기 위함이다. 즉, 종래의 고개구율 구조에서는 데이터선과 중첩된 두 화소 전극(71) 사이의 간격이 4~6㎛로 매우 좁게 형성된다. 만일 이곳을 레이저 쇼팅(shorting)하면 양측의 화소 전극(71)이 데이터선(62)과 단락되어 화소 불량을 유발하게 된다. 이를 방지하기 위해서 레이저 쇼팅이 이루어질 부분에서는 이웃하는 화소 전극(71)간의 간격을 넓혀 놓은 것이다. 한편, 화소 전극(71)은 이웃 화소 전극(71)과 연결되어 있는 유지 용량 전극의 제2 전극부(68)와도 중첩되어 있다. 이는 불투명막인 게이트선(21, 22)을 최대한으로 유지 용량을 형성하는데 활용하기 위함이다. The pixel electrode 71 made of a transparent conductive material such as indium tin oxide (ITO) is formed on the protective insulating film 80. The pixel electrode 71 is connected to the drain electrode 66 and the first electrode portion 67 of the storage capacitor electrode through the contact holes 81 and 82, respectively. An edge of the pixel electrode 71 overlaps the data line 62 and the gate lines 21 and 22, and is indented at a position corresponding to the protrusion 63 of the data line 62 to be adjacent to the neighboring pixel electrode. Compared to other parts, it has a large space. This is to facilitate the repair process by shorting the data line 62 and the redundant data line 29 with a laser at the time of disconnection of the data line 62. That is, in the conventional high opening ratio structure, the distance between the data lines and the two pixel electrodes 71 overlapping with each other is formed very narrowly, 4 to 6 mu m. If the laser is shorted here, the pixel electrodes 71 on both sides may be shorted with the data line 62 to cause pixel defects. In order to prevent this, the distance between the neighboring pixel electrodes 71 is widened at the portion where the laser shorting is to be performed. On the other hand, the pixel electrode 71 also overlaps the second electrode portion 68 of the storage capacitor electrode connected to the neighboring pixel electrode 71. This is to utilize the gate lines 21 and 22, which are opaque films, to form a storage capacitor to the maximum.

이러한 구조로 액정 표시 장치용 박막 트랜지스터 기판을 형성하면, 게이트선이 이중화되어 일측이 단선되더라도 게이트 신호 전송에는 문제가 발생하지 않는다. 또, 데이터선이 단선된 경우에는 용장 데이터선 양단을 레이저로 데이터선과 단락시켜 용이하게 수리할 수 있다.When the thin film transistor substrate for a liquid crystal display device is formed in such a structure, the gate signal transmission does not occur even if the gate line is doubled and one side is disconnected. When the data line is disconnected, both ends of the redundant data line can be easily repaired by shorting the data line with a laser.

이러한 구조의 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 방법을 설명한다.A method of manufacturing a thin film transistor substrate for a liquid crystal display device having such a structure will be described.

먼저, 절연 기판(10) 위에 도전 재료를 증착하고 사진 식각하여 게이트 전극(26), 게이트선(21, 22), 게이트선 연결부(25)를 포함하는 게이트 배선 및 용장 데이터선(29)을 형성한다. First, a conductive material is deposited on the insulating substrate 10 and photo-etched to form a gate wiring and a redundant data line 29 including the gate electrode 26, the gate lines 21 and 22, and the gate line connecting portion 25. do.

게이트 배선과 용장 데이터선(29) 위에 게이트 절연막(30), 비정질 규소층, 도핑된 비정질 규소층을 연속으로 증착하고, 도핑된 비정질 규소층과 비정질 규소층을 함께 사진 식각하여 박막 트랜지스터의 반도체층(42)과 미완성된 접촉층(55, 56)을 형성한다.The gate insulating layer 30, the amorphous silicon layer, and the doped amorphous silicon layer are successively deposited on the gate wiring and the redundant data line 29, and the doped amorphous silicon layer and the amorphous silicon layer are photoetched together to form a semiconductor layer of the thin film transistor. 42 and unfinished contact layers 55 and 56 are formed.

다음, 데이터선용 도전 재료를 증착하고 사진 식각하여 데이터선(62), 소스 전극(65), 드레인 전극(66)을 포함하는 데이터 배선 및 제1 전극부(67), 제2 전극부(68), 전극 연결부(69)를 포함하는 유지 용량 전극을 형성한다. Next, the conductive material for the data line is deposited and photo-etched to form a data line including the data line 62, the source electrode 65, and the drain electrode 66, and the first electrode portion 67 and the second electrode portion 68. And a storage capacitor electrode including the electrode connection portion 69.

한편, 반도체층(42)과 미완성된 접촉층(55, 56)은 데이터선용 도전 재료까지 연속으로 증착한 후 1회의 사진 식각 공정을 통하여 데이터 배선 및 유지 용량 전극과 함께 형성될 수도 있다.Meanwhile, the semiconductor layer 42 and the unfinished contact layers 55 and 56 may be formed together with the data line and the storage capacitor electrode through a single photolithography process after sequentially depositing the conductive material for the data line.

다음, 보호 절연막(80)을 증착 또는 도포하고, 사진 식각하여 접촉구(81, 82)를 형성한다. 이 때, 도시하지는 않았으나 데이터 패드부와 게이트 패드부에도 접촉구가 형성된다. Next, the protective insulating layer 80 is deposited or coated, and photo-etched to form contact holes 81 and 82. At this time, although not shown, contact holes are formed in the data pad part and the gate pad part.

이어서, 보호 절연막(80) 위에 ITO 등의 화소 전극 재료를 증착하고 사진 식각하여 화소 전극(71)을 형성한다. 이 때, 고개구율을 확보하기 위하여 화소 전극(71)을 데이터선(62) 및 게이트선(21, 22)과 중첩시켜 형성하고, 게이트 패드 및 데이터 패드를 덮는 보조 패드를 함께 형성한다.Subsequently, a pixel electrode material such as ITO is deposited on the protective insulating film 80 and photo-etched to form the pixel electrode 71. In this case, the pixel electrode 71 is formed to overlap the data line 62 and the gate lines 21 and 22 so as to secure a high opening ratio, and the auxiliary pad covering the gate pad and the data pad is formed together.

한편, 데이터 배선 형성 후에 색필터를 스크린 인쇄 등의 방법을 통하여 형성하고 그 위에 화소 전극(71)을 형성할 수도 있다.On the other hand, after the data wiring is formed, the color filter may be formed by a method such as screen printing, and the pixel electrode 71 may be formed thereon.

이러한 구조로 액정 표시 장치용 박막 트랜지스터 기판을 형성하면, 게이트선이 이중화되어 일측이 단선되더라도 게이트 신호 전송에는 문제가 발생하지 않는다. 또, 데이터선이 단선된 경우에는 용장 데이터선 양단을 레이저로 데이터선과 단락시켜 용이하게 수리할 수 있다. 이 때, 레이저 쇼팅이 이루어지는 부분에서 화소 전극이 제거된 충분한 공간이 형성되어 있음으로 하여 레이저 쇼팅 과정에서 데이터선과 화소 전극이 단락되는 것을 방지할 수 있다.When the thin film transistor substrate for a liquid crystal display device is formed in such a structure, the gate signal transmission does not occur even if the gate line is doubled and one side is disconnected. When the data line is disconnected, both ends of the redundant data line can be easily repaired by shorting the data line with a laser. In this case, since a sufficient space from which the pixel electrode is removed is formed in the portion where the laser shorting is performed, the short circuit between the data line and the pixel electrode can be prevented during the laser shorting process.

Claims (14)

가로 방향으로 형성되어 있는 제1 게이트선 및 제2 게이트선과 상기 제1 게이트선과 상기 제2 게이트선을 연결하는 연결선을 포함하는 게이트 배선,A gate wiring including a first gate line and a second gate line formed in a horizontal direction, and a connection line connecting the first gate line and the second gate line; 상기 게이트 배선과 절연되어 교차하며, 소스 전극을 포함하는 데이터선, 상기 소스 전극과 대향하고 있는 드레인 전극을 포함하는 데이터 배선,A data line insulated from and intersecting the gate line, the data line including a source electrode, and a data line including a drain electrode facing the source electrode; 상기 게이트 배선과 절연되어 있고 상기 데이터선과 중첩되어 있는 용장 데이터선,A redundant data line insulated from said gate wiring and overlapping said data line, 상기 드레인 전극과 연결되어 있으며 가장자리가 상기 데이터선 및 상기 게이트선과 중첩되어 있는 화소 전극A pixel electrode connected to the drain electrode and having an edge overlapping the data line and the gate line 을 포함하고,Including, 상기 연결선은 상기 데이터선과 중첩하고, 상기 데이터선은 상기 용장 데이터선의 양단과 대응하는 위치에서 돌출부를 가지며, 상기 화소 전극의 모서리는 상기 용장 데이터선의 양단과 대응하는 위치에서 오목하게 들어가 있는 액정 표시 장치용 기판.The connection line overlaps the data line, the data line has a protrusion at positions corresponding to both ends of the redundant data line, and an edge of the pixel electrode is recessed at a position corresponding to both ends of the redundant data line. Substrate. 가로 방향으로 형성되어 있는 게이트 배선,A gate wiring formed in a horizontal direction, 이웃하는 두 개의 상기 게이트 배선 사이에 세로 방향으로 형성되어 있는 용장 데이터선,A redundant data line formed in a vertical direction between two neighboring gate lines; 상기 게이트 배선과 상기 용장 데이터선 위에 형성되어 있는 게이트 절연막,A gate insulating film formed over the gate wiring and the redundant data line, 상기 게이트 절연막 위에 세로 방향으로 형성되어 있고, 상기 용장 데이터선과 중첩되어 있으며, 소스 전극을 포함하는 데이터선, 상기 소스 전극과 대향하고 있는 드레인 전극을 포함하는 데이터 배선,A data line formed on the gate insulating film in a vertical direction and overlapping the redundant data line and including a data line including a source electrode and a drain electrode facing the source electrode; 상기 게이트 절연막 위에 형성되어 있으며 상기 소스 전극 및 상기 드레인 전극과 연결되어 있는 반도체층,A semiconductor layer formed on the gate insulating layer and connected to the source electrode and the drain electrode; 상기 데이터 배선 위에 형성되어 있는 보호 절연막,A protective insulating film formed over the data wiring, 상기 보호 절연막 위에 형성되어 있으며, 가장자리는 상기 데이터선 또는 상기 게이트선과 중첩되어 있고, 상기 드레인 전극과 연결되어 있는 화소 전극A pixel electrode formed on the protective insulating layer, and an edge thereof overlaps the data line or the gate line and is connected to the drain electrode 을 포함하고, Including, 상기 데이터선은 상기 용장 데이터선과 대응하는 적어도 1부분에서 돌출부를 가지며, 상기 화소 전극의 모서리는 상기 용장 데이터선과 대응하는 적어도 1부분에서 오목하게 들어가 있는 액정 표시 장치용 기판.And the data line has a protruding portion in at least one portion corresponding to the redundant data line, and the edge of the pixel electrode is concave in at least one portion corresponding to the redundant data line. 삭제delete 제1항 또는 제2항에서,The method of claim 1 or 2, 상기 용장 데이터선의 양단은 상기 데이터선의 돌출부와 중첩하는 가지부를 가지는 액정 표시 장치용 기판.Both ends of the redundant data line have branch portions overlapping the protrusions of the data line. 제2항에서,In claim 2, 상기 게이트 배선은 제1선과 제2선을 포함하고 이들 제1선과 제2선은 연결부를 통하여 서로 연결되어 있는 액정 표시 장치용 기판.And the gate line includes a first line and a second line, and the first line and the second line are connected to each other through a connecting portion. 제5항에서,In claim 5, 상기 연결부는 상기 데이터선과 중첩되어 있는 액정 표시 장치용 기판.And the connection portion overlaps the data line. 제5항에서,In claim 5, 상기 제1선과 제2선 사이의 간격은 상기 화소 전극의 세로 방향 길이의 1/3 이하인 액정 표시 장치용 기판.And a gap between the first line and the second line is 1/3 or less of a length in the vertical direction of the pixel electrode. 제5항에서,In claim 5, 상기 화소 전극과 연결되어 있으며, 상기 게이트 배선과 중첩되어 있는 유지 용량 전극을 더 포함하는 액정 표시 장치용 기판.And a storage capacitor electrode connected to the pixel electrode and overlapping the gate line. 제8항에서,In claim 8, 상기 유지 용량 전극은 상기 게이트 배선의 제1선과 제2선에 각각 중첩되어 있는 제1 전극과 제2 전극을 더 포함하고 있고, 상기 제1 전극과 제2 전극은 서로 연결되어 있는 액정 표시 장치용 기판.The storage capacitor electrode further includes a first electrode and a second electrode overlapping the first and second lines of the gate line, respectively, wherein the first electrode and the second electrode are connected to each other. Board. 제9항에서,In claim 9, 상기 제1 전극은 서로 이웃하는 상기 화소 전극 사이에 존재하며, 그 가장자리는 상기 화소 전극과 중첩하는 액정 표시 장치용 기판.And the first electrode is between the adjacent pixel electrodes, and an edge of the first electrode overlaps the pixel electrode. 제1항에서,In claim 1, 상기 용장 데이터선은 상기 게이트 배선과 같은 층에 형성되어 있는 액정 표시 장치용 기판.And said redundant data line is formed in the same layer as said gate wiring. 제2항에서,In claim 2, 상기 보호 절연막은 유기막인 액정 표시 장치용 기판.The protective insulating film is an organic film substrate for a liquid crystal display device. 제2항에서,In claim 2, 상기 보호 절연막은 색필터의 기능도 겸하는 액정 표시 장치용 기판.The protective insulating film also serves as a color filter substrate. 제2항에서,In claim 2, 상기 보호 절연막은 유기 절연막과 무기 절연막의 이중층으로 이루어져 있는 액정 표시 장치용 기판.The protective insulating film is a liquid crystal display device substrate consisting of a double layer of an organic insulating film and an inorganic insulating film.
KR1020000023953A 2000-05-04 2000-05-04 A panel for liquid crystal display KR100686235B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000023953A KR100686235B1 (en) 2000-05-04 2000-05-04 A panel for liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000023953A KR100686235B1 (en) 2000-05-04 2000-05-04 A panel for liquid crystal display

Publications (2)

Publication Number Publication Date
KR20010100614A KR20010100614A (en) 2001-11-14
KR100686235B1 true KR100686235B1 (en) 2007-02-22

Family

ID=41621534

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000023953A KR100686235B1 (en) 2000-05-04 2000-05-04 A panel for liquid crystal display

Country Status (1)

Country Link
KR (1) KR100686235B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160027313A (en) * 2014-08-28 2016-03-10 엘지디스플레이 주식회사 Ultra High Resolution Liquid Crystal Display Having A Compensating Thin Film Transistor

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002162644A (en) * 2000-11-27 2002-06-07 Hitachi Ltd Liquid crystal display device
KR100430084B1 (en) * 2001-04-04 2004-05-03 엘지.필립스 엘시디 주식회사 Liquid Crystal Display Device and Fabricating Method Thereof
KR20030055405A (en) * 2001-12-26 2003-07-04 엘지.필립스 엘시디 주식회사 A Liquid crystal display device method for fabricating the same
KR20030094452A (en) * 2002-06-04 2003-12-12 삼성전자주식회사 Thin film transistor array panel for liquid crystal display
KR100885804B1 (en) * 2002-12-30 2009-02-26 엘지디스플레이 주식회사 Thin film transistor lcd and method for manufacturing lcd
KR20210144973A (en) 2020-05-21 2021-12-01 삼성디스플레이 주식회사 Display device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1026771A (en) * 1996-07-11 1998-01-27 Nec Corp Liquid crystal display panel, and repairing method therefor
KR19980027501A (en) * 1996-10-16 1998-07-15 김영환 Liquid crystal display device and manufacturing method
KR19980072355A (en) * 1997-03-04 1998-11-05 구자홍 Liquid crystal display device and manufacturing method thereof
KR19990079882A (en) * 1998-04-10 1999-11-05 윤종용 Thin film transistor liquid crystal display
KR20010057022A (en) * 1999-12-17 2001-07-04 구본준, 론 위라하디락사 Liquid Crystal Display Device
KR20010068626A (en) * 2000-01-07 2001-07-23 구본준, 론 위라하디락사 Liquid crystal display device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1026771A (en) * 1996-07-11 1998-01-27 Nec Corp Liquid crystal display panel, and repairing method therefor
KR19980027501A (en) * 1996-10-16 1998-07-15 김영환 Liquid crystal display device and manufacturing method
KR19980072355A (en) * 1997-03-04 1998-11-05 구자홍 Liquid crystal display device and manufacturing method thereof
KR19990079882A (en) * 1998-04-10 1999-11-05 윤종용 Thin film transistor liquid crystal display
KR20010057022A (en) * 1999-12-17 2001-07-04 구본준, 론 위라하디락사 Liquid Crystal Display Device
KR20010068626A (en) * 2000-01-07 2001-07-23 구본준, 론 위라하디락사 Liquid crystal display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160027313A (en) * 2014-08-28 2016-03-10 엘지디스플레이 주식회사 Ultra High Resolution Liquid Crystal Display Having A Compensating Thin Film Transistor
KR102202453B1 (en) * 2014-08-28 2021-01-14 엘지디스플레이 주식회사 Ultra High Resolution Liquid Crystal Display Having A Compensating Thin Film Transistor

Also Published As

Publication number Publication date
KR20010100614A (en) 2001-11-14

Similar Documents

Publication Publication Date Title
KR100278547B1 (en) Liquid crystal display panel, liquid crystal display device and manufacturing method thereof
US6028652A (en) Array substrate for display device and manufacturing method thereof
US7847914B2 (en) Thin film transistor array panel and method for repairing liquid crystal display including the same
US8294839B2 (en) Thin film transistor array panel for liquid crystal display and method of manufacturing the same
US20050030441A1 (en) Thin film transistor substrate for a liquid crystal display and a method for repairing the substrate
JP4796221B2 (en) Thin film transistor substrate for liquid crystal display device and manufacturing method thereof
US6191832B1 (en) Active matrix display device and methods for correcting defect thereof
JP2003167270A (en) Reflection type liquid crystal display device and its manufacturing method
US6985194B2 (en) Matrix array substrate
KR101006436B1 (en) Thin film transistor array panel for display device
KR100686235B1 (en) A panel for liquid crystal display
KR101046923B1 (en) Thin film transistor array panel and liquid crystal display including the same
KR20040055688A (en) Manufacturing method for electrooptical substrate, electrooptical apparatus, and manufacturing method for same
JPH08160454A (en) Liquid crystal display device
JP2005182048A (en) Multi-domain thin-film transistor display plate and liquid crystal display including same
JP4112672B2 (en) Array substrate for display device and manufacturing method thereof
KR20000031004A (en) Planar drive type lcd
KR20020050021A (en) array panel of liquid crystal display and manufacturing method thereof
KR100529572B1 (en) Thin film transistor liquid crystal display
JP3294509B2 (en) Liquid crystal display
KR100720084B1 (en) Thin film transistor substrate for liquid crystal display
KR100940575B1 (en) Thin film transistor panel and method for repairing liquid crystal display including the panel
KR20070088044A (en) Array substrate of lcd device and method of manufacturing the same
KR100885839B1 (en) Liquid crystal display
KR100656904B1 (en) Thin film transistor for liquid crystal display

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130115

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee