KR100885839B1 - Liquid crystal display - Google Patents

Liquid crystal display Download PDF

Info

Publication number
KR100885839B1
KR100885839B1 KR20010088619A KR20010088619A KR100885839B1 KR 100885839 B1 KR100885839 B1 KR 100885839B1 KR 20010088619 A KR20010088619 A KR 20010088619A KR 20010088619 A KR20010088619 A KR 20010088619A KR 100885839 B1 KR100885839 B1 KR 100885839B1
Authority
KR
South Korea
Prior art keywords
gate
formed
electrode
line
gate line
Prior art date
Application number
KR20010088619A
Other languages
Korean (ko)
Other versions
KR20030058224A (en
Inventor
강동호
박철우
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR20010088619A priority Critical patent/KR100885839B1/en
Publication of KR20030058224A publication Critical patent/KR20030058224A/en
Application granted granted Critical
Publication of KR100885839B1 publication Critical patent/KR100885839B1/en

Links

Images

Abstract

본 발명은 스토리지 온 게이트방식의 액정표시소자에 있어서, 게이트 라인 단선 불량시 리페어 할 수 있는 액정표시소자 및 그 리페어(repair) 방법에 관한 것으로, 액정표시소자의 리페어 구조는 종횡으로 배열되어 화소 영역을 정의하고 단선 지역이 형성된 게이트 라인과 데이터 라인이 구비된 기판과, 상기 게이트 라인과 데이터 라인의 교차점 부근에 형성되고 상기 데이터 라인과 접속되는 박막트랜지스터 및 상기 단선 지역을 포함한 게이트 라인과 게이트절연막을 사이에 두고 중첩된 스토리지 전극과, 상기 박막트랜지스터와 스토리지 전극을 개재한 기판 전체에 형성된 보호막과, 상기 보호막 상에 형성되고, 상기 게이트 라인과 데이터 라인에 의해 구획된 화소 영역에 배치되어 상기 게이트 라인의 일부분과 중첩되는 화소 전극, 및 상기 게이트 The present invention relates to a liquid crystal display device of the storage on the gate way, a gate line disconnection to repair the liquid crystal display when bad device and to a method that repair (repair), a repair structure of the liquid crystal display element is arranged in the vertical and horizontal pixel region defined and the broken area is provided with a formed gate lines and data lines, a substrate and, formed at the intersection of the gate lines and data lines, a thin film transistor and the gate line and the gate insulating film, including the break area to be connected with the data line to the sandwiching overlapping storage electrode, and a protective film formed on the entire substrate through the thin film transistor and the storage electrode, formed on the protective film, are arranged in a pixel region defined by the gate lines and data lines and the gate lines a pixel electrode which is overlapped with a portion of, and the gate 라인과 중첩된 스토리지 전극과 상기 단선된 게이트 라인을 상호 연결하는 단선연결구조를 포함한다. It comprises a line and the overlapping storage electrode and the connection disconnection structure that interconnects the disconnection of the gate line.

Description

액정 표시 소자{LIQUID CRYSTAL DISPLAY} LIQUID CRYSTAL DISPLAY The liquid crystal display element} {

도 1은 종래 스토리지 온 커먼 방식의 액정표시소자를 보인 예시도. Figure 1 is an illustration showing a liquid crystal display device of a conventional storage-on common method.

도 2는 종래 스토리지 온 게이트 방식의 액정표시소자를 보인 예시도. Figure 2 is an illustration showing a liquid crystal display device of a conventional storage-on gate method.

도 3은 도 2에 있어서, AA`선을 따라 절단한 스토리지 커패시터의 단면구성을 보인 예시도. Figure 3 is an exemplary view showing a sectional configuration of the storage capacitor taken along the, AA` line in Fig.

도 4는 본 발명의 일 실시예에 따른 스토리지 온 게이트 방식의 액정 표시소자를 보인 예시도. Figure 4 is an illustration showing the storage device of the on-gate type liquid crystal display according to an embodiment of the present invention.

도 5는 도 4에 있어서 BB`선을 따라 절단한 단면구성을 보인 예시도. Figure 5 is an exemplary view showing a sectional configuration taken along the line BB` in FIG.

도 6a내지 도 6e는 본 발명의 일 실시예에 따른 액정표시소자의 공정 순서를 순차적으로 보인 예시도. Figure 6a through Figure 6e is an illustrative sequence shown in the process order of the liquid crystal display device according to an embodiment of the present invention.

도 7은 본 발명의 일 실시예에 따른 액정표시소자의 리페어 방법을 보인 예시도. Figure 7 is an illustration showing a repair method of a liquid crystal display device according to an embodiment of the present invention.

도 8은 도 7에 있어서, DD' 선을 따라 절단한 단면구성을 보인 예시도. Figure 8 is 7, the example shown the cross-sectional structure taken along a line DD 'line.

*** 도면의 주요부분에 대한 부호의 설명 *** *** Description of the Related Art ***

2: 게이트 라인 2a: 게이트 전극 2: Gate line 2a: gate electrode

4: 데이터 라인 4a: 소오스 전극 4: Data line 4a: a source electrode

4b: 드레인 전극 5: 액티브층 4b: the drain electrode 5: active layer

7: 화소 전극 8a: 제 1컨택홀 7: pixel electrodes 8a: first contact hole

8b: 제 2컨택홀 11, 16: 스토리지 전극 8b: the second contact hole 11, 16: storage electrode

13: 게이트 절연막 15: 보호막 13: Gate insulating film 15: protective layer

본 발명은 액정 표시 소자에 관한 것으로, 보다 상세하게는 박막 트랜지스터 어레이 공정중에 발생하는 게이트 라인 단선 불량을 리페어할 수 있는 액정표시소자 및 그 제조 방법에 관한 것이다. The present invention relates to a liquid crystal display device, and more particularly to a liquid crystal display device and a method of manufacturing the same that can repair a gate line disconnection failure occurring in the TFT array process.

텔레비젼 및 그래픽 디스플레이 등의 표시 장치에 이용되는 액정표시소자(Liquid Crystal Display : 이하, LCD)는 CRT(Cathode Ray Tube)를 대신하여 개발되어져 왔다. The liquid crystal display element used for a display device such as a TV and a graphic display (Liquid Crystal Display: hereinafter, LCD) has been developed in place of the CRT (Cathode Ray Tube). 특히, 매트릭스 형태로 배열된 각 화소마다 박막 트랜지스터(Thin Film Transistor : 이하, TFT)가 구비되는 TFT-LCD는 고속 응답 특성과 고화소수에 적합하다는 잇점 때문에 CRT에 필적할만한 화면의 고화질화 및 대형화, 컬러화 등을 실현하고 있다. In particular, for each pixel arranged in a matrix shape thin-film transistor (Thin Film Transistor: hereinafter, TFT) is provided with TFT-LCD has a high image quality and large-sized screen, comparable to CRT because advantage is appropriate to the number of high-speed response characteristic and a high-pixel is, colorization It is realized and the like.

통상 TFT-LCD는 매트릭스 형태로 배열된 각 화소에 TFT 및 화소 전극이 형성된 하부기판과, 컬러 필터 및 공통 전극이 형성된 상부 기판 및 하부 기판과 상부 기판사이에 충진되는 액정으로 구성되며, 이러한 구성을 갖는 TFT-LCD는 화소 전극 및 공통전극에 인가되는 전압에 따라 액정이 구동되어 소정의 화상을 표시하게 된다. Conventional TFT-LCD is made to the respective pixels arranged in a matrix shape in the liquid crystal are filled between the lower substrate is a TFT and a pixel electrode is formed and a color filter and a common electrode is formed, the upper substrate and the lower substrate and the upper substrate, such a configuration TFT-LCD having a liquid crystal is driven in accordance with the voltage applied to the pixel electrode and the common electrode are to display a predetermined image.

한편, TFT-LCD에서 표시화면의 품위를 높이기 위해서는 데이터 라인을 통하여 인가된 첫 번째 신호의 전압을 두 번째 신호가 전달될 때까지 일정하게 유지시키는 작업이 필요하게 되며, 이를 위해 종래 TFT-LCD에서는 각 화소에 스토리지 캐 패시터(Cst)를 형성시킨다. On the other hand, in order to increase the quality of the display screen in the TFT-LCD is a need for operation to maintain constant until, the second signal passes the voltage of the first signal applied through the data line, in the conventional TFT-LCD for this purpose cache storage to each pixel to form the panel capacitors (Cst).

여기서, 스토리지 캐패시터의 형성 방법으로는 크게 게이트 라인의 소정 부분을 확장시켜 캐패시터를 형성하는 스토리지 온 커먼(Storage On Common) 방식과, 게이트 라인과 독립된 스토리지 라인을 별도로 배치시켜 캐패시터를 형성하는 스토리지 온 게이트(Storage On Gate) 방식이 있다. Here, the storage on the gate to the formation of the storage capacitor method is greatly extends the predetermined portion of the gate line to place the storage on common (Storage On Common) method, a gate line and a separate storage line forming a capacitor separately form the capacitor there are (Storage On Gate) method.

이하, 스토리지 캐패시터을 형성하기 위한 스토리지 온 커먼과 스토리지 온 게이트 방식을 설명하면 다음과 같다. Hereinafter, the description on the common storage, storage on-gate system for forming storage kaepaesiteoeul follows.

도 1은 스토리지 온 커먼 방식의 스토리지 캐패시터 형성 방법을 설명하기 위한 종래 TFT-LCD의 하부기판을 도시한 평면도이다. Figure 1 is showing a lower substrate of the conventional TFT-LCD plan view for explaining the method of forming the storage capacitor on a common storage system.

도시된 바와 같이, 유리기판(1) 상에 게이트 라인들(2)이 배열되어 있고, 인접된 게이트 라인들(2) 사이에는 독립적으로 스토리지 전극 라인(6)이 형성되어 있으며, 이러한 게이트 라인(2)과 스토리지 전극 라인(6)은 게이트 절연막(미도시)에 의해 덮혀져 있다. As shown, the glass substrate 1, and a is the gate line 2 is arranged in, and between the adjacent gate line 2 is provided with a storage electrode line 6 is formed independently, such a gate line ( 2) and the storage electrode line 6 is covered by a gate insulating film (not shown).

또한, 게이트 라인(2) 및 스토리지 전극 라인(6)과 직교하도록 게이트 절연막 상에 데이터 라인(4)이 형성되어 있으며, 상기 게이트 라인(2)과 데이터 라인(4)의 교차점 부근에는 박막 트랜지스터(10)가 배치되어 있다. In addition, the gate line 2 and the storage electrode line 6 and on the gate insulating film so as to be perpendicular to the data line (4) is formed and, in the thin film transistor junction near the gate line 2 and a data line (4) ( 10) it is arranged.

상기 박막 트랜지스터(10)는 게이트 전극(2a)과 소오스/드레인 전극(4a, 4b) 및 반도체층(5a)을 포함하고 있으며, 상기 드레인(4b)는 제 1 컨택홀(8a)을 통하여 화소 전극(7)과 전기적으로 연결되어 있다. The thin film transistor 10 may include a gate electrode (2a) and source / drain electrodes (4a, 4b) and a semiconductor layer (5a), the drain (4b) of the pixel through the first contact hole (8a) electrode It is 7 and electrically connected.

그리고, 화소영역에는 화소전극(7)이 형성되어 있으며, 이에 따라, 화소영역 내에 배치되는 스토리지 전극 라인(6)의 일부분과 중첩되어 형성된 스토리지 전극(11) 사이에는 스토리지 캐패시터(Cst)가 형성된다 이때, 스토리지 전극 라인(6)은 제 2 컨택홀(8b)을 통하여 화소 전극과 전기적으로 연결되어 있다. Then, the pixel area has a pixel electrode 7 is formed, so that, between the storage electrode line 6 a portion is the overlap formed storage electrode 11 of which is disposed in the pixel region is provided with a storage capacitor (Cst) in this case, the storage electrode line 6 is electrically connected to the pixel electrode through a second contact hole (8b).

도 2는 스토리지 온 게이트 방식의 스토리지 캐패시터 형성방법을 설명하기 위한 종래 TFT-LCD의 하부기판을 도시한 평면도로서, 유리기판(1) 상에 게이트 라인들(2)과 데이터 라인들(4)이 직교하도록 배열되어 있으며, 상기 게이트 라인(2)의 소정 부분에 중첩된 스토리지 전극(11)이 형성되어 있다. 2 is a showing a lower substrate of the conventional TFT-LCD plane view illustrating the storage capacitor forming method of storage on the gate way, the glass substrate 1 with the gate line image (2) and a data line 4 is It is arranged to be orthogonal, and have a storage electrode 11 is superimposed on a predetermined portion of the gate line 2 is formed. 이때, 스토리지 전극(11)은 게이트 라인(2) 상에 중첩하여 배치된다. In this case, the storage electrode 11 is disposed to overlap on the gate line 2.

한편, 도시되지는 않았지만, 게이트 라인(2)과 데이터 라인(4) 사이에는 그들간의 전기적 절연을 목적으로 게이트 절연막이 개재되어 있다. On the other hand, although not shown, between the gate line 2 and a data line (4) it is a gate insulating film interposed therebetween for the purpose of electrical insulation between them.

게이트 라인(2)과 데이터 라인(4)의 교차점 부근에는 각 화소의 구동을 독립적으로 제어하기 위한 TFT(10)가 형성되어 있으며, 여기서 TFT(10)는 게이트 라인(2)의 일부분인 게이트 전극(2a)과, 상기 게이트 전극(2a)을 덮고 있는 게이트 절연막(미도시), 상기 게이트 절연막 상에 패턴의 형태로 형성된 반도체층(5a), 및 상기 반도체층(5a) 상에 소정간격 이격되어 배치된 소오스/드레인 전극(4a, 4b)을 포함한다. A gate line 2 and the vicinity of the intersection of the data line (4) and is formed with a TFT (10) for controlling driving of each pixel independently, where TFT (10) is a gate electrode portion of the gate line 2 (2a) and, with a predetermined distance apart on the semiconductor layer (5a), and the semiconductor layer (5a) formed in the form of a pattern on the gate a gate insulating film covering the electrode (2a) (not shown), the gate insulating film the arrangement includes a source / drain electrode (4a, 4b). 드레인 전극(4b)은 제 1 컨택홀(contact hole)(8a)을 통하여 화소 전극(7)과 전기적으로 연결된다. A drain electrode (4b) is electrically connected to the pixel electrode 7 through the first contact hole (contact hole) (8a).

또한, 화소 영역 내에는 ITO(Indium Tin Oxide)와 같은 투명 금속으로 이루어진 화소 전극(7)이 배치되어 있으며, 게이트 절연막의 개재하에 도시된 바와 같 이 게이트 라인(2)과 데이터 라인(4) 형성 공정시 함께 만들어지는 스토리지 전극은 게이트 절연막을 사이에 두고 스토리지 캐패시터(Cst)가 형성된다. Further, in the pixel region is a pixel electrode (7) is made of a transparent metal such as ITO (Indium Tin Oxide) is disposed, the gate line 2 and the data line 4 is formed like that shown as under the interposition of the gate insulating film storage electrode made with during the process through the gate insulating film is formed with a storage capacitor (Cst). 스토리지 전극(11)은 제 2 컨택홀(8b)을 통하여 화소 전극(7)과 전기적으로 연결된다. The storage electrode 11 is connected to a second electrically and pixel electrode 7 through a contact hole (8b).

도 3은 도 2에 있어서, AA`선을 따라 절단한 스토리지 커패시터의 단면을 도시한 것이다. Figure 3 illustrates a cross-section of the storage capacitor taken along the, AA` line in Fig.

도 3에 도시한 AA`선 따라 절단한 스토리지 커패시터의 단면을 보면, 기판(1)의 상부에 형성되어 박막트랜지스터의 게이트 전극에 게이트 신호를 인가해주는 게이트 라인(2)과 상기 게이트 라인(2)이 형성된 기판 전면에 형성된 게이트 절연막(13)과, 상기 게이트 절연막 상에 박막트랜지스터의 소오스/드레인 형성 공정시 함께 형성된 스토리지 전극(11)과, 상기 스토리지 전극(11)이 형성된 기판 전면에 형성된 보호막(15)과, 상기 보호막(15) 상에 형성된 화소 전극(7)으로 이루어져 있으며, 상기 스토리지 전극(11)은 보호막(15) 상에 형성된 제 2 컨택홀(8b)을 통하여 화소 전극(7)과 전기적으로 연결된다. A line AA` a look at a cross-section of the storage capacitor, the top is formed on the gate line 2 and the gate line that applies a gate signal to the gate electrode of the transistor of the substrate 1 is cut along illustrated in Figure 3 (2) a protective film formed on the formed substrate over the gate insulating film 13, and source / drain forming step storage electrode 11 formed together when the thin film transistor on the gate insulating film, the substrate front surface of the storage electrode 11 is formed, formed in the ( 15), and consists of a pixel electrode 7 formed on the protective film 15, the storage electrode 11 is a pixel electrode 7 through a second contact hole (8b) formed on the protective film 15 and the It is electrically connected.

이때, 상기 게이트 절연막(13)을 사이에 두고 게이트 라인(2)과 스토리지 전극(11)간에 스토리지 커패시터(Cst)가 형성된다. In this case, sandwiching the gate insulating film 13. The storage capacitor (Cst) is formed between the gate line 2 and the storage electrode 11.

그러나, 액정 표시소자 제작 과정중 성막 공정의 먼지나 레지스트 도포공정의 먼지, 세정 공정의 건조 불 균일, 유리 기판 위의 미세한 긁힘 등 여러 원인들로 인하여 여러 가지 결함을 발생시키게 된다. However, the liquid crystal display element production process, drying of light dirt, dust and the washing step of the resist film forming step of the film-forming step of the uniform, due to a number of causes, such as the fine scratch on the glass substrate, thereby generating a number of defects.

상기 결함은 결함의 형태에 따라 점 결함(Point defect)과 선결함(Line defect) 또는 표시얼룩으로 나눌 수 있는데, 점 결함은 박막 트랜지스터 또는 화소 전극 등의 불량으로 발생되며, 선결함은 라인간의 단선(open), 단락(short) 및 정전기에 의한 박막 트랜지스터들의 파괴 등에 기인한다. The defects can be divided into point defects (Point defect) and a line defect (Line defect) or display unevenness depending on the type of defect, the point defect is caused by defects such as thin film transistors or pixel electrodes, a line fault is disconnection between the lines, (open), and due to short-circuit (short), and destruction of the thin film transistor due to static electricity.

이러한 결함들은 이미지 소자의 표시면적이 대면적화 됨에 따라 더욱 중요한 문제로 대두되고 있으며, 이러한 결함발생을 능동적으로 대처하기 위한 방법으로 리던던시(Redundancy : 여분) 및 리페어(Repair : 수리)가능한 설계가 도입되었다. Became available (Repair Repair) design introduced: These defects are more and has emerged as an important issue, redundancy as a way to cope with these defects as optimize facing the display area of ​​the image elements (Redundancy excess) and Repair .

그러나, 도 2 및 도 3에 도시된 스토리지 온 게이트 방식의 액정표시소자에 있어서, 스토리지 커패시터(Cst) 형성영역에서 게이트 라인 단선시 리페어가 불가능하다는 문제점이 있었다. However, there was a 2 and storage in the liquid crystal display device of the on-Gate system, the storage capacitor (Cst) is not a problem that repair when the gate line forming area in the disconnection shown in FIG.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해서 이루어진 것으로, 본 발명의 목적은 게이트 라인이 단선되는 불량이 발생하더라도 리페어가 가능한 액정표시소자를 제공하는데 그 목적이 있다. Accordingly, the present invention has been made to solve the above problems, an object of the present invention, even if a defect occurs that the gate line is disconnected there is provided a liquid crystal display element capable of repair.

기타 본 발명의 목적 및 특징은 이하의 발명의 구성 및 특허청구범위에서 상세히 기술될 것이다. Other objects and features of this invention will be described in detail on the configuration and the claims of the invention below.

상기한 바와 같은 본 발명의 목적을 달성하기 위한 액정표시소자의 리페어 구조는 종횡으로 배열되어 화소 영역을 정의하고 단선 지역이 형성된 게이트 라인과 데이터 라인이 구비된 기판과, 상기 게이트 라인과 데이터 라인의 교차점 부근에 형성되고 상기 데이터 라인과 접속되는 박막트랜지스터 및 상기 단선 지역을 포함한 게이트 라인과 게이트절연막을 사이에 두고 중첩된 스토리지 전극과, 상기 박막트랜지스터와 스토리지 전극을 개재한 기판 전체에 형성된 보호막과, 상기 보호막 상에 형성되고, 상기 게이트 라인과 데이터 라인에 의해 구획된 화소 영역에 배치되어 상기 게이트 라인의 일부분과 중첩되는 화소 전극, 및 상기 게이트 라인과 중첩된 스토리지 전극과 상기 단선된 게이트 라인을 상호 연결하는 단선연결구조를 포함한다. Repair structure of the liquid crystal display device for achieving the object of the present invention as described above is a arranged in rows and columns defining a pixel region and comprising a gate line and a data line is disconnected regions formed substrate, the gate lines and data lines, the formation in the vicinity of the junction overlap across the thin film transistor and the gate line and the gate insulating film, including the break area to be connected with the data line storage electrode, and the thin film transistor and a protective film formed on the whole of a substrate via the storage electrode, It is formed on the protective film, are arranged in a pixel region defined by the gate lines and data lines cross the pixel electrode, and the storage electrode and the disconnection of the gate line overlapping the gate line overlapping the portion of the gate line and a connection disconnection structure to connect.
상기한 액정표시소자의 리페어 구조는 종횡으로 배열된 복수의 게이트 라인 및 데이터 라인과; The repair structures of the liquid crystal display device includes a plurality of gate lines arranged in rows and columns and data lines; 상기 게이트 라인과 데이터 라인의 교차점 부근에 형성되며, 데이터 라인과 접속되는 박막트랜지스터와; It is formed near the crossing of the gate lines and data lines, and thin film transistor connected to the data line; 상기 게이트 라인과 데이터 라인에 의해서 구획된 화소 영역에 배치된 화소 전극과; A pixel electrode disposed on a pixel region defined by the gate lines and data lines; 일부분이 화소 영역으로 돌출된 스토리지 전극으로 구성되어 있는 액정표시소자에서 게이트라인에 단선이 일어날 경우 웰딩을 통해 상기 게이트라인과 중첩된 스토리지 전극과 상기 단선된 게이트라인을 연결하는 단선연결구조를 포함한다. The part comprises a disconnection connecting structure when in a liquid crystal display device that is composed of the storage electrode projecting in the pixel region is broken take place to the gate line through the welding connecting the storage electrode and the disconnection of the gate line overlapping the gate line .
상기 일부분이 화소 영역으로 돌출된 스토리지 전극은 '┓'자 모양으로 형성할 수 있다. The storage electrode is the projecting part of the pixel region may be formed in a '┓' shape.

이하, 상기와 같은 특징을 가지는 본 발명에 따른 액정 표시 소자에 대하여 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다. Hereinafter, it will be described in detail with reference to the accompanying drawings, the liquid crystal display element according to the present invention having the features as described above as follows.

도 4는 본 발명에 따른 리페어가 가능한 스토리지 온 게이트 방식의 액정 표시소자를 도시한 것이다. Figure 4 illustrates a liquid crystal display of the available storage on the gate repair method according to the invention.

도면에 도시한 바와 같이, 본 발명의 액정표시소자는 유리 기판(1) 상에 게이트 라인(2)과 데이터 라인(4)이 종횡으로 배열되어 있으며, 상기 게이트 라인(2)과 데이터 라인(4)에 의해서 정의되며 매트릭스 형태로 형성된 화소와, 상기 게이트 라인(2)과 일부분이 중첩되고 나머지 일부분이 상기 화소 영역으로 돌출되는 스토리지 전극(16)이 형성되어 있다. As shown in the figure, the liquid crystal of the present invention, the display element is a glass substrate 1 and the gate line 2 and the data lines 4 are arranged in rows and columns on the gate line 2 and a data line (4 ) is defined by a pixel and a storage electrode 16 and the gate line 2 and the overlap portion and the remaining portion protruding in the pixel region are formed in a matrix form is formed. 상기 스토리지 전극은 'ㄱ'자 모양으로 형성할 수 있다. The storage electrode can be formed by a "b" shape.

한편, 도시되지는 않았지만, 게이트 라인(2)과 데이터 라인(4) 사이에는 그들간의 전기적 절연을 목적으로 게이트 절연막이 개재되어 있으며, 그 두께는 약 4000Å이다. On the other hand, although not shown, and the gate line 2 and a data line (4) is a gate insulating film interposed therebetween for the purpose of electrical insulation between them, and has a thickness of about 4000Å. 또한, 상기 게이트 라인(2)과 데이터 라인(4)의 교차점 부근에는 각 화소의 구동을 독립적으로 제어하기 위한 박막트랜지스터(10)가 형성되어 있으며, 여기서 박막트랜지스터(10)는 게이트 라인(2)의 일부분인 게이트 전극(2a)과, 상기 게이트 전극(2a)을 덮고 있는 게이트 절연막(미도시), 상기 게이트 절연막 상에 패턴의 형태로 형성된 반도체층(5a), 및 상기 반도체층(5a) 상에 소정간격 이격되어 배치된 소오스/드레인 전극(4a, 4b)을 포함한다. In addition, the junction near the gate line 2 and a data line (4) and is formed with a thin film transistor 10 for controlling the driving of each pixel independently, wherein the thin film transistor 10 includes a gate line (2) of a portion where the gate electrode (2a) and, (not shown), a gate insulating film covering the gate electrode (2a), a semiconductor layer (5a), and the semiconductor layer (5a) formed in the form of a pattern on the gate insulating film a the predetermined distance apart is arranged to include the source / drain electrodes (4a, 4b). 드레인 전극(4b)은 제 1 컨택홀(contact hole)(8a)을 통하여 화소 전극(7)과 전기적으로 연결된다. A drain electrode (4b) is electrically connected to the pixel electrode 7 through the first contact hole (contact hole) (8a).

또한, 화소 영역 내에는 ITO(Indium Tin Oxide)와 같은 투명 금속으로 이루어진 화소 전극(7)이 게이트 라인(2)과 중첩된 스토리지 전극(16)과 기판 전면에 형성된 보호막(미도시)을 사이에 두고 중첩 배치되어 있으며, 게이트 절연막의 개재하에 게이트 라인(2)과 데이터 라인(4) 형성 공정시 함께 만들어지는 스토리지 전극(16)은 게이트 절연막을 사이에 두고 스토리지 캐패시터(Cst)가 형성된다. Further, in the pixel region between the pixel electrode 7, a protective film (not shown) formed on the gate line 2 to the front storage electrode 16 and the substrate overlap and made of a transparent metal such as ITO (Indium Tin Oxide) with and superposed are arranged, under the intervention of the gate insulating film is a gate line 2 and the data line (4) step of forming the storage electrode 16 is made with through the gate insulating film, the storage capacitor (Cst) is formed. 스토리지 전극(16)은 제 2 컨택홀(8b)을 통하여 화소 전극(7)과 전기적으로 연결된다. The storage electrode 16 is electrically connected to the pixel electrode 7 through a second contact hole (8b).

상기 제 2 컨택홀(8b)은 스토리지 전극(16)의 화소 영역으로 돌출된 부분에 형성되어 있다. It said second contact hole (8b) is formed in the protruding portion with the pixel area of ​​the storage electrode 16.

이하, 도 4의 BB' 선을 따라서 절단한 단면도를 참조하여 본 발명의 스토리지 커패시터(Cst)의 구조에 대하여 상세하게 설명하면 다음과 같다. It will be described below in the BB 'line of FIG. 4 thus details about the structure of the present invention will be described with reference to a cross-sectional view cutting the storage capacitor (Cst) as follows.

도 5는 도4의 BB' 선을 따라서 절단한 단면도이다. Figure 5 is a cross-sectional view taken along the BB 'line in FIG.

도면에 도시한바와 같이, 박막트랜지스터(10)는 기판(1)의 상부에 형성되어 주사 신호가 인가되는 게이트 전극(2a)과, 주사 신호에 대응하여 데이터 신호를 전송하도록 마련된 액티브층(active layer)(5)과, 액티브층(active layer)(5)과 게이트 전극(2a)을 전기적으로 격리시켜주는 게이트 절연막(gate insulating layer)(13)과, 액티브층(active layer)(5)의 양쪽 측면 상부에 형성되어 데이터 신호를 인가하는 소오스 전극(4a)과, 데이터 신호를 화소 전극(7)에 인가하는 드레인 전극(4b)과, 소오스 전극(4a)과 드레인 전극(4b)을 보호하기 위해 형성된 보호막(15)과, 제 1 콘택홀(8a)을 통해 드레인 전극(4b)와 전기적으로 연결된 보호 막 상의 화소전극(7)으로 구성되어 있다. As shown hanba in the figure, the thin film transistor 10 includes a substrate 1, the top and is formed in correspondence to the gate electrode (2a) to which the scanning signal, the scanning signal is provided to transmit the data signal the active layer (active layer of the ), both of the 5 and the active layer (active layer) 5 and the gate insulating film that was electrically isolated by a gate electrode (2a) (gate insulating layer) (13) and an active layer (active layer) (5) to protect the source electrode (4a) and a drain for applying a data signal to the pixel electrode 7, the electrode (4b) and a source electrode (4a) and drain electrodes (4b) formed on the side surface top of applying a data signal It consists of the formed protective film 15, a first contact hole (8a), the drain electrodes (4b) electrically to the pixel electrode 7 on the protective film is connected through a.

액티브층(active layer)(5)은 비정질 실리콘(a-Si)을 증착하여 형성된 반도체층(5a)과, 반도체층(5a)의 양쪽 측면의 상단에 인(P)과 같은 불순물이 도핑된 n+ 비정질 실리콘을 증착하여 형성된 오믹 접촉층(ohmic contact layer)(5b)으로 구성된다. An active layer (active layer) (5) is an impurity such as phosphorus (P) at the top of both sides of the semiconductor layer (5a), a semiconductor layer (5a) is formed by depositing amorphous silicon (a-Si) doped n + consists of an ohmic contact layer (ohmic contact layer) (5b) is formed by depositing amorphous silicon.

상기 게이트 전극(2a)에 하이 레벨(high level)을 갖는 주사신호가 인가되면 액티브층(5)에는 전자가 이동할 수 있는 채널(channel)이 형성되므로, 소오스 전극(4a)의 데이터 신호가 액티브층(5)을 경유하여 드레인 전극(4b)으로 전달된다. When the scan signal has a high level (high level) to the gate electrode (2a) is applied, so the active layer 5 is provided with a channel (channel) that the electrons can move is formed, the data signal of the source electrode (4a), active layer via 5 it is transferred to the drain electrode (4b). 반면에, 게이트 전극(2a)에 로우 레벨(low level)을 갖는 주사 신호가 인가되면 액티브층(5)에 형성된 채널이 차단되므로 드레인 전극(4b)으로 데이터신호의 전송이 중단된다. On the other hand, when applying a scan signal having a low level (low level) to the gate electrodes (2a) A channel is cut off is formed in the active layer 5 of the transfer of the data signal to the drain electrode (4b) is stopped.

또한, 보호막(15)은 소오스 전극(4a)과 드레인 전극(4b)을 보호하고, 아울러 화소 전극(7)과 소스 전극(4a)을 전기적으로 격리시키는 역할을 한다. Further, the protective film 15 serves to protect the source electrode (4a) and drain electrodes (4b) and, as well as electrically isolate the pixel electrode 7 and the source electrode (4a).

스토리지 커패시터(Cst)는 기판(1)의 상부에 형성되어 박막트랜지스터(10)의 게이트 전극(2a)에 게이트 신호를 인가해주는 게이트 라인(2)과, 상기 게이트 라인(2)이 형성된 기판 전면에 형성된 게이트 절연막(13)과, 상기 게이트 절연막(13) 상에 박막트랜지스터(10)의 소오스/드레인 형성 공정시 함께 형성된 스토리지 전극(16)과, 상기 스토리지 전극(16)이 형성된 기판 전면에 형성된 보호막(15)과, 상기 보호막(15) 상에 형성된 화소 전극(7)으로 이루어져 있으며, 상기 스토리지 전극(16)은 화소 영역으로 돌출된 부분의 보호막(15) 상에 형성된 제 2 컨택홀(8b)을 통하여 화소 전극(7)과 전기적으로 연결된다. The storage capacitor (Cst) is a gate line 2 and the substrate front surface of the gate line 2 is formed, which is a gate signal to a gate electrode (2a) of the formed on the upper thin film transistor (10) of the substrate (1) a protective film formed on the formed gate insulating film 13, a source / drain forming step the substrate over the storage electrode 16, formed is the storage electrode 16 is formed together when the thin film transistor 10 on the gate insulating film 13 15, consists of the pixel electrode 7 formed on the protective film 15, the storage electrode 16 has a second contact hole (8b) formed on the protective film 15 of the protruding portions in the pixel region a is electrically connected to the pixel electrode 7 through.

스토리지 커패시터(Cst)는 기판 전면에 형성된 게이트 절연막(13)을 사이에 두고 게이트 라인(2)과 스토리지 전극(16)이 중첩되는 영역에 형성되어 있다. The storage capacitor (Cst) is formed in a region overlapping with the gate line 2 and the storage electrode 16 through the gate insulating film 13 formed on the front substrate. 이때, 게이트 절연막(13)의 두께는 약 4000Å이고, 화소 전극(7)과 스토리지 전극(16) 사이에 형성된 보호막의 두께는 약 2000Å 이다. At this time, the thickness of the gate insulating film 13 of about 4000Å, the thickness of the protective film formed between the pixel electrode 7 and the storage electrode 16 is about 2000Å.
상기와 같은 공정 과정을 통하여 제조된 액정표시소자는 여러 원인들로 인하여 스토리지 커패시터(Cst)가 형성된 영역에 게이트 라인의 단선 불량이 발생할 수 있으며, 단선 불량이 발생하게 되면 상기한 액정표시소자를 리페어해야 한다. The liquid crystal display device produced through a manufacturing process as described above due to various causes may result in disconnection defect of the gate line in the region where the storage capacitor (Cst) is formed, when a disconnection failure occurs repair the above-described liquid crystal display device Should be.
이하, 상기한 리페어가 가능한 액정표시소자를 만드는 방법과 상기 액정표시소자에 단선 불량이 발생하였을 때 리페어하는 방법 및 단선 불량을 리페어한 액정표시소자의 리페어 구조에 대해 설명한다. Hereinafter, a description will be given of how to create the above-described liquid crystal display device capable of repair and repair structure of the liquid crystal display device to a repair method and a disconnection failure to repair when a disconnection failure in the liquid crystal display element occurs.

먼저, 액정표시소자를 리페어할 수 있도록 하는 제조 방법에 대하여 설명한다. First will be described a manufacturing method that allows to repair the liquid crystal display device.

도 6a내지 도 6e는 본 발명의 일 실시예에 따른 액정표시소자의 공정 순서를 순차적으로 보인 예시도이다. Figure 6a through Figure 6e is an exemplary view showing a process flow of a liquid crystal display device according to an embodiment of the present invention in order.

먼저, 도 6a에 도시한 바와 같이, 하부 기판(1) 상에 금속 물질을 스퍼터링(sputtering) 증착한 다음 포토레지스트(photo resist)를 이용한 사진 식각(photo-etching) 방법으로 패터닝(pattering) 하여 박막트랜지스터의 게이트 전극(2a) 및 상기 게이트 전극(2a) 게이트 신호를 인가하기 위한 게이트 라인(미도시)을 형성한다. First, a road, a lower substrate 1 onto a metallic material sputtering (sputtering) deposition in the following photo resist (photo resist), a photo etching (photo-etching) method the thin film is patterned (pattering) by using, as shown in 6a a gate line (not shown) for applying a gate electrode (2a) and said gate electrode (2a) a gate signal of a transistor.

다음은, 도 6b에 도시한 바와 같이, 게이트 전극(2a) 및 게이트 라인이 형성된 하부 기판(1)상에 절연 물질을 전면 증착하여 게이트 절연막(13)을 형성한다. Next, to form a gate insulating film 13 to the front deposit the insulating material on the gate electrode (2a) and a lower substrate 1, a gate line is formed, as shown in Figure 6b. 게이트 절연막(13)의 재료로는 SiNx 또는 SiOx와 같은 무기 물질을 이용하며 그 두께는 약 4000Å 이다. As a material for the gate insulating film 13 has a thickness and using an inorganic material such as SiNx or SiOx of about 4000Å. 게이트 절연막(13) 상에는 비정질 실리콘(amorphous-Si)으로 이루어진 반도체층(5a)과 인(p)이 도핑된 n+ 비정질 실리콘으로 이루어진 오믹 접촉층(5b)을 연속 증착한 후, 패터닝하여 박막트랜지스터의 액티브층(5)을 형성한다. A gate insulating film 13 formed on and then the ohmic contact layer (5b) made of n + amorphous silicon semiconductor layer (5a) and the (p) consisting of a-Si (amorphous-Si) doped with successive deposition, patterning and thin film transistors to form the active layer 5.

그리고, 도 6c에 도시한 바와 같이, 오믹 접촉층(5b)과 게이트 절연막(13) 상에 금속 물질을 전면 증착한 다음 패터닝한다. And, one as shown in Fig. 6c, the front depositing a metal material on the ohmic contact layer (5b) and the gate insulating film 13 and then patterned. 패터닝된 금속 물질층은 박막트랜지스터의 소오스/드레인 전극(4a,4b) 및 데이터 라인(미도시)과 게이트 절연막(13)을 사이에 두고 게이트 라인과 스토리지 커패시터(Cst)를 형성하는 스토리지 전극(16)이 된다. The patterned metal layer is a source / drain of the thin film transistor electrodes (4a, 4b) and data lines (not shown) and through the gate insulating film 13, the gate line and the storage capacitor storage electrode (16 to form a (Cst) ) it becomes.

상기 스토리지 전극(16)은 게이트 라인의 일부와 중첩되어 있으며, 도 4에 도시한 바와 같이 일부분이 화소 영역으로 돌출되어 있으며, 그 모양은 다양한 방법이 가능할 것이나 도면에서는 'ㄱ'자로 표현하였다. The storage electrode 16 is superposed with a part of the gate line, and is a portion of which is projected in the pixel region as shown in Figure 4, the shape is expressed would be a variety of methods in the figures the letter 'b'.

이후, 소오스 전극(4a) 및 드레인 전극(4b) 상에 노출된 오믹 접촉층(5b)을 에칭 작업에 의해 제거한다. Then, to remove the ohmic contact layer (5b) exposed to the source electrode (4a) and drain electrodes (4b) by means of the etching operation.

그리고, 도 6d에 도시한 바와 같이, 노출된 반도체층(5a)을 포함하여 소오스 및 드레인 전극(4a,4b) 등이 형성된 게이트 절연막(13) 상에 보호막(passivation layer)(15)을 전면 형성한다. And forming a protective film on, including the exposed semiconductor layer (5a) is formed like the source and drain electrodes (4a, 4b) gate insulating film (13) (passivation layer) (15) as shown in Figure 6d front do. 그 다음 박막트랜지스터의 드레인 전극(4b) 상의 보호막(15) 부분과 스토리지 전극(11)의 단차부 상에 보호막의 부분을 마스크 패턴을 이용한 에칭 작업에 의해 제거하여 드레인 전극(4b)의 일부를 노출시키는 제 1 컨택홀(8a)과 스토리지 전극(16)일부를 노출시키는 제 2 컨택홀(8b)을 형성한다. Then expose a portion of the thin film a drain electrode (4b) on the protective film (15) portion and the storage electrode 11, the step portion drain electrodes (4b) was removed by a portion of the protective film in the etching operation using the mask pattern on the transistors to form a first contact hole (8a) and the storage electrode 16, the second contact hole (8b) exposing a portion of.

상기 보호막(15)의 재료로는 SiNx 또는 SiOx 등의 무기 물질을 사용하며 그 두께는 약 4000Å이다. As a material of the protective film 15 using an inorganic material such as SiNx or SiOx, and has a thickness of about 4000Å. 고개구율의 픽셀 구조를 위하여 유전율이 낮은 벤조사이클로부텐(Benzocyclobutene), SOG (Spin on Glass), 포토-아크릴(Photo-Acryl)등의 유기 물질을 사용할 경우 그 두께는 2∼3㎛ 정도로 형성된다. The low dielectric constant benzo for a pixel structure of a high aperture ratio cycloalkyl butene (Benzocyclobutene), (Spin on Glass) SOG, photo-acryl When using an organic material such as (Photo-Acryl) whose thickness is formed so 2~3㎛.

이어서, 도 6e에 도시한 바와 같이 보호막(15) 상에 ITO 물질을 스퍼터링을 이용하여 전면 증착한 다음, 패터닝하여 화소 전극(7)을 형성한다. Then, the front one also deposited using the sputtering ITO material on the protective film 15 as shown in the following 6e formed, patterned by the pixel electrode (7). 화소 전극(7)은 제 1 컨택홀(8a)을 통해 박막트랜지스터의 드레인 전극(4b)에 접속되고, 제 2 컨택홀(8b)을 통해 스토리지 전극(16)과 접속된다. A pixel electrode 7 has a first through contact hole (8a) is connected to the drain electrode (4b) of the thin film transistor, and the second is connected to the storage electrode 16 via a contact hole (8b).

상기와 같은 공정 과정을 통하여 리페어가 가능한 액정표시소자를 제조할 수 있으며, 공정 중에 성막 공정의 먼지나 레지스트 도포공정의 먼지, 세정 공정의 건조 불 균일, 유리 기판 위의 미세한 긁힘 등 여러 원인들로 인하여 스토리지 커패시터(Cst)가 형성된 영역에 게이트 라인의 단선 불량이 발생하게 되면 화소 영역으로 돌출되어 있는 스토리지 전극(16)의 하단부를 컷팅한 후, 게이트 라인이 단선된 부분의 좌우측을 레이져를 이용하여 웰딩(welding)함으로써 게이트 라인 단선을 리페어할 수 있다. Possible to manufacture the liquid crystal display element is a repair possible by the manufacturing process as described above, and drying fire of dust, the cleaning process of the dust and the resist film forming step of the film-forming step in the process even, in a number of causes, such as the fine scratch on the glass substrate a result cutting the lower end of the storage capacitor storage electrode 16 when (Cst) is the disconnection failure of the gate line occurs in the formed region that is projected in the pixel region and then, the left and right of the gate line is disconnected part using a laser by welding (welding) it may repair the gate line disconnection.

이하, 도 7을 참조하여 본 발명에 따른 액정표시소자의 리페어 방법과 리페어 구조에 대하여 상세히 설명하면 다음과 같다. Hereinafter, it will be described in detail with respect to the repair method and repair structure of a liquid crystal display element according to the present invention with reference to Figure 7 below.

도면에 도시한 바와 같이, 유리기판(1) 상에 게이트 라인들(2)과 데이터 라인들(4)이 직교하도록 배열되어 있으며, 상기 게이트 라인(2)과 데이터 라인(4)의 교차점에 형성된 박막 트랜지스터(10)와, 상기 게이트 라인(2)의 일부분에 중첩되고, 일부분이 게이트 라인(2)과 데이터 라인(4)에 의해서 정의되는 화소 영역에 돌출된 모양으로 형성되어 화소영역에 형성된 화소 전극(7)과 제 2 컨택홀(8b)을 통하여 전기적으로 연결된 스토리지 온 게이트 방식의 액정표시소자에 있어서, 상기 게이트 라인(2)과 스토리지 전극(16)이 중첩되는 영역에서 게이트 라인의 단선 불량이 발생하게 되면, 이를 리페어하기 위해서 먼저, 화소 전극(7)과 등전위를 갖고, 스토리지 커패시터(Cst)의 구성요소가 되며, 화소 영역으로 돌출되어 제 2 컨택홀(8b)이 위치하는 스토리지 전극(16)을 As shown in the figure, the glass substrate 1 with the gate line image (2) and the data lines 4 are arranged to be orthogonal to, and formed at the intersection of the gate line 2 and a data line (4) and the thin film transistor 10, is added to the portion of the gate line 2, is a portion formed in a shape protruding to the pixel region defined by the gate line 2 and the data line 4 pixels formed in the pixel region electrode 7 and the second in the liquid crystal display device of the storage on the gate system is electrically connected to each other via a contact hole (8b), disconnection failure of the gate line 2 and the storage electrode gate lines in the region 16 are overlapped When this occurs, in order to repair this, first, the pixel electrode 7 and has an isoelectric, storage electrodes, and the component of the storage capacitor (Cst), protrudes in the pixel region a second contact hole (8b), the position ( 16) CC'선을 따라 절단한다. Cut along the CC 'line. 그 다음, 게이트 라인의 단선 부분을 전기적으로 연결시켜주기 위해서 단선부를 중심으로 게이트 라인(2)과 중첩되는 스토리지 전극(16)의 좌우측부를 레이져를 이용하여 웰딩한다. Next, the disconnected parts of the heart cycle in order to electrically connect the disconnection of the gate line Gate welding line using the right and left parts of the laser of the storage electrode 16 are overlapped and (2).

상기와 같이 리페어 후에 형성되는 스토리지 커페시터(Cst')는 보호막(미도시)을 사이에 두고 스토리지 전극(16)과 상기 스토리지 전극(16)의 일부분과 중첩되어 형성된 화소 전극(7)으로 이루어진다. Storage formed after the repair, such as the capacitors (Cst ') is composed of a pixel electrode 7 is formed by overlapping the portion of the protective film (not shown) interposed between the storage electrode 16 and the storage electrode 16.

도 8은 도 7의 DD' 선을 따라서 절단한 단면구조를 보인 예시도로서, 게이트 라인 단선 불량을 리페어한 후에 형성되는 스토리지 커패시터(Cst')를 설명하기 위하여 도시한 것이다. Figure 8 illustrates to explain "(DD storage capacitor Cst) which is formed as an illustration showing a cross-sectional view cut along the line, after a repair of the gate line disconnection failure 'of FIG.

도면에 도시한 바와 같이, 게이트 라인의 단선이 없을 때 스토리지 커패시터(Cst)는 게이트 라인(2)과 스토리지 전극(16) 사이에 약 4000Å 두께로 형성된 게이트 절연막(13)에 의해 형성되며, 게이트 라인 단선의 리페어 후에 형성되는 스토리지 커패시터(Cst')는 스토리지 전극에 대하여 화소 전극과 연결되는 제 2 컨택홀(8b)의 절단 및 단선된 게이트 라인을 다시 전기적으로 연결하기 위한 레이져 웰딩으로 인하여 소오스/드레인 전극과 동일한 물질로 이루어진 스토리지 전극(16)과 ITO 물질로 이루어진 화소 전극(7)을 사이에 약 2000Å 두께로 형성된 보호막(15)에 의해 형성된다. As shown in the figure, when there is no disconnection of the gate line storage capacitor (Cst) is formed by a gate insulating film 13 formed to about 4000Å thickness on the gate line 2 and the storage electrode 16, the gate line the storage capacitor (Cst ') formed after a repair of the break, due to the laser welding to the gate line cut and disconnection of the second contact hole (8b) which is connected with a pixel electrode electrically connected to the back with respect to the storage electrode source / drain is formed by the protective film 15 is formed to about 2000Å thickness between the pixel electrode 7 is made of a storage electrode 16 and the ITO material composed of the same material as the electrode.
따라서, 액정표시소자의 게이트 라인의 일부에 단선 불량이 발생하였을 때의 액정표시소자의 리페어 구조는 도면에 도시된 바와 같이 상기 게이트 라인과 중첩된 스토리지 전극과 상기 단선된 게이트 라인을 상호 연결하는 단선연결구조를 포함한다. Thus, a repair structure of a liquid crystal display element at the time when a break failure occurs in a part of the gate lines of the liquid crystal display device as shown in the figure disconnection interconnecting the storage electrode and the disconnection of the gate line overlapping the gate line and a connection structure. 이때, 상기 스토리지 전극은 일부분이 절단되어 화소전극과 전기적으로 분리된 것을 특징으로 한다. In this case, the storage electrode is characterized in that the cutting part is divided into the pixel electrode.

리페어 후에는 상기 스토리지 전극과 화소전극이 스토리지 커패시터(Cst')를 형성하며, 스토리지 커패시터(Cst')를 형성하는 금속 물질들의 면적은 줄지만, 금속 물질들 사이에 형성된 절연막의 두께가 감소되기 때문에 리페어 전과 동일한 스토리지 커패시터(Cst)의 값을 유지할 수가 있다. Repair after "to form, the storage capacitor (Cst is the storage electrode and the pixel electrode of storage capacitor (Cst), the area of ​​metal material to form a) is only give, since the decrease in the thickness of the insulating film formed between the metallic material before repair it can be maintained the same value of the storage capacitor (Cst).

상술한 바와 같이, 본 발명은 게이트 라인과 소오스/드레인 전극으로 이루어진 스토리지 전극 사이에 형성된 게이트 절연막에 의해서 형성되는 스토리지 온 게이트 방식의 액정표시소자 구조에서 상기 스토리지 전극을 일부분은 게이트 라인에 중첩되고 나머지 일부분은 화소 영역으로 돌출되게 형성함으로써, 액정표시소자 제품에 치명적으로 작용하는 게이트 라인 단선 불량을 리페어가 가능하도록 하여 제품의 수율을 향상시키는 효과가 있다. The present invention is a portion of the storage electrode in the liquid crystal display device structure of the storage on the gate system is formed by a gate insulating film formed between the storage electrode made of a gate line and a source / drain electrode is superimposed on the gate line rest, as described above part has the effect of improving the yield of the product, so as to repair the possible fatal a gate line disconnection defect that acts as a formed to protrude to the pixel region, the liquid crystal display device production.

Claims (10)

  1. 종횡으로 배열되어 화소 영역을 정의하고 단선 지역이 형성된 게이트 라인과 데이터 라인이 구비된 기판; The are arranged in rows and columns defining a pixel region and comprising a gate line and a data line is disconnected regions formed substrate;
    상기 게이트 라인과 데이터 라인의 교차점 부근에 형성되고 상기 데이터 라인과 접속되는 박막트랜지스터 및 상기 단선 지역을 포함한 게이트 라인과 게이트절연막을 사이에 두고 중첩되고 일부분이 화소영역으로 돌출된 스토리지 전극; The gate formed in the vicinity of the intersection of the line and the data line is overlapped across the thin film transistor and the gate line and the gate insulating film, including the break area to be connected with the data line and a portion of which is projected into the pixel storage electrode area;
    상기 박막트랜지스터와 스토리지 전극을 개재한 기판 전체에 형성된 보호막; A protective film formed on the entire substrate through the thin film transistor and the storage electrode;
    상기 보호막 상에 형성되고, 상기 게이트 라인과 데이터 라인에 의해 구획된 화소 영역에 배치되어 상기 게이트 라인의 일부분과 중첩되고 상기 스토리지 전극과 전기적으로 분리된 화소 전극; A is formed on the protective film, it is arranged in a pixel region defined by the gate line and the data line is overlapped with a portion of the gate line divided into the storage electrode and the pixel electrode electrically;
    상기 게이트 라인과 중첩된 스토리지 전극과 상기 단선된 게이트 라인의 양측 각각을 상호 연결하여 리페어하는 단선연결구조; Connection disconnection structure to repair by interconnecting the gate line and overlapping the storage electrode and the two sides each of the disconnected gate lines; And
    상기 화소전극과 전기적으로 분리된 스토리지전극과 상기 화소전극사이에 형성된 스토리지 캐패시터; Storage capacitor formed between the pixel electrode and electrically isolated storage electrode and the pixel electrode;
    를 포함하여 구성되는 것을 특징으로 하는 액정표시소자의 리페어 구조. Repair structure of the liquid crystal display device characterized in that comprises a.
  2. 삭제 delete
  3. 삭제 delete
  4. 삭제 delete
  5. 삭제 delete
  6. 종횡으로 배열되어 화소 영역을 정의하고 단선 지역이 형성된 게이트 라인과 데이터 라인이 구비된 기판을 제공하는 단계; The method comprising arranged in rows and columns defining a pixel region and provides the substrate with a break region is formed the gate line and the data line;
    상기 게이트 라인과 데이터 라인의 교차점 부근에 상기 데이터 라인과 접속되는 박막트랜지스터와 함께 상기 단선 지역을 포함한 게이트 라인과 일부분이 중첩되고 나머지 일부분이 상기 화소 영역으로 돌출되는 스토리지 전극을 형성하는 단계; Step in which the gate line and the data line at the junction of the gate lines, including the break area with the thin film transistor connected to the data lines and the overlapping portion and the remaining portion forms a storage electrode which projects into the pixel region;
    상기 기판 전체에 보호막을 형성하는 단계; Forming a protective film on the whole substrate;
    상기 보호막 상의 화소 영역에 배치되고 상기 게이트 라인의 일부분과 중첩되는 화소 전극을 형성하여 상기 스토리지 전극과 연결시키는 단계; Step of placing the pixel region on the protective film and connected to the storage electrode and a pixel electrode overlapping the portion of the gate line;
    상기 화소 영역으로 돌출된 상기 스토리지 전극 부분을 절단하여 상기 화소전극과 전기적으로 분리시키는 단계; The step of cutting to separate the pixel electrode and the storage electrode of the electrically projecting the pixel region; And
    웰딩공정을 실시하여 상기 게이트 라인과 중첩된 스토리지 전극과 상기 단선된 게이트 라인의 양측 각각을 서로 전기적으로 연결하여 게이트라인을 리페어하고, 상기 화소전극과 전기적으로 분리된 스토리지전극과 상기 화소전극사이에 스토리지 캐패시터를 형성하는 단계; Between a subjected to welding process overlaps the gate line storage electrode and said both sides respectively of the broken gate line and electrically connected to the repair of the gate lines from each other, separated by the pixel electrode and the electrical storage electrode and the pixel electrode forming a storage capacitor; 를 포함하여 구성되는 것을 특징으로 하는 액정표시소자의 리페어 방법. Repair method for a liquid crystal display device characterized in that comprises a.
  7. 삭제 delete
  8. 삭제 delete
  9. 제 1 항에 있어서, 상기 보호막은 상기 게이트절연막보다 얇은 두께로 형성된 것을 특징으로 하는 액정표시소자의 리페어 구조. The method of claim 1, wherein the protective film is a repair structure of a liquid crystal display element, characterized in that formed in a thickness thinner than the gate insulating film.
  10. 삭제 delete
KR20010088619A 2001-12-29 2001-12-29 Liquid crystal display KR100885839B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20010088619A KR100885839B1 (en) 2001-12-29 2001-12-29 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20010088619A KR100885839B1 (en) 2001-12-29 2001-12-29 Liquid crystal display

Publications (2)

Publication Number Publication Date
KR20030058224A KR20030058224A (en) 2003-07-07
KR100885839B1 true KR100885839B1 (en) 2009-02-27

Family

ID=32216134

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20010088619A KR100885839B1 (en) 2001-12-29 2001-12-29 Liquid crystal display

Country Status (1)

Country Link
KR (1) KR100885839B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109223A (en) * 2003-09-30 2005-04-21 Sanyo Electric Co Ltd Semiconductor device and display unit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000047368A (en) * 1998-12-11 2000-07-25 구본준 Multi-domain liquid crystal display device
KR20000066343A (en) * 1999-04-15 2000-11-15 구본준 Method for repairing gate line of liquid crystal display
KR20010035877A (en) * 1999-10-04 2001-05-07 구본준, 론 위라하디락사 Liquid crystal display

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000047368A (en) * 1998-12-11 2000-07-25 구본준 Multi-domain liquid crystal display device
KR20000066343A (en) * 1999-04-15 2000-11-15 구본준 Method for repairing gate line of liquid crystal display
KR20010035877A (en) * 1999-10-04 2001-05-07 구본준, 론 위라하디락사 Liquid crystal display

Also Published As

Publication number Publication date
KR20030058224A (en) 2003-07-07

Similar Documents

Publication Publication Date Title
US6788356B2 (en) Thin film transistor substrate for a liquid crystal display and a method for repairing the substrate
KR100262953B1 (en) Lcd and manufacturing method of the same
JP4199357B2 (en) Liquid crystal display device and manufacturing method thereof
US4821092A (en) Thin film transistor array for liquid crystal display panel
US7291860B2 (en) Thin film transistor array panel
US6091466A (en) Liquid crystal display with dummy drain electrode and method of manufacturing same
US6088072A (en) Liquid crystal display having a bus line formed of two metal layers and method of manufacturing the same
US7405798B2 (en) Liquid crystal display apparatus and method of forming the same
JP4965853B2 (en) Thin film transistor array substrate and manufacturing method thereof
KR101086477B1 (en) Method For Fabricating Thin Film Transistor Substrate for Display Device
US4902638A (en) Thin film transistor, method of repairing the thin film transistor and display apparatus having the thin film transistor
JP4364952B2 (en) Manufacturing method of liquid crystal display device
US6642972B2 (en) Array substrate for a liquid crystal display and method for fabricating thereof with insulating stack made from TFT layers between crossed conductors
EP0772073B1 (en) Liquid crystal display
JP3243617B2 (en) Flat panel backplane and a manufacturing method thereof
JP3529153B2 (en) Liquid crystal display device and method of manufacturing the same
US6028653A (en) Active matrix liquid crystal display panel having an improved numerical aperture and display reliability and wiring designing method therefor
US6307602B1 (en) Method for manufacturing liquid crystal display capable of preventing electrical shorts between neighboring pixel electrodes and the liquid crystal display
US7830467B2 (en) Electrodes located at storage capacitor wiring in active matrix substrate
US6873382B2 (en) Liquid crystal display device having array substrate of color filter on thin film transistor structure and manufacturing method thereof
US6614500B2 (en) Liquid crystal display having a dummy source pad and method for manufacturing the same
US7206053B2 (en) Electro-optical device
CN1324387C (en) Array baseboard of LCD and its producing method
JP3418653B2 (en) Active matrix type liquid crystal display
US7969536B2 (en) Array substrate, display panel having the same and method of manufacturing the same

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee