KR100885839B1 - Liquid crystal display - Google Patents

Liquid crystal display Download PDF

Info

Publication number
KR100885839B1
KR100885839B1 KR1020010088619A KR20010088619A KR100885839B1 KR 100885839 B1 KR100885839 B1 KR 100885839B1 KR 1020010088619 A KR1020010088619 A KR 1020010088619A KR 20010088619 A KR20010088619 A KR 20010088619A KR 100885839 B1 KR100885839 B1 KR 100885839B1
Authority
KR
South Korea
Prior art keywords
gate line
electrode
gate
pixel
storage
Prior art date
Application number
KR1020010088619A
Other languages
Korean (ko)
Other versions
KR20030058224A (en
Inventor
박철우
강동호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020010088619A priority Critical patent/KR100885839B1/en
Publication of KR20030058224A publication Critical patent/KR20030058224A/en
Application granted granted Critical
Publication of KR100885839B1 publication Critical patent/KR100885839B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133514Colour filters
    • G02F1/133519Overcoatings
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • G02F1/136263Line defects
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • G02F1/136272Auxiliary lines
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

본 발명은 스토리지 온 게이트방식의 액정표시소자에 있어서, 게이트 라인 단선 불량시 리페어 할 수 있는 액정표시소자 및 그 리페어(repair) 방법에 관한 것으로, 액정표시소자의 리페어 구조는 종횡으로 배열되어 화소 영역을 정의하고 단선 지역이 형성된 게이트 라인과 데이터 라인이 구비된 기판과, 상기 게이트 라인과 데이터 라인의 교차점 부근에 형성되고 상기 데이터 라인과 접속되는 박막트랜지스터 및 상기 단선 지역을 포함한 게이트 라인과 게이트절연막을 사이에 두고 중첩된 스토리지 전극과, 상기 박막트랜지스터와 스토리지 전극을 개재한 기판 전체에 형성된 보호막과, 상기 보호막 상에 형성되고, 상기 게이트 라인과 데이터 라인에 의해 구획된 화소 영역에 배치되어 상기 게이트 라인의 일부분과 중첩되는 화소 전극, 및 상기 게이트 라인과 중첩된 스토리지 전극과 상기 단선된 게이트 라인을 상호 연결하는 단선연결구조를 포함한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device capable of repairing a gate line disconnection and a repair method thereof in a storage-on-gate liquid crystal display device, wherein the repair structure of the liquid crystal display device is vertically and horizontally arranged in a pixel region. A substrate having a gate line and a data line having a disconnection region, a thin film transistor formed near an intersection point of the gate line and the data line, and connected to the data line, and a gate line and a gate insulating layer including the disconnection region. A passivation layer formed on the entire substrate via the thin film transistor and the storage electrode, and a storage region overlapped between the passivation layer and a pixel region formed on the passivation layer and partitioned by the gate line and the data line. A pixel electrode overlapping a portion of the gate, and the gate And a disconnection connection structure interconnecting the storage electrode overlapped with the line and the disconnected gate line.

Description

액정 표시 소자{LIQUID CRYSTAL DISPLAY}Liquid crystal display device {LIQUID CRYSTAL DISPLAY}

도 1은 종래 스토리지 온 커먼 방식의 액정표시소자를 보인 예시도.1 is an exemplary view showing a conventional storage on common liquid crystal display device.

도 2는 종래 스토리지 온 게이트 방식의 액정표시소자를 보인 예시도.Figure 2 is an exemplary view showing a conventional storage on-gate liquid crystal display device.

도 3은 도 2에 있어서, A-A`선을 따라 절단한 스토리지 커패시터의 단면구성을 보인 예시도.3 is an exemplary view showing a cross-sectional configuration of the storage capacitor cut along the line A-A 'in FIG.

도 4는 본 발명의 일 실시예에 따른 스토리지 온 게이트 방식의 액정 표시소자를 보인 예시도.4 is an exemplary view showing a storage on gate liquid crystal display device according to an exemplary embodiment of the present invention.

도 5는 도 4에 있어서 B-B`선을 따라 절단한 단면구성을 보인 예시도.5 is an exemplary view showing a cross-sectional configuration cut along the line B-B 'in FIG.

도 6a내지 도 6e는 본 발명의 일 실시예에 따른 액정표시소자의 공정 순서를 순차적으로 보인 예시도.6A to 6E are exemplary views sequentially showing a process sequence of a liquid crystal display device according to an exemplary embodiment of the present invention.

도 7은 본 발명의 일 실시예에 따른 액정표시소자의 리페어 방법을 보인 예시도.7 is an exemplary view illustrating a repair method of a liquid crystal display device according to an exemplary embodiment of the present invention.

도 8은 도 7에 있어서, D-D' 선을 따라 절단한 단면구성을 보인 예시도.8 is an exemplary view showing a cross-sectional configuration cut along the line D-D 'in FIG.

*** 도면의 주요부분에 대한 부호의 설명 ****** Explanation of symbols for main parts of drawing ***

2: 게이트 라인 2a: 게이트 전극2: gate line 2a: gate electrode

4: 데이터 라인 4a: 소오스 전극4: data line 4a: source electrode

4b: 드레인 전극 5: 액티브층 4b: drain electrode 5: active layer                 

7: 화소 전극 8a: 제 1컨택홀7: pixel electrode 8a: first contact hole

8b: 제 2컨택홀 11, 16: 스토리지 전극8b: second contact hole 11, 16: storage electrode

13: 게이트 절연막 15: 보호막13: gate insulating film 15: protective film

본 발명은 액정 표시 소자에 관한 것으로, 보다 상세하게는 박막 트랜지스터 어레이 공정중에 발생하는 게이트 라인 단선 불량을 리페어할 수 있는 액정표시소자 및 그 제조 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device capable of repairing a gate line disconnection defect generated during a thin film transistor array process, and a manufacturing method thereof.

텔레비젼 및 그래픽 디스플레이 등의 표시 장치에 이용되는 액정표시소자(Liquid Crystal Display : 이하, LCD)는 CRT(Cathode Ray Tube)를 대신하여 개발되어져 왔다. 특히, 매트릭스 형태로 배열된 각 화소마다 박막 트랜지스터(Thin Film Transistor : 이하, TFT)가 구비되는 TFT-LCD는 고속 응답 특성과 고화소수에 적합하다는 잇점 때문에 CRT에 필적할만한 화면의 고화질화 및 대형화, 컬러화 등을 실현하고 있다. Liquid crystal displays (LCDs) used in display devices such as televisions and graphic displays have been developed in place of the CRT (Cathode Ray Tube). In particular, TFT-LCDs equipped with thin film transistors (TFTs) for each pixel arranged in a matrix form have high-speed response characteristics and suitable for high pixel numbers, so that the picture quality, size, and color of a screen comparable to those of CRTs are high. Etc. are realized.

통상 TFT-LCD는 매트릭스 형태로 배열된 각 화소에 TFT 및 화소 전극이 형성된 하부기판과, 컬러 필터 및 공통 전극이 형성된 상부 기판 및 하부 기판과 상부 기판사이에 충진되는 액정으로 구성되며, 이러한 구성을 갖는 TFT-LCD는 화소 전극 및 공통전극에 인가되는 전압에 따라 액정이 구동되어 소정의 화상을 표시하게 된다. In general, a TFT-LCD consists of a lower substrate in which TFTs and pixel electrodes are formed in each pixel arranged in a matrix form, an upper substrate in which color filters and a common electrode are formed, and a liquid crystal filled between the lower substrate and the upper substrate. In a TFT-LCD having a liquid crystal, a liquid crystal is driven in accordance with a voltage applied to a pixel electrode and a common electrode to display a predetermined image.

한편, TFT-LCD에서 표시화면의 품위를 높이기 위해서는 데이터 라인을 통하여 인가된 첫 번째 신호의 전압을 두 번째 신호가 전달될 때까지 일정하게 유지시키는 작업이 필요하게 되며, 이를 위해 종래 TFT-LCD에서는 각 화소에 스토리지 캐 패시터(Cst)를 형성시킨다.On the other hand, in order to increase the display screen quality in the TFT-LCD, it is necessary to keep the voltage of the first signal applied through the data line constant until the second signal is transmitted. The storage capacitor Cst is formed in each pixel.

여기서, 스토리지 캐패시터의 형성 방법으로는 크게 게이트 라인의 소정 부분을 확장시켜 캐패시터를 형성하는 스토리지 온 커먼(Storage On Common) 방식과, 게이트 라인과 독립된 스토리지 라인을 별도로 배치시켜 캐패시터를 형성하는 스토리지 온 게이트(Storage On Gate) 방식이 있다.Here, the storage capacitor is formed by a storage on common method of forming a capacitor by extending a predetermined portion of the gate line, and a storage on gate that forms a capacitor by arranging a storage line independent of the gate line. There is a (Storage On Gate) method.

이하, 스토리지 캐패시터을 형성하기 위한 스토리지 온 커먼과 스토리지 온 게이트 방식을 설명하면 다음과 같다.Hereinafter, a storage on common and a storage on gate method for forming a storage capacitor will be described.

도 1은 스토리지 온 커먼 방식의 스토리지 캐패시터 형성 방법을 설명하기 위한 종래 TFT-LCD의 하부기판을 도시한 평면도이다. 1 is a plan view illustrating a lower substrate of a conventional TFT-LCD for explaining a storage capacitor forming method of a storage on common method.

도시된 바와 같이, 유리기판(1) 상에 게이트 라인들(2)이 배열되어 있고, 인접된 게이트 라인들(2) 사이에는 독립적으로 스토리지 전극 라인(6)이 형성되어 있으며, 이러한 게이트 라인(2)과 스토리지 전극 라인(6)은 게이트 절연막(미도시)에 의해 덮혀져 있다. As illustrated, gate lines 2 are arranged on the glass substrate 1, and storage electrode lines 6 are independently formed between adjacent gate lines 2. 2) and the storage electrode line 6 are covered by a gate insulating film (not shown).

또한, 게이트 라인(2) 및 스토리지 전극 라인(6)과 직교하도록 게이트 절연막 상에 데이터 라인(4)이 형성되어 있으며, 상기 게이트 라인(2)과 데이터 라인(4)의 교차점 부근에는 박막 트랜지스터(10)가 배치되어 있다.In addition, a data line 4 is formed on the gate insulating layer so as to be perpendicular to the gate line 2 and the storage electrode line 6, and a thin film transistor is formed near the intersection point of the gate line 2 and the data line 4. 10) is arranged.

상기 박막 트랜지스터(10)는 게이트 전극(2a)과 소오스/드레인 전극(4a, 4b) 및 반도체층(5a)을 포함하고 있으며, 상기 드레인(4b)는 제 1 컨택홀(8a)을 통하여 화소 전극(7)과 전기적으로 연결되어 있다. The thin film transistor 10 includes a gate electrode 2a, source / drain electrodes 4a and 4b, and a semiconductor layer 5a, and the drain 4b passes through the first contact hole 8a to the pixel electrode. It is electrically connected with (7).

그리고, 화소영역에는 화소전극(7)이 형성되어 있으며, 이에 따라, 화소영역 내에 배치되는 스토리지 전극 라인(6)의 일부분과 중첩되어 형성된 스토리지 전극(11) 사이에는 스토리지 캐패시터(Cst)가 형성된다 이때, 스토리지 전극 라인(6)은 제 2 컨택홀(8b)을 통하여 화소 전극과 전기적으로 연결되어 있다.In addition, a pixel electrode 7 is formed in the pixel region, and thus a storage capacitor Cst is formed between the storage electrodes 11 formed to overlap a portion of the storage electrode line 6 disposed in the pixel region. In this case, the storage electrode line 6 is electrically connected to the pixel electrode through the second contact hole 8b.

도 2는 스토리지 온 게이트 방식의 스토리지 캐패시터 형성방법을 설명하기 위한 종래 TFT-LCD의 하부기판을 도시한 평면도로서, 유리기판(1) 상에 게이트 라인들(2)과 데이터 라인들(4)이 직교하도록 배열되어 있으며, 상기 게이트 라인(2)의 소정 부분에 중첩된 스토리지 전극(11)이 형성되어 있다. 이때, 스토리지 전극(11)은 게이트 라인(2) 상에 중첩하여 배치된다.FIG. 2 is a plan view illustrating a lower substrate of a conventional TFT-LCD for explaining a method of forming a storage on-gate storage capacitor. The gate lines 2 and the data lines 4 are formed on the glass substrate 1. Arranged so as to be orthogonal, a storage electrode 11 overlapping a predetermined portion of the gate line 2 is formed. In this case, the storage electrode 11 is disposed overlapping the gate line 2.

한편, 도시되지는 않았지만, 게이트 라인(2)과 데이터 라인(4) 사이에는 그들간의 전기적 절연을 목적으로 게이트 절연막이 개재되어 있다.Although not shown, a gate insulating film is interposed between the gate line 2 and the data line 4 for the purpose of electrical insulation therebetween.

게이트 라인(2)과 데이터 라인(4)의 교차점 부근에는 각 화소의 구동을 독립적으로 제어하기 위한 TFT(10)가 형성되어 있으며, 여기서 TFT(10)는 게이트 라인(2)의 일부분인 게이트 전극(2a)과, 상기 게이트 전극(2a)을 덮고 있는 게이트 절연막(미도시), 상기 게이트 절연막 상에 패턴의 형태로 형성된 반도체층(5a), 및 상기 반도체층(5a) 상에 소정간격 이격되어 배치된 소오스/드레인 전극(4a, 4b)을 포함한다. 드레인 전극(4b)은 제 1 컨택홀(contact hole)(8a)을 통하여 화소 전극(7)과 전기적으로 연결된다. Near the intersection of the gate line 2 and the data line 4, a TFT 10 is formed to independently control the driving of each pixel, where the TFT 10 is a gate electrode which is a part of the gate line 2. (2a) and a gate insulating film (not shown) covering the gate electrode 2a, a semiconductor layer 5a formed in the form of a pattern on the gate insulating film, and a predetermined interval spaced on the semiconductor layer 5a Disposed source / drain electrodes 4a, 4b. The drain electrode 4b is electrically connected to the pixel electrode 7 through the first contact hole 8a.

또한, 화소 영역 내에는 ITO(Indium Tin Oxide)와 같은 투명 금속으로 이루어진 화소 전극(7)이 배치되어 있으며, 게이트 절연막의 개재하에 도시된 바와 같 이 게이트 라인(2)과 데이터 라인(4) 형성 공정시 함께 만들어지는 스토리지 전극은 게이트 절연막을 사이에 두고 스토리지 캐패시터(Cst)가 형성된다. 스토리지 전극(11)은 제 2 컨택홀(8b)을 통하여 화소 전극(7)과 전기적으로 연결된다.In addition, a pixel electrode 7 made of a transparent metal such as indium tin oxide (ITO) is disposed in the pixel region, and the gate line 2 and the data line 4 are formed as shown through the gate insulating film. The storage electrode, which is made together during the process, forms a storage capacitor Cst with a gate insulating layer interposed therebetween. The storage electrode 11 is electrically connected to the pixel electrode 7 through the second contact hole 8b.

도 3은 도 2에 있어서, A-A`선을 따라 절단한 스토리지 커패시터의 단면을 도시한 것이다.3 is a cross-sectional view of the storage capacitor cut along the line A-A 'in FIG.

도 3에 도시한 A-A`선 따라 절단한 스토리지 커패시터의 단면을 보면, 기판(1)의 상부에 형성되어 박막트랜지스터의 게이트 전극에 게이트 신호를 인가해주는 게이트 라인(2)과 상기 게이트 라인(2)이 형성된 기판 전면에 형성된 게이트 절연막(13)과, 상기 게이트 절연막 상에 박막트랜지스터의 소오스/드레인 형성 공정시 함께 형성된 스토리지 전극(11)과, 상기 스토리지 전극(11)이 형성된 기판 전면에 형성된 보호막(15)과, 상기 보호막(15) 상에 형성된 화소 전극(7)으로 이루어져 있으며, 상기 스토리지 전극(11)은 보호막(15) 상에 형성된 제 2 컨택홀(8b)을 통하여 화소 전극(7)과 전기적으로 연결된다.Referring to the cross section of the storage capacitor cut along the line AA ′ of FIG. 3, the gate line 2 and the gate line 2 formed on the substrate 1 to apply a gate signal to the gate electrode of the thin film transistor are shown. A gate insulating film 13 formed on the entire surface of the substrate, the storage electrode 11 formed together during the source / drain formation process of the thin film transistor on the gate insulating film, and a protective film formed on the entire surface of the substrate on which the storage electrode 11 is formed. 15 and the pixel electrode 7 formed on the passivation layer 15, and the storage electrode 11 is connected to the pixel electrode 7 through the second contact hole 8b formed on the passivation layer 15. Electrically connected.

이때, 상기 게이트 절연막(13)을 사이에 두고 게이트 라인(2)과 스토리지 전극(11)간에 스토리지 커패시터(Cst)가 형성된다.In this case, a storage capacitor Cst is formed between the gate line 2 and the storage electrode 11 with the gate insulating layer 13 therebetween.

그러나, 액정 표시소자 제작 과정중 성막 공정의 먼지나 레지스트 도포공정의 먼지, 세정 공정의 건조 불 균일, 유리 기판 위의 미세한 긁힘 등 여러 원인들로 인하여 여러 가지 결함을 발생시키게 된다.However, various defects occur due to various causes such as dust of a film forming process, dust of a resist coating process, uneven drying of a cleaning process, and minute scratches on a glass substrate during manufacturing of a liquid crystal display device.

상기 결함은 결함의 형태에 따라 점 결함(Point defect)과 선결함(Line defect) 또는 표시얼룩으로 나눌 수 있는데, 점 결함은 박막 트랜지스터 또는 화소 전극 등의 불량으로 발생되며, 선결함은 라인간의 단선(open), 단락(short) 및 정전기에 의한 박막 트랜지스터들의 파괴 등에 기인한다.The defects may be classified into point defects and line defects or marking stains according to the type of defects. Point defects are caused by defects such as thin film transistors or pixel electrodes, and predecessors are disconnections between lines. (open), short (short) and breakdown of the thin film transistors by static electricity.

이러한 결함들은 이미지 소자의 표시면적이 대면적화 됨에 따라 더욱 중요한 문제로 대두되고 있으며, 이러한 결함발생을 능동적으로 대처하기 위한 방법으로 리던던시(Redundancy : 여분) 및 리페어(Repair : 수리)가능한 설계가 도입되었다.These defects are becoming more important as the display area of the image device becomes larger, and a redundancy and repairable design has been introduced as a way to proactively cope with such defects. .

그러나, 도 2 및 도 3에 도시된 스토리지 온 게이트 방식의 액정표시소자에 있어서, 스토리지 커패시터(Cst) 형성영역에서 게이트 라인 단선시 리페어가 불가능하다는 문제점이 있었다.However, in the storage on gate type liquid crystal display device illustrated in FIGS. 2 and 3, there is a problem in that the repair is impossible when the gate line is disconnected in the storage capacitor Cst formation region.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해서 이루어진 것으로, 본 발명의 목적은 게이트 라인이 단선되는 불량이 발생하더라도 리페어가 가능한 액정표시소자를 제공하는데 그 목적이 있다.Accordingly, the present invention has been made to solve the above problems, and an object of the present invention is to provide a liquid crystal display device that can be repaired even when a defect occurs in disconnection of a gate line.

기타 본 발명의 목적 및 특징은 이하의 발명의 구성 및 특허청구범위에서 상세히 기술될 것이다.Other objects and features of the present invention will be described in detail in the configuration and claims of the following invention.

상기한 바와 같은 본 발명의 목적을 달성하기 위한 액정표시소자의 리페어 구조는 종횡으로 배열되어 화소 영역을 정의하고 단선 지역이 형성된 게이트 라인과 데이터 라인이 구비된 기판과, 상기 게이트 라인과 데이터 라인의 교차점 부근에 형성되고 상기 데이터 라인과 접속되는 박막트랜지스터 및 상기 단선 지역을 포함한 게이트 라인과 게이트절연막을 사이에 두고 중첩된 스토리지 전극과, 상기 박막트랜지스터와 스토리지 전극을 개재한 기판 전체에 형성된 보호막과, 상기 보호막 상에 형성되고, 상기 게이트 라인과 데이터 라인에 의해 구획된 화소 영역에 배치되어 상기 게이트 라인의 일부분과 중첩되는 화소 전극, 및 상기 게이트 라인과 중첩된 스토리지 전극과 상기 단선된 게이트 라인을 상호 연결하는 단선연결구조를 포함한다.
상기한 액정표시소자의 리페어 구조는 종횡으로 배열된 복수의 게이트 라인 및 데이터 라인과; 상기 게이트 라인과 데이터 라인의 교차점 부근에 형성되며, 데이터 라인과 접속되는 박막트랜지스터와; 상기 게이트 라인과 데이터 라인에 의해서 구획된 화소 영역에 배치된 화소 전극과; 일부분이 화소 영역으로 돌출된 스토리지 전극으로 구성되어 있는 액정표시소자에서 게이트라인에 단선이 일어날 경우 웰딩을 통해 상기 게이트라인과 중첩된 스토리지 전극과 상기 단선된 게이트라인을 연결하는 단선연결구조를 포함한다.
상기 일부분이 화소 영역으로 돌출된 스토리지 전극은 '┓'자 모양으로 형성할 수 있다.
In order to achieve the object of the present invention as described above, a repair structure of a liquid crystal display device includes a substrate having a gate line and a data line arranged vertically and horizontally to define a pixel region, and having a disconnection region; A storage electrode formed near an intersection point and overlapping the thin film transistor connected to the data line and the gate line including the disconnection region and the gate insulating film, and a protective film formed on the entire substrate via the thin film transistor and the storage electrode; A pixel electrode formed on the passivation layer and disposed in a pixel region defined by the gate line and the data line and overlapping a portion of the gate line; and a storage electrode overlapping the gate line and the disconnected gate line. It includes a single wire connection structure for connecting.
The repair structure of the liquid crystal display device includes a plurality of gate lines and data lines arranged vertically and horizontally; A thin film transistor formed near an intersection point of the gate line and the data line and connected to the data line; A pixel electrode disposed in the pixel region partitioned by the gate line and the data line; And a disconnection connection structure connecting the storage electrode overlapped with the gate line and the disconnected gate line through welding when a disconnection occurs in a gate line in a liquid crystal display device having a portion of the storage electrode protruding into the pixel region. .
The storage electrode in which the portion protrudes into the pixel area may be formed in a '┓' shape.

이하, 상기와 같은 특징을 가지는 본 발명에 따른 액정 표시 소자에 대하여 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, a liquid crystal display according to the present invention having the above characteristics will be described in detail with reference to the accompanying drawings.

도 4는 본 발명에 따른 리페어가 가능한 스토리지 온 게이트 방식의 액정 표시소자를 도시한 것이다.4 is a view illustrating a repairable storage on gate liquid crystal display device according to an exemplary embodiment of the present invention.

도면에 도시한 바와 같이, 본 발명의 액정표시소자는 유리 기판(1) 상에 게이트 라인(2)과 데이터 라인(4)이 종횡으로 배열되어 있으며, 상기 게이트 라인(2)과 데이터 라인(4)에 의해서 정의되며 매트릭스 형태로 형성된 화소와, 상기 게이트 라인(2)과 일부분이 중첩되고 나머지 일부분이 상기 화소 영역으로 돌출되는 스토리지 전극(16)이 형성되어 있다. 상기 스토리지 전극은 'ㄱ'자 모양으로 형성할 수 있다.As shown in the figure, in the liquid crystal display device of the present invention, the gate line 2 and the data line 4 are vertically and horizontally arranged on the glass substrate 1, and the gate line 2 and the data line 4 are arranged. And a storage electrode 16 in which a portion of the pixel overlaps the gate line 2 and protrudes into the pixel region. The storage electrode may be formed in a '-' shape.

한편, 도시되지는 않았지만, 게이트 라인(2)과 데이터 라인(4) 사이에는 그들간의 전기적 절연을 목적으로 게이트 절연막이 개재되어 있으며, 그 두께는 약 4000Å이다. 또한, 상기 게이트 라인(2)과 데이터 라인(4)의 교차점 부근에는 각 화소의 구동을 독립적으로 제어하기 위한 박막트랜지스터(10)가 형성되어 있으며, 여기서 박막트랜지스터(10)는 게이트 라인(2)의 일부분인 게이트 전극(2a)과, 상기 게이트 전극(2a)을 덮고 있는 게이트 절연막(미도시), 상기 게이트 절연막 상에 패턴의 형태로 형성된 반도체층(5a), 및 상기 반도체층(5a) 상에 소정간격 이격되어 배치된 소오스/드레인 전극(4a, 4b)을 포함한다. 드레인 전극(4b)은 제 1 컨택홀(contact hole)(8a)을 통하여 화소 전극(7)과 전기적으로 연결된다. Although not shown, a gate insulating film is interposed between the gate line 2 and the data line 4 for the purpose of electrical insulation therebetween, and the thickness thereof is about 4000 kPa. In addition, a thin film transistor 10 for independently controlling driving of each pixel is formed near the intersection point of the gate line 2 and the data line 4, where the thin film transistor 10 is a gate line 2. A gate electrode 2a which is a part of the gate electrode, a gate insulating film (not shown) covering the gate electrode 2a, a semiconductor layer 5a formed in a pattern shape on the gate insulating film, and on the semiconductor layer 5a. And source / drain electrodes 4a and 4b disposed at predetermined intervals. The drain electrode 4b is electrically connected to the pixel electrode 7 through the first contact hole 8a.                     

또한, 화소 영역 내에는 ITO(Indium Tin Oxide)와 같은 투명 금속으로 이루어진 화소 전극(7)이 게이트 라인(2)과 중첩된 스토리지 전극(16)과 기판 전면에 형성된 보호막(미도시)을 사이에 두고 중첩 배치되어 있으며, 게이트 절연막의 개재하에 게이트 라인(2)과 데이터 라인(4) 형성 공정시 함께 만들어지는 스토리지 전극(16)은 게이트 절연막을 사이에 두고 스토리지 캐패시터(Cst)가 형성된다. 스토리지 전극(16)은 제 2 컨택홀(8b)을 통하여 화소 전극(7)과 전기적으로 연결된다.In the pixel region, a pixel electrode 7 made of a transparent metal such as indium tin oxide (ITO) is interposed between the storage electrode 16 overlapping the gate line 2 and a protective film (not shown) formed on the entire surface of the substrate. The storage capacitors 16 are disposed to overlap each other, and the storage electrode 16 formed at the time of forming the gate line 2 and the data line 4 is formed with the gate insulating film interposed therebetween. The storage electrode 16 is electrically connected to the pixel electrode 7 through the second contact hole 8b.

상기 제 2 컨택홀(8b)은 스토리지 전극(16)의 화소 영역으로 돌출된 부분에 형성되어 있다.The second contact hole 8b is formed in a portion protruding to the pixel area of the storage electrode 16.

이하, 도 4의 B-B' 선을 따라서 절단한 단면도를 참조하여 본 발명의 스토리지 커패시터(Cst)의 구조에 대하여 상세하게 설명하면 다음과 같다.Hereinafter, the structure of the storage capacitor Cst of the present invention will be described in detail with reference to a cross-sectional view taken along the line BB ′ of FIG. 4.

도 5는 도4의 B-B' 선을 따라서 절단한 단면도이다.FIG. 5 is a cross-sectional view taken along the line BB ′ of FIG. 4.

도면에 도시한바와 같이, 박막트랜지스터(10)는 기판(1)의 상부에 형성되어 주사 신호가 인가되는 게이트 전극(2a)과, 주사 신호에 대응하여 데이터 신호를 전송하도록 마련된 액티브층(active layer)(5)과, 액티브층(active layer)(5)과 게이트 전극(2a)을 전기적으로 격리시켜주는 게이트 절연막(gate insulating layer)(13)과, 액티브층(active layer)(5)의 양쪽 측면 상부에 형성되어 데이터 신호를 인가하는 소오스 전극(4a)과, 데이터 신호를 화소 전극(7)에 인가하는 드레인 전극(4b)과, 소오스 전극(4a)과 드레인 전극(4b)을 보호하기 위해 형성된 보호막(15)과, 제 1 콘택홀(8a)을 통해 드레인 전극(4b)와 전기적으로 연결된 보호 막 상의 화소전극(7)으로 구성되어 있다. As shown in the drawing, the thin film transistor 10 is formed on the substrate 1 and has a gate electrode 2a to which a scan signal is applied, and an active layer provided to transmit a data signal in response to the scan signal. 5, the gate insulating layer 13 and the active layer 5 which electrically isolate the active layer 5 and the gate electrode 2a. A source electrode 4a formed at an upper side to apply a data signal, a drain electrode 4b for applying a data signal to the pixel electrode 7, and a source electrode 4a and a drain electrode 4b for protecting the source electrode 4a The formed protective film 15 and the pixel electrode 7 on the protective film electrically connected to the drain electrode 4b through the first contact hole 8a.

액티브층(active layer)(5)은 비정질 실리콘(a-Si)을 증착하여 형성된 반도체층(5a)과, 반도체층(5a)의 양쪽 측면의 상단에 인(P)과 같은 불순물이 도핑된 n+ 비정질 실리콘을 증착하여 형성된 오믹 접촉층(ohmic contact layer)(5b)으로 구성된다. The active layer 5 is a semiconductor layer 5a formed by depositing amorphous silicon (a-Si) and n + doped with impurities such as phosphorus (P) on top of both sides of the semiconductor layer 5a. It consists of an ohmic contact layer 5b formed by depositing amorphous silicon.

상기 게이트 전극(2a)에 하이 레벨(high level)을 갖는 주사신호가 인가되면 액티브층(5)에는 전자가 이동할 수 있는 채널(channel)이 형성되므로, 소오스 전극(4a)의 데이터 신호가 액티브층(5)을 경유하여 드레인 전극(4b)으로 전달된다. 반면에, 게이트 전극(2a)에 로우 레벨(low level)을 갖는 주사 신호가 인가되면 액티브층(5)에 형성된 채널이 차단되므로 드레인 전극(4b)으로 데이터신호의 전송이 중단된다. When a scan signal having a high level is applied to the gate electrode 2a, a channel through which electrons can move is formed in the active layer 5, so that the data signal of the source electrode 4a is an active layer. It transfers to the drain electrode 4b via (5). On the other hand, when a scan signal having a low level is applied to the gate electrode 2a, the channel formed in the active layer 5 is blocked, so that the transmission of the data signal to the drain electrode 4b is stopped.

또한, 보호막(15)은 소오스 전극(4a)과 드레인 전극(4b)을 보호하고, 아울러 화소 전극(7)과 소스 전극(4a)을 전기적으로 격리시키는 역할을 한다.In addition, the passivation layer 15 protects the source electrode 4a and the drain electrode 4b, and serves to electrically isolate the pixel electrode 7 and the source electrode 4a.

스토리지 커패시터(Cst)는 기판(1)의 상부에 형성되어 박막트랜지스터(10)의 게이트 전극(2a)에 게이트 신호를 인가해주는 게이트 라인(2)과, 상기 게이트 라인(2)이 형성된 기판 전면에 형성된 게이트 절연막(13)과, 상기 게이트 절연막(13) 상에 박막트랜지스터(10)의 소오스/드레인 형성 공정시 함께 형성된 스토리지 전극(16)과, 상기 스토리지 전극(16)이 형성된 기판 전면에 형성된 보호막(15)과, 상기 보호막(15) 상에 형성된 화소 전극(7)으로 이루어져 있으며, 상기 스토리지 전극(16)은 화소 영역으로 돌출된 부분의 보호막(15) 상에 형성된 제 2 컨택홀(8b)을 통하여 화소 전극(7)과 전기적으로 연결된다. The storage capacitor Cst is formed on the substrate 1 to apply a gate signal to the gate electrode 2a of the thin film transistor 10, and to the entire surface of the substrate on which the gate line 2 is formed. The gate insulating layer 13 formed, the storage electrode 16 formed together during the source / drain formation process of the thin film transistor 10 on the gate insulating layer 13, and the passivation layer formed on the entire surface of the substrate on which the storage electrode 16 is formed. And a pixel electrode 7 formed on the passivation layer 15, and the storage electrode 16 is formed on the passivation layer 15 of the portion protruding into the pixel region. It is electrically connected to the pixel electrode 7 through.

스토리지 커패시터(Cst)는 기판 전면에 형성된 게이트 절연막(13)을 사이에 두고 게이트 라인(2)과 스토리지 전극(16)이 중첩되는 영역에 형성되어 있다. 이때, 게이트 절연막(13)의 두께는 약 4000Å이고, 화소 전극(7)과 스토리지 전극(16) 사이에 형성된 보호막의 두께는 약 2000Å 이다.
상기와 같은 공정 과정을 통하여 제조된 액정표시소자는 여러 원인들로 인하여 스토리지 커패시터(Cst)가 형성된 영역에 게이트 라인의 단선 불량이 발생할 수 있으며, 단선 불량이 발생하게 되면 상기한 액정표시소자를 리페어해야 한다.
이하, 상기한 리페어가 가능한 액정표시소자를 만드는 방법과 상기 액정표시소자에 단선 불량이 발생하였을 때 리페어하는 방법 및 단선 불량을 리페어한 액정표시소자의 리페어 구조에 대해 설명한다.
The storage capacitor Cst is formed in a region where the gate line 2 and the storage electrode 16 overlap with the gate insulating layer 13 formed on the front surface of the substrate. At this time, the thickness of the gate insulating film 13 is about 4000 kPa, and the thickness of the protective film formed between the pixel electrode 7 and the storage electrode 16 is about 2000 kPa.
In the liquid crystal display device manufactured through the above process, disconnection of the gate line may occur in the region where the storage capacitor Cst is formed due to various causes, and when the disconnection failure occurs, the liquid crystal display device is repaired. Should be.
Hereinafter, a method of making the repairable liquid crystal display device, a method of repairing when a disconnection defect occurs in the liquid crystal display device, and a repair structure of the liquid crystal display device repairing the disconnection failure will be described.

먼저, 액정표시소자를 리페어할 수 있도록 하는 제조 방법에 대하여 설명한다.First, a manufacturing method for repairing a liquid crystal display element will be described.

도 6a내지 도 6e는 본 발명의 일 실시예에 따른 액정표시소자의 공정 순서를 순차적으로 보인 예시도이다.6A to 6E are exemplary views sequentially showing a process sequence of a liquid crystal display device according to an exemplary embodiment of the present invention.

먼저, 도 6a에 도시한 바와 같이, 하부 기판(1) 상에 금속 물질을 스퍼터링(sputtering) 증착한 다음 포토레지스트(photo resist)를 이용한 사진 식각(photo-etching) 방법으로 패터닝(pattering) 하여 박막트랜지스터의 게이트 전극(2a) 및 상기 게이트 전극(2a) 게이트 신호를 인가하기 위한 게이트 라인(미도시)을 형성한다. First, as shown in FIG. 6A, a metal material is sputtered and deposited on the lower substrate 1, and then patterned by photo-etching using a photoresist to form a thin film. A gate line (not shown) for applying the gate electrode 2a of the transistor and the gate signal of the gate electrode 2a is formed.

다음은, 도 6b에 도시한 바와 같이, 게이트 전극(2a) 및 게이트 라인이 형성된 하부 기판(1)상에 절연 물질을 전면 증착하여 게이트 절연막(13)을 형성한다. 게이트 절연막(13)의 재료로는 SiNx 또는 SiOx와 같은 무기 물질을 이용하며 그 두께는 약 4000Å 이다. 게이트 절연막(13) 상에는 비정질 실리콘(amorphous-Si)으로 이루어진 반도체층(5a)과 인(p)이 도핑된 n+ 비정질 실리콘으로 이루어진 오믹 접촉층(5b)을 연속 증착한 후, 패터닝하여 박막트랜지스터의 액티브층(5)을 형성한다. Next, as shown in FIG. 6B, an insulating material is entirely deposited on the lower substrate 1 on which the gate electrode 2a and the gate line are formed to form a gate insulating film 13. As the material of the gate insulating film 13, an inorganic material such as SiNx or SiOx is used, and the thickness thereof is about 4000 kPa. On the gate insulating layer 13, a semiconductor layer 5a made of amorphous silicon (Si) and an ohmic contact layer 5b made of n + amorphous silicon doped with phosphorus (p) are successively deposited, and then patterned to form a thin film transistor. The active layer 5 is formed.

그리고, 도 6c에 도시한 바와 같이, 오믹 접촉층(5b)과 게이트 절연막(13) 상에 금속 물질을 전면 증착한 다음 패터닝한다. 패터닝된 금속 물질층은 박막트랜지스터의 소오스/드레인 전극(4a,4b) 및 데이터 라인(미도시)과 게이트 절연막(13)을 사이에 두고 게이트 라인과 스토리지 커패시터(Cst)를 형성하는 스토리지 전극(16)이 된다.As illustrated in FIG. 6C, a metal material is entirely deposited on the ohmic contact layer 5b and the gate insulating layer 13 and then patterned. The patterned metal material layer may include a storage electrode 16 that forms a gate line and a storage capacitor Cst between the source / drain electrodes 4a and 4b of the thin film transistor and a data line (not shown) and a gate insulating layer 13 therebetween. )

상기 스토리지 전극(16)은 게이트 라인의 일부와 중첩되어 있으며, 도 4에 도시한 바와 같이 일부분이 화소 영역으로 돌출되어 있으며, 그 모양은 다양한 방법이 가능할 것이나 도면에서는 'ㄱ'자로 표현하였다.The storage electrode 16 overlaps a portion of the gate line, and a portion of the storage electrode 16 protrudes into the pixel region as illustrated in FIG. 4, and the shape of the storage electrode 16 may be various.

이후, 소오스 전극(4a) 및 드레인 전극(4b) 상에 노출된 오믹 접촉층(5b)을 에칭 작업에 의해 제거한다.Thereafter, the ohmic contact layer 5b exposed on the source electrode 4a and the drain electrode 4b is removed by an etching operation.

그리고, 도 6d에 도시한 바와 같이, 노출된 반도체층(5a)을 포함하여 소오스 및 드레인 전극(4a,4b) 등이 형성된 게이트 절연막(13) 상에 보호막(passivation layer)(15)을 전면 형성한다. 그 다음 박막트랜지스터의 드레인 전극(4b) 상의 보호막(15) 부분과 스토리지 전극(11)의 단차부 상에 보호막의 부분을 마스크 패턴을 이용한 에칭 작업에 의해 제거하여 드레인 전극(4b)의 일부를 노출시키는 제 1 컨택홀(8a)과 스토리지 전극(16)일부를 노출시키는 제 2 컨택홀(8b)을 형성한다.6D, a passivation layer 15 is entirely formed on the gate insulating layer 13 including the exposed semiconductor layer 5a and the source and drain electrodes 4a and 4b. do. Then, the portion of the protective film 15 on the drain electrode 4b of the thin film transistor and the portion of the protective film on the stepped portion of the storage electrode 11 are removed by an etching operation using a mask pattern to expose a portion of the drain electrode 4b. The first contact hole 8a and the second contact hole 8b exposing a portion of the storage electrode 16 are formed.

상기 보호막(15)의 재료로는 SiNx 또는 SiOx 등의 무기 물질을 사용하며 그 두께는 약 4000Å이다. 고개구율의 픽셀 구조를 위하여 유전율이 낮은 벤조사이클로부텐(Benzocyclobutene), SOG (Spin on Glass), 포토-아크릴(Photo-Acryl)등의 유기 물질을 사용할 경우 그 두께는 2∼3㎛ 정도로 형성된다. As the material of the protective film 15, an inorganic material such as SiNx or SiOx is used, and the thickness thereof is about 4000 kPa. For high aperture pixel structures, organic materials such as benzocyclobutene (Benzocyclobutene), spin on glass (SOG), and photo-acryl (SOG) having a low dielectric constant are used to have a thickness of about 2 to 3 μm.

이어서, 도 6e에 도시한 바와 같이 보호막(15) 상에 ITO 물질을 스퍼터링을 이용하여 전면 증착한 다음, 패터닝하여 화소 전극(7)을 형성한다. 화소 전극(7)은 제 1 컨택홀(8a)을 통해 박막트랜지스터의 드레인 전극(4b)에 접속되고, 제 2 컨택홀(8b)을 통해 스토리지 전극(16)과 접속된다.Subsequently, as illustrated in FIG. 6E, an ITO material is deposited on the protective film 15 by sputtering, and then patterned to form the pixel electrode 7. The pixel electrode 7 is connected to the drain electrode 4b of the thin film transistor through the first contact hole 8a and is connected to the storage electrode 16 through the second contact hole 8b.

상기와 같은 공정 과정을 통하여 리페어가 가능한 액정표시소자를 제조할 수 있으며, 공정 중에 성막 공정의 먼지나 레지스트 도포공정의 먼지, 세정 공정의 건조 불 균일, 유리 기판 위의 미세한 긁힘 등 여러 원인들로 인하여 스토리지 커패시터(Cst)가 형성된 영역에 게이트 라인의 단선 불량이 발생하게 되면 화소 영역으로 돌출되어 있는 스토리지 전극(16)의 하단부를 컷팅한 후, 게이트 라인이 단선된 부분의 좌우측을 레이져를 이용하여 웰딩(welding)함으로써 게이트 라인 단선을 리페어할 수 있다.Through the above process, a repairable liquid crystal display device can be manufactured, and due to various causes such as dust during the film formation process, dust during the resist coating process, uneven drying of the cleaning process, and minute scratches on the glass substrate. Therefore, when disconnection failure of the gate line occurs in the region where the storage capacitor Cst is formed, the lower end portion of the storage electrode 16 protruding into the pixel region is cut, and then left and right sides of the portion where the gate line is disconnected using a laser. By welding, the gate line disconnection can be repaired.

이하, 도 7을 참조하여 본 발명에 따른 액정표시소자의 리페어 방법과 리페어 구조에 대하여 상세히 설명하면 다음과 같다.Hereinafter, a repair method and a repair structure of a liquid crystal display device according to the present invention will be described in detail with reference to FIG. 7.

도면에 도시한 바와 같이, 유리기판(1) 상에 게이트 라인들(2)과 데이터 라인들(4)이 직교하도록 배열되어 있으며, 상기 게이트 라인(2)과 데이터 라인(4)의 교차점에 형성된 박막 트랜지스터(10)와, 상기 게이트 라인(2)의 일부분에 중첩되고, 일부분이 게이트 라인(2)과 데이터 라인(4)에 의해서 정의되는 화소 영역에 돌출된 모양으로 형성되어 화소영역에 형성된 화소 전극(7)과 제 2 컨택홀(8b)을 통하여 전기적으로 연결된 스토리지 온 게이트 방식의 액정표시소자에 있어서, 상기 게이트 라인(2)과 스토리지 전극(16)이 중첩되는 영역에서 게이트 라인의 단선 불량이 발생하게 되면, 이를 리페어하기 위해서 먼저, 화소 전극(7)과 등전위를 갖고, 스토리지 커패시터(Cst)의 구성요소가 되며, 화소 영역으로 돌출되어 제 2 컨택홀(8b)이 위치하는 스토리지 전극(16)을 C-C'선을 따라 절단한다. 그 다음, 게이트 라인의 단선 부분을 전기적으로 연결시켜주기 위해서 단선부를 중심으로 게이트 라인(2)과 중첩되는 스토리지 전극(16)의 좌우측부를 레이져를 이용하여 웰딩한다.As shown in the drawing, the gate lines 2 and the data lines 4 are arranged on the glass substrate 1 so as to be perpendicular to each other, and formed at the intersection of the gate line 2 and the data line 4. A pixel formed in the pixel region by overlapping the thin film transistor 10 and a portion of the gate line 2, and having a portion protruding in the pixel region defined by the gate line 2 and the data line 4. In the storage-on-gate type liquid crystal display device electrically connected through the electrode 7 and the second contact hole 8b, the disconnection of the gate line is poor in the region where the gate line 2 and the storage electrode 16 overlap each other. If this occurs, first, in order to repair this, the storage electrode having an equipotential with the pixel electrode 7, becomes a component of the storage capacitor Cst, protrudes into the pixel area, and the second contact hole 8b is located ( 16) Cut along line C-C '. Next, in order to electrically connect the disconnected portion of the gate line, the left and right sides of the storage electrode 16 overlapping the gate line 2 are welded by using a laser.

상기와 같이 리페어 후에 형성되는 스토리지 커페시터(Cst')는 보호막(미도시)을 사이에 두고 스토리지 전극(16)과 상기 스토리지 전극(16)의 일부분과 중첩되어 형성된 화소 전극(7)으로 이루어진다.As described above, the storage capacitor Cst ′ formed after the repair includes a storage electrode 16 and a pixel electrode 7 overlapping a portion of the storage electrode 16 with a passivation layer (not shown) therebetween.

도 8은 도 7의 D-D' 선을 따라서 절단한 단면구조를 보인 예시도로서, 게이트 라인 단선 불량을 리페어한 후에 형성되는 스토리지 커패시터(Cst')를 설명하기 위하여 도시한 것이다.FIG. 8 is an exemplary view illustrating a cross-sectional structure taken along the line D-D ′ of FIG. 7 and illustrates the storage capacitor Cst ′ formed after repairing a gate line disconnection failure.

도면에 도시한 바와 같이, 게이트 라인의 단선이 없을 때 스토리지 커패시터(Cst)는 게이트 라인(2)과 스토리지 전극(16) 사이에 약 4000Å 두께로 형성된 게이트 절연막(13)에 의해 형성되며, 게이트 라인 단선의 리페어 후에 형성되는 스토리지 커패시터(Cst')는 스토리지 전극에 대하여 화소 전극과 연결되는 제 2 컨택홀(8b)의 절단 및 단선된 게이트 라인을 다시 전기적으로 연결하기 위한 레이져 웰딩으로 인하여 소오스/드레인 전극과 동일한 물질로 이루어진 스토리지 전극(16)과 ITO 물질로 이루어진 화소 전극(7)을 사이에 약 2000Å 두께로 형성된 보호막(15)에 의해 형성된다.
따라서, 액정표시소자의 게이트 라인의 일부에 단선 불량이 발생하였을 때의 액정표시소자의 리페어 구조는 도면에 도시된 바와 같이 상기 게이트 라인과 중첩된 스토리지 전극과 상기 단선된 게이트 라인을 상호 연결하는 단선연결구조를 포함한다. 이때, 상기 스토리지 전극은 일부분이 절단되어 화소전극과 전기적으로 분리된 것을 특징으로 한다.
As shown in the figure, when there is no disconnection of the gate line, the storage capacitor Cst is formed by the gate insulating film 13 formed to be about 4000 Å thick between the gate line 2 and the storage electrode 16, and the gate line The storage capacitor Cst 'formed after the repair of the disconnection has a source / drain due to laser welding for reconnecting the disconnected gate line and the disconnected gate line of the second contact hole 8b connected to the pixel electrode with respect to the storage electrode. The storage electrode 16 made of the same material as the electrode and the pixel electrode 7 made of the ITO material are formed by the passivation layer 15 having a thickness of about 2000 Å.
Therefore, the repair structure of the liquid crystal display device when the disconnection failure occurs in a part of the gate line of the liquid crystal display device is a disconnection line connecting the storage electrode overlapped with the gate line and the disconnected gate line as shown in the figure. It includes a connection structure. In this case, a portion of the storage electrode is cut and electrically separated from the pixel electrode.

리페어 후에는 상기 스토리지 전극과 화소전극이 스토리지 커패시터(Cst')를 형성하며, 스토리지 커패시터(Cst')를 형성하는 금속 물질들의 면적은 줄지만, 금속 물질들 사이에 형성된 절연막의 두께가 감소되기 때문에 리페어 전과 동일한 스토리지 커패시터(Cst)의 값을 유지할 수가 있다.After the repair, the storage electrode and the pixel electrode form the storage capacitor Cst ', and the area of the metal materials forming the storage capacitor Cst' is reduced, but the thickness of the insulating film formed between the metal materials is reduced. The same value of the storage capacitor Cst as before the repair can be maintained.

상술한 바와 같이, 본 발명은 게이트 라인과 소오스/드레인 전극으로 이루어진 스토리지 전극 사이에 형성된 게이트 절연막에 의해서 형성되는 스토리지 온 게이트 방식의 액정표시소자 구조에서 상기 스토리지 전극을 일부분은 게이트 라인에 중첩되고 나머지 일부분은 화소 영역으로 돌출되게 형성함으로써, 액정표시소자 제품에 치명적으로 작용하는 게이트 라인 단선 불량을 리페어가 가능하도록 하여 제품의 수율을 향상시키는 효과가 있다.As described above, the present invention is a storage on-gate type liquid crystal display device structure formed by a gate insulating film formed between a storage electrode consisting of a gate line and a source / drain electrode, a portion of the storage electrode overlaps the gate line and the rest By forming a portion protruding into the pixel region, repair of a gate line disconnection defect that is fatal to a liquid crystal display device product can be repaired, thereby improving the yield of the product.

Claims (10)

종횡으로 배열되어 화소 영역을 정의하고 단선 지역이 형성된 게이트 라인과 데이터 라인이 구비된 기판;A substrate having a gate line and a data line arranged vertically and horizontally to define a pixel area and having a disconnection area formed thereon; 상기 게이트 라인과 데이터 라인의 교차점 부근에 형성되고 상기 데이터 라인과 접속되는 박막트랜지스터 및 상기 단선 지역을 포함한 게이트 라인과 게이트절연막을 사이에 두고 중첩되고 일부분이 화소영역으로 돌출된 스토리지 전극;A storage electrode formed near an intersection point of the gate line and the data line and overlapping the thin film transistor connected to the data line, the gate line including the disconnection region, and a gate insulating layer interposed therebetween and partially protruding into the pixel region; 상기 박막트랜지스터와 스토리지 전극을 개재한 기판 전체에 형성된 보호막;A protective film formed on the entire substrate via the thin film transistor and the storage electrode; 상기 보호막 상에 형성되고, 상기 게이트 라인과 데이터 라인에 의해 구획된 화소 영역에 배치되어 상기 게이트 라인의 일부분과 중첩되고 상기 스토리지 전극과 전기적으로 분리된 화소 전극; A pixel electrode formed on the passivation layer and disposed in a pixel region partitioned by the gate line and the data line and overlapping a portion of the gate line and electrically separated from the storage electrode; 상기 게이트 라인과 중첩된 스토리지 전극과 상기 단선된 게이트 라인의 양측 각각을 상호 연결하여 리페어하는 단선연결구조; 및A disconnection connection structure interconnecting and repairing both sides of the storage electrode overlapping the gate line and the disconnected gate line; And 상기 화소전극과 전기적으로 분리된 스토리지전극과 상기 화소전극사이에 형성된 스토리지 캐패시터; A storage capacitor formed between the storage electrode electrically separated from the pixel electrode and the pixel electrode; 를 포함하여 구성되는 것을 특징으로 하는 액정표시소자의 리페어 구조.Repair structure of the liquid crystal display device comprising a. 삭제delete 삭제delete 삭제delete 삭제delete 종횡으로 배열되어 화소 영역을 정의하고 단선 지역이 형성된 게이트 라인과 데이터 라인이 구비된 기판을 제공하는 단계;Providing a substrate having a gate line and a data line arranged vertically and horizontally to define a pixel region and having a disconnection region formed thereon; 상기 게이트 라인과 데이터 라인의 교차점 부근에 상기 데이터 라인과 접속되는 박막트랜지스터와 함께 상기 단선 지역을 포함한 게이트 라인과 일부분이 중첩되고 나머지 일부분이 상기 화소 영역으로 돌출되는 스토리지 전극을 형성하는 단계;Forming a storage electrode along with a thin film transistor connected to the data line near an intersection point of the gate line and the data line, the storage electrode partially overlapping the gate line including the disconnection region and the remaining portion protruding into the pixel region; 상기 기판 전체에 보호막을 형성하는 단계;Forming a protective film on the entire substrate; 상기 보호막 상의 화소 영역에 배치되고 상기 게이트 라인의 일부분과 중첩되는 화소 전극을 형성하여 상기 스토리지 전극과 연결시키는 단계;Forming a pixel electrode disposed in the pixel area on the passivation layer and overlapping a portion of the gate line, and connecting the pixel electrode to the storage electrode; 상기 화소 영역으로 돌출된 상기 스토리지 전극 부분을 절단하여 상기 화소전극과 전기적으로 분리시키는 단계; 및Cutting a portion of the storage electrode protruding into the pixel area to electrically separate the pixel electrode; And 웰딩공정을 실시하여 상기 게이트 라인과 중첩된 스토리지 전극과 상기 단선된 게이트 라인의 양측 각각을 서로 전기적으로 연결하여 게이트라인을 리페어하고, 상기 화소전극과 전기적으로 분리된 스토리지전극과 상기 화소전극사이에 스토리지 캐패시터를 형성하는 단계; 를 포함하여 구성되는 것을 특징으로 하는 액정표시소자의 리페어 방법.A welding process is performed to electrically connect both sides of the storage electrode overlapping the gate line and the disconnected gate line to each other to repair the gate line, and between the storage electrode and the pixel electrode electrically separated from the pixel electrode. Forming a storage capacitor; Repair method of a liquid crystal display device comprising a. 삭제delete 삭제delete 제 1 항에 있어서, 상기 보호막은 상기 게이트절연막보다 얇은 두께로 형성된 것을 특징으로 하는 액정표시소자의 리페어 구조.The repair structure of claim 1, wherein the passivation layer has a thickness thinner than that of the gate insulating layer. 삭제delete
KR1020010088619A 2001-12-29 2001-12-29 Liquid crystal display KR100885839B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010088619A KR100885839B1 (en) 2001-12-29 2001-12-29 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010088619A KR100885839B1 (en) 2001-12-29 2001-12-29 Liquid crystal display

Publications (2)

Publication Number Publication Date
KR20030058224A KR20030058224A (en) 2003-07-07
KR100885839B1 true KR100885839B1 (en) 2009-02-27

Family

ID=32216134

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010088619A KR100885839B1 (en) 2001-12-29 2001-12-29 Liquid crystal display

Country Status (1)

Country Link
KR (1) KR100885839B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109223A (en) * 2003-09-30 2005-04-21 Sanyo Electric Co Ltd Semiconductor device and display unit

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09325363A (en) * 1996-06-05 1997-12-16 Advanced Display:Kk Restoring method for liquid crystal display device
JPH1010573A (en) * 1996-06-25 1998-01-16 Matsushita Electric Ind Co Ltd Liquid crystal display device
KR19990039159A (en) * 1997-11-11 1999-06-05 윤종용 Pixel repair method of liquid crystal display
KR20000047368A (en) * 1998-12-11 2000-07-25 구본준 Multi-domain liquid crystal display device
KR20000066343A (en) * 1999-04-15 2000-11-15 구본준 Method for repairing gate line of liquid crystal display
KR20010035877A (en) * 1999-10-04 2001-05-07 구본준, 론 위라하디락사 Liquid crystal display

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09325363A (en) * 1996-06-05 1997-12-16 Advanced Display:Kk Restoring method for liquid crystal display device
JPH1010573A (en) * 1996-06-25 1998-01-16 Matsushita Electric Ind Co Ltd Liquid crystal display device
KR19990039159A (en) * 1997-11-11 1999-06-05 윤종용 Pixel repair method of liquid crystal display
KR20000047368A (en) * 1998-12-11 2000-07-25 구본준 Multi-domain liquid crystal display device
KR20000066343A (en) * 1999-04-15 2000-11-15 구본준 Method for repairing gate line of liquid crystal display
KR20010035877A (en) * 1999-10-04 2001-05-07 구본준, 론 위라하디락사 Liquid crystal display

Also Published As

Publication number Publication date
KR20030058224A (en) 2003-07-07

Similar Documents

Publication Publication Date Title
US8294839B2 (en) Thin film transistor array panel for liquid crystal display and method of manufacturing the same
US6476882B1 (en) Liquid-crystal display panel and repair method thereof
US6567150B1 (en) Liquid crystal display and method of manufacturing the same
US6475837B2 (en) Electro-optical device
US7663711B2 (en) Liquid crystal display and methods of fabricating and repairing the same
GB2329061A (en) Liquid crystal display and method of manufacturing the same.
US20010028071A1 (en) Array substrate for use in LCD device and method of fabricating same
US5852482A (en) TFT array of liquid crystal display where dataline and source electrode projecting therefrom cross gate lines at only two points and repair method thereof
US6798442B1 (en) Thin film transistor array panel for liquid crystal display and method of manufacturing the same
US7098981B2 (en) Liquid crystal display device having particular electrode structure for repair of disconnected signal line
KR20020005505A (en) Matrix array substrate
US6515301B2 (en) Structure and fabrication method of flat panel display comprising address line with mending layer
KR100621534B1 (en) liquid crystal display device
JP2007041432A (en) Method for manufacturing electrooptical device
US20110169004A1 (en) Display device and manufacturing method therefor
KR100686235B1 (en) A panel for liquid crystal display
KR100885839B1 (en) Liquid crystal display
KR20010103431A (en) method for fabricating liquid crystal display device
JPH10133234A (en) Liquid crystal display device
KR100577788B1 (en) Method for fabricating TFT array substrate of TFT-LCD
KR100662779B1 (en) Liquid crystal display device
KR100621858B1 (en) Method of Fabricating Liquid Crystal Display Device
KR100466393B1 (en) Thin film transistor liquid crystal display
KR100679916B1 (en) Array sustrate for liquid crystal display device and method for fabricating the same
KR100963415B1 (en) Liquid crystal display device and method for manufacturing using the same

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee