KR20010103431A - method for fabricating liquid crystal display device - Google Patents

method for fabricating liquid crystal display device Download PDF

Info

Publication number
KR20010103431A
KR20010103431A KR1020000024971A KR20000024971A KR20010103431A KR 20010103431 A KR20010103431 A KR 20010103431A KR 1020000024971 A KR1020000024971 A KR 1020000024971A KR 20000024971 A KR20000024971 A KR 20000024971A KR 20010103431 A KR20010103431 A KR 20010103431A
Authority
KR
South Korea
Prior art keywords
wiring
data
liquid crystal
gate
crystal display
Prior art date
Application number
KR1020000024971A
Other languages
Korean (ko)
Inventor
김기태
Original Assignee
구본준, 론 위라하디락사
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 론 위라하디락사, 엘지.필립스 엘시디 주식회사 filed Critical 구본준, 론 위라하디락사
Priority to KR1020000024971A priority Critical patent/KR20010103431A/en
Publication of KR20010103431A publication Critical patent/KR20010103431A/en

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

본 발명은 액정표시장치용 어레이기판에 관한 것으로, 특히 게이트배선과 데이터배선과 화소전극을 포함하는 어레이기판의 구성 중 상기 데이터배선을 서로 이격된 이중배선으로 구성하여, 상기 어레이기판의 제조공정 중 발생하는 배선의 단선이나 배선간의 단락 불량을 화소단위로 수리할 수 있으므로, 대면적 액정표시장치의 수리가 가능하여 제품의 수율을 향상시킬 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an array substrate for a liquid crystal display device. In particular, among the array substrates including gate wirings, data wirings, and pixel electrodes, the data wirings are formed by double wirings spaced apart from each other. Since disconnection of wiring and short circuit between wirings can be repaired on a pixel-by-pixel basis, a large-area liquid crystal display device can be repaired and the yield of the product can be improved.

Description

액정표시장치용 어레이기판 제조방법{method for fabricating liquid crystal display device}Method for fabricating an array substrate for a liquid crystal display device

본 발명은 액정표시장치용 어레이기판에 관한 것으로, 특히 다수의 게이트배선과 데이터배선이 매트릭스 형태로 구성되고, 리페어배선을 더욱 포함하는 액정표시장치용 어레이기판 구조와 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an array substrate for a liquid crystal display device, and more particularly, to a structure and a manufacturing method of an array substrate for a liquid crystal display device including a plurality of gate wirings and data wirings in a matrix form and further including a repair wiring.

도 1은 일반적인 액정표시장치를 개략적으로 도시한 평면도이다1 is a plan view schematically illustrating a general liquid crystal display device.

도시한 바와 같이, 일반적인 액정표시장치(11)는 블랙매트릭스(6)를 포함하는 컬러필터(7)와 컬러필터 상에 투명한 공통전극(18)이 형성된 상부기판(5)과, 화소영역(P)과 화소영역 상에 형성된 화소전극(17)과 스위칭소자(T)를 포함한 어레이배선이 형성된 하부기판(22)으로 구성되며, 상기 상부기판(5)과 하부기판(22) 사이에는 액정(14)이 충진되어 있다.As shown in the drawing, a general liquid crystal display 11 includes a color filter 7 including a black matrix 6, an upper substrate 5 on which a transparent common electrode 18 is formed, and a pixel region P. ) And a lower substrate 22 having an array wiring including a switching electrode T and a pixel electrode 17 formed on the pixel region, and a liquid crystal 14 between the upper substrate 5 and the lower substrate 22. ) Is filled.

상기 하부기판(22)은 어레이기판이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터를 교차하여 지나가는 게이트배선(13)과 데이터배선(15)이 형성된다.The lower substrate 22 is also referred to as an array substrate, and the thin film transistor T, which is a switching element, is positioned in a matrix type, and the gate wiring 13 and the data wiring 15 passing through the plurality of thin film transistors cross each other. Is formed.

상기 화소(P)영역은 상기 게이트배선(13)과 데이터배선(15)이 교차하여 정의되는 영역이다. 상기 화소영역(P)상에 형성되는 화소전극(17)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명도전성 금속을 사용한다.The pixel P area is an area where the gate line 13 and the data line 15 cross each other. The pixel electrode 17 formed on the pixel region P uses a transparent conductive metal having relatively high light transmittance, such as indium-tin-oxide (ITO).

전술한 바와 같이 구성되는 액정표시장치는 상기 박막트랜지스터(T)와 상기 박막트랜지스터에 연결된 화소전극(17)이 매트릭스 내에 존재함으로써 영상을 표시한다.In the liquid crystal display configured as described above, the thin film transistor T and the pixel electrode 17 connected to the thin film transistor are present in a matrix to display an image.

상기 게이트배선(13)은 상기 박막트랜지스터(T)의 제 1 전극인 게이트전극을 구동하는 펄스전압을 전달하며, 상기 데이터배선(15)은 상기 박막트랜지스터(T)의 제 2 전극인 소스전극을 구동하는 신호전압을 전달하는 수단이다.The gate wiring 13 transfers a pulse voltage driving a gate electrode, which is a first electrode of the thin film transistor T, and the data wiring 15 receives a source electrode, which is a second electrode of the thin film transistor T. It is a means for transmitting the driving signal voltage.

이러한 구성에서, 상기 게이트배선(13)에 펄스가 주사되고 있으면, 박막트랜지스터(T)의 게이트전극에 펄스가 인가되고, 모든 데이터배선(15)에 신호전압이 인가되고 있으면, 상기 박막트랜지스터(T)의 소스전극에 신호가 인가된다.In this configuration, when a pulse is scanned on the gate wiring 13, a pulse is applied to the gate electrode of the thin film transistor T, and when a signal voltage is applied to all the data wirings 15, the thin film transistor T Signal is applied to the source electrode.

이 때, 상기 게이트전극의 신호에 의해 임의의 소스전극에 액정을 구동할 수 있는 전압이 인가되고, 나머지에는 액정 구동전압보다 작은 전압이 인가된다면, 액정 구동전압이 인가된 화소만 동작할 것이다.At this time, if a voltage capable of driving the liquid crystal is applied to an arbitrary source electrode by the signal of the gate electrode, and a voltage smaller than the liquid crystal driving voltage is applied to the rest, only the pixel to which the liquid crystal driving voltage is applied will operate.

이러한 동작원리에 의해, 모든 게이트전극에 순차적으로 펄스를 인가하고, 해당 소스전극에 신호전압을 인가함으로써 액정표시장치의 모든 화소전극을 구동하는 것이 가능하다.By this operation principle, it is possible to drive all the pixel electrodes of the liquid crystal display by applying pulses to all the gate electrodes sequentially and applying the signal voltage to the corresponding source electrodes.

전술한 바와 같이, 수백만 개의 화소전극을 각각 독립적으로 구동하기 위해 전체 표시면적에 게이트배선(13) 및 데이터배선이 매트릭스 형태로 배치되어 있으며, 이러한 게이트배선(13) 및 데이터배선은 스위칭 소자인 박막트랜지스터를 구동하기 위해 사용된다.As described above, in order to independently drive millions of pixel electrodes, the gate wiring 13 and the data wiring are arranged in a matrix form on the entire display area, and the gate wiring 13 and the data wiring are thin films that are switching elements. Used to drive transistors.

수백만 개의 화소를 구동하기 위해 각 화소마다 스위칭 소자를 두어야 하는 표시소자를 제조하는데 있어서, 세밀한 패턴을 형성함과 동시에 박막소자의 특성을 동일하게 제어하는 기술은 매우 중요하다고 할 수 있다.In manufacturing a display device in which a switching device must be provided for each pixel to drive millions of pixels, it is important to form a fine pattern and simultaneously control the characteristics of the thin film device.

이러한 세밀한 패턴을 형성하는데 있어서, 각종 먼지는 패턴의 단선, 단락 및 박막특성 불량의 주원인이 된다.In forming such fine patterns, various dusts are the main cause of disconnection, short-circuit and poor thin film characteristics of the pattern.

결과적으로, 이러한 원인들은 액정표시장치의 전반적인 수율, 품질, 신뢰성을 약화시키는 주요 요인이 된다.As a result, these causes are a major factor in weakening the overall yield, quality and reliability of the liquid crystal display.

이외에, 소자배열에 있어서, 결함을 발생시키는 원인은 매우 다양하다.In addition, in the element arrangement, the causes of defects are very diverse.

예를 들면, 성막공정의 먼지나 레지스트(resist) 도포공정의 먼지, 세정공정의 먼지, 세정 공정의 건조 불균일, 유리기판 위의 미세한 긁힘 등 여러 원인이 있다.For example, there are various causes such as dust in the film forming process, dust in a resist coating process, dust in the cleaning process, uneven drying in the cleaning process, and minute scratches on the glass substrate.

이러한 여러 원인들에 의해, 액정표시장치용 어레이기판의 제작과정 중, 여러 가지 결함이 발생할 수 있다.Due to these various causes, various defects may occur during the manufacturing process of the array substrate for the liquid crystal display device.

이러한 결함은 발생원인에 따라 공정편차에 의해 특성 값이 설계기준을 벗어나서 발생하는 불량, 막 계면의 세정불량이나 먼지 등에 의한 불량, 그리고 정전기에 의한 특성변화 및 박막트랜지스터 또는 액정셀의 파괴로 나타나는 불량 등을 예로 들 수 있다. 이러한 불량들은 형태에 따라 점 결함(dot defect), 선결함 또는 표시얼룩으로 나눌 수 있는데, 점 결함은 박막트랜지스터 소자 또는 화소전극 등의불량으로 발생되며, 선결함은 배선의 단선, 단락 및 정전기에 의한 박막트랜지스터 등의 파괴에 기인한다.These defects may be caused by process deviations due to process deviations due to the deviation of the design standard, defects due to poor cleaning or dust at the membrane interface, and defects caused by changes in characteristics due to static electricity and destruction of the thin film transistor or liquid crystal cell. Etc. can be mentioned. These defects can be divided into dot defects, predecessors, or marking spots depending on their shape. Point defects are caused by defects such as thin film transistor elements or pixel electrodes. This is caused by destruction of a thin film transistor or the like.

이러한 결함들은 이미지 소자의 표시면적이 대면적화 됨에 따라 더욱 중요한 문제로 대두되고 있으며, 이러한 결함발생을 능동적으로 대처하기 위한 방법으로 리던던시(redundancy) 및 리페어(repair)가능한 설계가 도입되었다.These defects are becoming more important problems as the display area of the image device becomes larger, and a redundancy and repairable design has been introduced as a way to proactively cope with such defects.

상기 리던던시 개념은 예를 들어, 점결함의 한 종류인 박막트랜지스터의 결함일 경우, 결함이 발생한 박막트랜지스터를 대신하기 위해 하나의 화소에 복수개의 박막트랜지스터를 더 배치하여 점결함의 발생을 막을 수 있으며, 선결함의 한 종류인 게이트배선(13) 또는 데이터배선이 단선 되었을 경우, 상기 각 배선의 양 끝부분에 인접한 예비배선을 연결하여 단선을 수리하는 방법으로 결함을 방지 할 수 있다.The redundancy concept is, for example, in the case of a defect of a thin film transistor which is a kind of point defect, in order to replace a thin film transistor in which a defect occurs, a plurality of thin film transistors may be further disposed in one pixel to prevent occurrence of the point defect. When the gate wiring 13 or the data wiring, which is one type of defect, is disconnected, the defect can be prevented by connecting the preliminary wiring adjacent to both ends of the respective wirings and repairing the disconnection.

이러한 리던던시 또는 리페어 설계의 개념은 상기 결함들 중 점결함의 경우보다는 선결함의 경우에 더욱 필요하다. 왜냐하면 점결함의 경우는 그 분포, 개수, 유형에 따라 허용되는 레벨이 있지만, 선결함의 경우는 한 개라도 발생하면 제품으로서의 가치가 없어지기 때문이다.This concept of redundancy or repair design is more necessary in the case of predecessors than in the case of point defects. This is because in the case of point defects, there is an acceptable level according to the distribution, number, and type, but in the case of any one of the case defects, the product value is lost.

예를 들면, 상기 데이터배선 또는 게이트배선(13) 중 한 라인이 단선이 되었다고 가정하면 단선된 라인과 연결되어 있는 모든 박막트랜지스터의 동작이 불가능하게 될 것이고, 이러한 어레이기판에서의 결함은 액정표시소자에서 치명적인 결함이 된다.For example, assuming that one of the data and gate lines 13 is disconnected, the operation of all thin film transistors connected to the disconnected line will be impossible. Becomes a fatal flaw in

도 2는 도 1의 구성 중 한 화소에 해당하는 어레이기판의 일부를 도시한 단면도이다.FIG. 2 is a cross-sectional view illustrating a part of an array substrate corresponding to one pixel in the configuration of FIG. 1.

도시한 바와 같이, 액티브매트릭스용 어레이기판은 상기 게이트배선(13)과 데이터배선(15)이 교차하여 형성되고, 상기 게이트배선(13)과 데이터배선(15)이 교차하여 정의된 영역은 화소영역(P)이라 정의한다.As shown in the drawing, an active matrix array substrate is formed by crossing the gate line 13 and the data line 15, and the region defined by the crossing of the gate line 13 and the data line 15 is a pixel area. It is defined as (P).

상기 화소영역(P)의 상부에는 투명전극으로 형성된 화소전극(17)이 형성된다.The pixel electrode 17 formed of a transparent electrode is formed on the pixel area P.

상기 화소전극(17)의 일측은 상기 박막트랜지스터(T)에 연결되어 형성되고 타측은 상기 화소영역(P)을 정의하는 일부 게이트배선(13)의 상부에 위치하여, 상기 게이트배선(13)과 함께 스토리지 캐패시터(C)를 구성한다.One side of the pixel electrode 17 is formed to be connected to the thin film transistor T, and the other side of the pixel electrode 17 is positioned above the partial gate wiring 13 defining the pixel area P. Together, the storage capacitor (C) is configured.

상기 박막트랜지스터(T)는 앞서 설명한 바와 같이, 게이트전극(31)과 소스전극(33)및 드레인전극(35)으로 구성되고, 액티브채널로서 반도체층(37)을 포함한다.As described above, the thin film transistor T includes a gate electrode 31, a source electrode 33, and a drain electrode 35, and includes a semiconductor layer 37 as an active channel.

이와 같이 구성된 어레이기판의 공정 중 상기 게이트배선(13)이 단선(open)된다면, 도시한 바와 같이 단선된 게이트배선(13)을 대신할 수리배선이 구성되어 있지 않으므로 수리가 불가능하다.If the gate wiring 13 is disconnected during the process of the array substrate configured as described above, repair is not possible because no repair wiring is formed to replace the disconnected gate wiring 13 as shown.

단, 상기 스토리지 캐패시터 하부의 게이트배선(13)이 오픈 된다면 상기 스토리지 캐패시터 전극을 이용한 수리가 어느 정도 가능하나, 한 화소에 대한 스토리지기능을 사용할 수 없으므로 점결함이 발생한다.However, if the gate wiring 13 under the storage capacitor is opened, the repair using the storage capacitor electrode can be repaired to some extent, but a point defect occurs because the storage function for one pixel cannot be used.

더불어, 상기 게이트배선(13)과 데이터배선(15)의 교차부에서의 단락(short)이 발생할 경우에도 이를 수리할 배선이 구성되어 있지 않으므로 수리가 불가능하기 때문에, 비용의 낭비와 더불어 액정표시장치의 수율을 상당히 저하하는 문제가발생한다.In addition, even if a short occurs at the intersection of the gate wiring 13 and the data wiring 15, since no wiring is repaired since the repair is not possible, the liquid crystal display device is wasteful of cost. There is a problem that significantly lowers the yield.

따라서, 본 발명은 전술한 문제를 해결하기 위해, 상기 데이터배선을 근접한 이중라인으로 구성하여 배선의 단선 또는 배선간의 단락불량을 해결한 액정표시장치용 어레이기판과 그 제조방법을 제안하는데 목적이 있다.Accordingly, an object of the present invention is to propose an array substrate for a liquid crystal display device and a method of manufacturing the same, in which the data wiring is composed of adjacent double lines to solve the above-mentioned problems and solves the disconnection of the wiring or the short circuit between the wirings. .

도 1은 일반적인 액정표시장치를 개략적으로 도시한 평면도이고,1 is a plan view schematically illustrating a general liquid crystal display device;

도 2는 액정표시장치용 어레이기판의 일부를 도시한 평면도이고,2 is a plan view showing a part of an array substrate for a liquid crystal display device;

도 3은 본 발명의 제 1 예에 따른 액정표시장치용 어레이기판의 일부를 도시한 평면도이고,3 is a plan view showing a part of an array substrate for a liquid crystal display device according to a first example of the present invention;

도 4a 내지 도 4f는 도 3의 Ⅳ-Ⅳ를 절단하여 공정순서에 따라 도시한 공정단면도이고,4A to 4F are process cross-sectional views cut along line IV-IV of FIG. 3 according to a process sequence;

도 5는 본 발명의 제 2 예에 따른 액정표시장치용 어레이기판의 일부를 도시한 평면도이고,5 is a plan view showing a part of an array substrate for a liquid crystal display according to a second example of the present invention;

도 6은 제 1 예의 배선구조를 이용한 단락 수리방법을 도시한 평면도이고,6 is a plan view showing a short circuit repair method using the wiring structure of the first example;

도 7은 제 2 예의 배선구조를 이용한 단락 수리방법을 도시한 평면도이다.7 is a plan view showing a short circuit repair method using the wiring structure of the second example.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

113 : 게이트배선 115a : 제 1 데이터배선113: gate wiring 115a: first data wiring

115b : 제 2 데이터배선 119 : 데이터패드115b: second data line 119: data pad

117 : 게이트패드 123 : 게이트전극117: gate pad 123: gate electrode

125 : 소스전극 127 : 드레인전극125 source electrode 127 drain electrode

131a: 액티브라인 131b : 액티브채널131a: active line 131b: active channel

전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이기판은 기판상에, 일방향으로 연장된 게이트배선과; 하나의 패드와 연결되고, 불순물이 도핑된 반도체라인 상에서 상기 게이트배선과 교차하면서 서로 평행하게 연장된 제 1, 2 데이터배선과; 상기 게이트배선 및 데이터배선과 연결된 스위칭소자와; 상기 스위칭소자로부터 액정구동신호를 인가받는 화소전극을 포함한다.According to an exemplary embodiment of the present invention, an array substrate for a liquid crystal display device includes: a gate wiring extending in one direction on a substrate; First and second data lines connected to one pad and extending in parallel with each other while crossing the gate lines on a semiconductor line doped with impurities; A switching device connected to the gate wiring and the data wiring; The pixel electrode receives a liquid crystal driving signal from the switching device.

상기 제 1, 2 데이터배선은 상기 게이트배선과 교차하는 위치에서 서로 연결된 것을 특징으로 한다.The first and second data lines may be connected to each other at a position crossing the gate line.

-- 실시예 --Example

본 발명은 전술한 바와 같은 배선불량을 수리하기 위해, 상기 데이터배선을 이중배선으로 구성하고, 상기 이중배선 중 제 1 데이터배선이 단선 되더라도 나머지 제 2 데이터배선에 의해 신호가 흐를 수 있도록 한다.According to the present invention, in order to repair the above-described wiring defect, the data wiring is configured as a double wiring, and even if the first data wiring of the double wiring is disconnected, the signal can flow by the remaining second data wiring.

도 3은 본 발명의 제 1 예에 따른 액정표시장치용 어레이기판의 일부 단면도이다.3 is a partial cross-sectional view of an array substrate for a liquid crystal display according to a first example of the present invention.

게이트배선(113)과 데이터배선(115)이 직교하여 구성되고, 상기 게이트배선(113)과 데이터배선(115)의 직교점에 스위칭소자인 박막트랜지스터(T)가 위치한다.The gate wiring 113 and the data wiring 115 are orthogonal to each other, and the thin film transistor T, which is a switching element, is positioned at orthogonal points of the gate wiring 113 and the data wiring 115.

상기 게이트배선(113)의 끝단에 신호를 인가받는 게이트패드(117)가 형성되며, 상기 데이터배선(115)의 끝단에는 데이터패드(119)가 형성된다.A gate pad 117 to receive a signal is formed at the end of the gate line 113, and a data pad 119 is formed at the end of the data line 115.

본 발명 따른 상기 데이터배선(115)은 상기 데이터패드(119)에서 시작되는 부분이 제 1 데이터배선(115a)과 제 2 데이터배선(115b)으로 분기하여 소정간격 이격되도록 패터닝한다.The data line 115 according to the present invention is patterned such that a portion starting from the data pad 119 branches into the first data line 115a and the second data line 115b and is spaced a predetermined distance apart.

여기서, 상기 박막트랜지스터(T)는 상기 게이트배선(113)과 연결되어 주사신호를 인가받는 게이트전극(123)과, 상기 제 2 데이터배선(115b)과 연결되어 데이터신호를 인가받는 소스전극(125) 및 이와는 소정간격 이격된 드레인전극(127)으로 구성된다.The thin film transistor T is connected to the gate line 113 to receive a scan signal, and the source electrode 125 connected to the second data line 115b to receive a data signal. ) And drain electrodes 127 spaced apart from each other.

상기 이격된 제 1 데이터배선(115a)과 제 2 데이터배선(115b)은 상기 데이터패드(115)에서 동시에 신호가 인가되는 구조이며, 상기 두 배선 중 임의의 한 배선이 단선 되었을 경우 나머지 배선에 의해 데이터신호의 전달이 가능한 구조이다.The spaced first data line 115a and the second data line 115b have a structure in which a signal is simultaneously applied to the data pad 115. It is a structure that can transmit data signals.

자세히 설명하면, 상기 제 1 데이터배선(115a)과 제 2 데이터배선(115b)의 거리를 가깝게 패터닝하여, 상기 두 배선 사이에 형성되는 캐패시턴스(capacitance) 또는 두 배선사이에 발생하는 커플링효과(coupling effect)에 의해 상기 두배선 사이에 채널이 형성되어서 상기 단선되지 않는 부분으로 흐르는 신호가 상기 단선된 신호배선과 연결된 소스전극(125)으로 흐를 수 있다.In detail, the distance between the first data line 115a and the second data line 115b is closely patterned to form a capacitance formed between the two lines or a coupling effect generated between the two lines. In this case, a channel is formed between the two wires so that a signal flowing to the portion not disconnected may flow to the source electrode 125 connected to the disconnected signal wire.

이하, 도 4a 내지 도 4f의 공정단면도를 참조하여 본 발명의 실시예에 따른 액정표시장치용 어레이기판의 제조방법을 설명한다.Hereinafter, a method of manufacturing an array substrate for a liquid crystal display device according to an exemplary embodiment of the present invention will be described with reference to the process cross-sectional views of FIGS. 4A to 4F.

도 4a 내지 도 4f는 도 3의 Ⅳ-Ⅳ를 따라 절단하여 공정순서에 따라 도시한 공정단면도이다.4A through 4F are cross-sectional views illustrating a process sequence, taken along line IV-IV of FIG. 3.

먼저, 도 4a에 도시한 바와 같이, 기판(111)상에 알루미늄(Al), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr)등의 도전성 금속을 증착하고 패터닝하여, 게이트배선(113)과 상기 게이트배선에서 소정면적으로 일 방향으로 돌출 연장된 게이트전극(123)을 형성한다.First, as shown in FIG. 4A, a conductive metal such as aluminum (Al), tungsten (W), molybdenum (Mo), chromium (Cr), or the like is deposited and patterned on the substrate 111 to form a gate wiring 113. And a gate electrode 123 protruding in one direction from the gate wiring in a predetermined area.

상기 게이트배선(113)의 끝단에는 소정면적으로 게이트패드(도 3의 117)가 구성되며, 상기 게이트패드와 평행하지 않은 일 측에는 데이터패드(도 3의 119)를 형성한다.A gate pad 117 of FIG. 3 is formed at an end of the gate wiring 113, and a data pad 119 of FIG. 3 is formed at one side not parallel to the gate pad.

다음으로, 도 4b에 도시한 바와 같이, 상기 게이트배선 등이 형성된 기판(111)의 전면에 실리콘 산화막(SiO2), 실리콘 질화막(SiNX)등의 무기 절연물질과 경우에 따라서는 벤조사이클로부텐(BCB)과 아크릴(Acryl)계 수지(resin)와 같은 유기절연물질을 증착 또는 도포하고 연속으로, 순수 비정질실리콘과 상기 순수 비정질실리콘층의 표면에 불순물(n형 또는 p형)을 도핑하여 불순물 비정질실리콘층을 형성하여, 제 1 절연층인 게이트절연막(116)과 반도체층인 액티브층(118)과 오믹콘택층(120)을 형성한다.Next, as shown in FIG. 4B, an inorganic insulating material such as silicon oxide film (SiO 2 ), silicon nitride film (SiN X ), and, in some cases, benzocyclobutene on the entire surface of the substrate 111 on which the gate wiring and the like are formed. Organic insulating materials such as (BCB) and acrylic resin (resin) are deposited or coated, and subsequently impurities are doped by doping impurities (n-type or p-type) on the surfaces of pure amorphous silicon and the pure amorphous silicon layer. An amorphous silicon layer is formed to form a gate insulating film 116 as a first insulating layer, an active layer 118 as a semiconductor layer, and an ohmic contact layer 120.

다음으로, 도 4c에 도시한 바와 같이, 상기 반도체층은 추후에 형성되는 데이터배선과 동일한 형상으로 일 방향으로 형성된 액티브라인(131a), 상기 액티브라인에서 상기 게이트전극(123)상부로 돌출 연장하여 액티브채널(131b)을 형성하여 구성한다.Next, as shown in FIG. 4C, the semiconductor layer protrudes and extends from the active line to the gate electrode 123 from the active line in the same direction as the data line formed later. The active channel 131b is formed and configured.

다음으로, 도 4d에 도시한 바와 같이, 상기 액티브라인(131a)이 형성된 기판(111)의 전면에 전술한 바와 같은 도전성금속 중 선택된 하나를 증착하여 도전성 금속층(미도시)을 형성한다.Next, as shown in FIG. 4D, one of the above-described conductive metals is deposited on the entire surface of the substrate 111 on which the active line 131a is formed to form a conductive metal layer (not shown).

상기 도전성 금속층을 패터닝하여, 상기 일 방향으로 형성된 액티브라인(131a)과 겹쳐지고, 상기 액티브라인(131a)의 끝단과 근접한 부근에서 제 1 배선과 제 2 배선으로 분기하여 소정간격 이격되어 상기 액티브라인의 양측과 각각 겹쳐지도록 패터닝된 제 1 데이터배선(115a)과 제 2 데이터배선(115b)을 형성한다.The conductive metal layer is patterned to overlap the active line 131a formed in the one direction, branched into the first wiring and the second wiring in the vicinity of an end of the active line 131a, and spaced apart from each other by a predetermined distance. The first data line 115a and the second data line 115b are formed to overlap with both sides of the first and second data lines 115b.

동시에 상기 제 2 데이터배선(115b)에서 상기 게이트전극(123)상부로 연장되어, 상기 액티브채널(131b)과 평면적으로 겹쳐 형성된 소스전극(125)과, 이와는 소정간격 이격되어 상기 액티브채널(131b)과 소정면적 겹쳐 형성된 드레인전극(127)을 형성한다.At the same time, the source electrode 125 extending from the second data line 115b to the gate electrode 123 and overlapping the active channel 131b in plan view, is spaced apart from the active electrode 131b by a predetermined interval. And a drain electrode 127 formed to overlap a predetermined area.

이때, 상기 제 1 데이터배선(115a)과 제 2 데이터배선(115b)사이에 노출된 액티브라인은 오믹콘택층이 제거된 상태이다.In this case, the ohmic contact layer is removed from the active line exposed between the first data line 115a and the second data line 115b.

상기 데이터배선의 형성과 동시에, 상기 화소영역을 정의하는 일부 게이트배선 상부에 아일랜드 형태로 소스/드레인 금속층(133)을 형성한다.Simultaneously with the formation of the data line, the source / drain metal layer 133 is formed in an island form on the gate line defining the pixel area.

도 4e에 도시한 바와 같이, 상기 이중 데이터배선 등이 형성된 기판의 전면에 전술한 바와 같은 절연물질로 제 2 절연층인 보호층(137)을 형성한 후, 이를 패터닝하여 상기 데이터패드 상부에 제 1 데이터패드 콘택홀(미도시)과, 상기 데이터배선의 끝단 상부에 제 2 데이터패드 콘택홀(미도시)과, 상기 드레인전극 상부에 드레인 콘택홀(139)을 형성한다. 또한, 상기 소스/드레인 금속층 상에 스토리지 콘택홀(141)을 형성한다.As shown in FIG. 4E, the protective layer 137, which is the second insulating layer, is formed on the front surface of the substrate on which the double data wiring and the like are formed, and then patterned. A first data pad contact hole (not shown), a second data pad contact hole (not shown) is formed on an upper end of the data line, and a drain contact hole 139 is formed on the drain electrode. In addition, a storage contact hole 141 is formed on the source / drain metal layer.

여기서, 도시하지는 않았지만 상기 게이트패드 상부에 게이트패드 콘택홀(미도시)을 형성한다.Although not shown, a gate pad contact hole (not shown) is formed on the gate pad.

다음으로, 상기 각 콘택홀이 형성된 기판의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)와 같은 투명 도전성금속을 증착하여 투명전극층(미도시)을 형성한다.Next, a transparent conductive layer such as indium tin oxide (ITO) and indium zinc oxide (IZO) is deposited on the entire surface of the substrate on which the contact holes are formed to form a transparent electrode layer (not shown).

도 4f에 도시한 바와 같이, 상기 투명전극층을 패터닝하여, 일측은 상기 드레인 콘택홀(139)을 통해 상기 드레인전극(127))과 전기적으로 접촉하고 타측은 상기 스토리지 콘택홀(141)을 통해 상기 소스/드레인 금속층인 스토리지 전극(133)과 전기적으로 접촉하는 화소전극(143)과, 도시하지는 않았지만 상기 제 1 데이터패드 콘택홀과 상기 제 2 데이터패드 콘택홀에 동시에 충진되어 상기 데이터배선(115a)과 상기 데이터패드를 전기적으로 연결하는 데이터패드 단자와, 상기 게이트패드 콘택홀에 충진되어 상기 게이트패드 상에 아일랜드 형태로 패턴되는 게이트패드 단자를 형성한다.As shown in FIG. 4F, the transparent electrode layer is patterned, and one side of the transparent electrode layer is in electrical contact with the drain electrode 127 through the drain contact hole 139, and the other side of the transparent electrode layer is formed through the storage contact hole 141. The pixel electrode 143 which is in electrical contact with the storage electrode 133 which is a source / drain metal layer, and the first data pad contact hole and the second data pad contact hole are not simultaneously shown, and are simultaneously filled in the data wiring 115a. And a data pad terminal electrically connecting the data pad to the data pad, and a gate pad terminal filled in the gate pad contact hole and patterned in an island shape on the gate pad.

도 5는 본 발명의 제 2 예에 따른 액정표시장치용 어레이기판의 일부 평면도이다.5 is a partial plan view of an array substrate for a liquid crystal display according to a second example of the present invention.

본 발명의 제 2 예에서는 상기 제 1 데이터배선(115a)과 제 2 데이터배선(115b)으로 분기된 데이터배선에서, 상기 분기된 두 배선중 임의의 한 배선이 단선 되더라도 상기 소스전극(125)에 원활하게 데이터신호를 공급할 수 있는 구조로서, 상기 소스전극에 근접한 제 1 데이터배선(115a)의 일부에서 상기 소스전극(125)으로 연장되도록 패터닝하여, 전체적으로 상기 데이터배선이 사다리형상을 하도록 구성한 구조이다.In the second example of the present invention, in the data wiring branched into the first data wiring 115a and the second data wiring 115b, even if any one of the two branched wirings is disconnected, the source electrode 125 is connected to the source electrode 125. A structure capable of smoothly supplying a data signal is a structure in which a portion of the first data line 115a adjacent to the source electrode extends to the source electrode 125 so that the data line has a ladder shape as a whole. .

따라서, 공정이 진행되는 과정 중 상기 두 배선중 임의의 배선이 단선 되더라도 데이터신호의 흐름은 원활히 이루어지게 된다.Therefore, even if any one of the two wires is disconnected during the process, the data signal flows smoothly.

전술한 제 1 예와 제 2 의 구조는 상기 분기된 두 배선중 임의의 한 배선이 단선 되었다 하더라도 나머지 한 배선에 의해 데이터신호가 정상적으로 흐를 수 있는 구조이다.The first and second structures described above are structures in which a data signal can flow normally by one wire even if any one of the two branched wires is disconnected.

이하, 상기 제 1 예와 제 2 예의 구조에서 데이터배선과 게이트배선이 단락 되었을 경우, 각각의 수리방법을 이하 도 6과 도 7을 참조하여 설명한다.Hereinafter, when the data wiring and the gate wiring are shorted in the structures of the first and second examples, respective repair methods will be described with reference to FIGS. 6 and 7.

도 6은 본 발명의 제 1 예에 따른 구성에서, 배선간의 단락이 발생하였을 경우를 위한 수리방법을 도시한 단면도이다.6 is a cross-sectional view showing a repairing method for a case where a short circuit occurs between wirings in the configuration according to the first example of the present invention.

도 3의 구성에서 상기 분기된 제 1 데이터배선(115a)과 제 2 데이터배선(115b) 중 임의의 한 배선과 상기 게이트배선(113)이 단락(short)되었을 경우에는 도시한 바와 같이, 상기 단락된 부분(A)의 데이터배선을 상기 단락점의상/하를 각각 절단부(B)(C)로 하여 각각을 절단하여 준다.In the configuration of FIG. 3, when any one of the branched first data lines 115a and the second data lines 115b and the gate line 113 are shorted, the short circuit as shown in FIG. The data wiring of the part A is cut | disconnected by making the cutting part B (C) the upper / lower of the said short-circuit point, respectively.

이때, 상기 절단부(B)(C) 사이의 신호의 흐름을 완전히 차단하기 위해, 상기 두배선(115a)(115b) 사이에 노출된 액티브라인(131a)까지 절단하여 준다.At this time, in order to completely block the flow of the signal between the cutting portion (B) (C), it cuts to the active line (131a) exposed between the two wiring (115a, 115b).

상기 절단방법은 미세한 부분을 절단해야 하므로 일반적으로 레이저빔(laser beam)을 사용한다The cutting method generally requires the use of a laser beam since it is necessary to cut minute portions.

도 7은 본 발명의 제 2 예에 따른 구성에서, 배선간의 단락이 발생하였을 경우를 위한 수리방법을 도시한 단면도이다.7 is a cross-sectional view showing a repairing method for a case where a short circuit occurs between wirings in the configuration according to the second example of the present invention.

도시한 바와 같이, 제 2 예의 구성에서 상기 분기된 제 1 데이터배선(115a)과 제 2 데이터배선(115b)중 임의의 한 배선이 상기 게이트배선(113)과 단락 되었을 경우, 상기 데이터배선 중 상기 단락부분(D)과 근접한 부분의 하측(F)을 절단하고, 상기 게이트배선(113)과 단락되지 않은 데이터배선에서 상기 소스전극으로 연장된 부분(G)또한 절단한다.As shown, when any one of the branched first data wiring 115a and the second data wiring 115b is shorted with the gate wiring 113 in the second example configuration, the The lower side F of the portion close to the short circuit portion D is cut off, and the portion G extending from the data line not shorted to the gate wiring 113 to the source electrode is also cut.

즉, 상기 게이트배선(113)과 단락되지 않은 데이터배선을 상기 게이트배선과 단락된 데이터배선으로부터 완전히 독립하도록 한다.That is, the data wiring not shorted to the gate wiring 113 is completely independent from the data wiring shorted to the gate wiring 113.

상기 제 1 예와 제 2 예에 따른 배선간의 단락수리 방법은 선결함을 제품으로서 제작하기에 허용 가능한 점결함으로 바꾸게 된다.The short-circuit repair method between the wirings according to the first example and the second example converts the predecessor into an acceptable one to manufacture as a product.

이러한 방법으로 본 발명에 따른 액정표시장치용 어레이기판의 구성을 이용하여 배선의 단선이나, 배선간의 단락불량을 방지할 수 있다.In this way, it is possible to prevent the disconnection of the wiring and the short circuit failure between the wirings by using the configuration of the array substrate for a liquid crystal display device according to the present invention.

따라서, 본 발명에 따른 액정표시장치용 어레이기판의 배선구조는 배선의 단선 또는 단락 불량을 수리하기 위한 리페어배선을 따로 만들어 주지 않아도 되므로 첫째, 액정패널의 개구율을 떨어뜨리는 문제가 발생하지 않으며 둘째, 화소단위로 수리가 가능하기 때문에 대면적 액정패널의 수리에 유리한 효과가 있다.Therefore, since the wiring structure of the array substrate for the liquid crystal display device according to the present invention does not have to make a repair wiring for repairing disconnection or short circuit of the wiring, firstly, there is no problem of lowering the aperture ratio of the liquid crystal panel. Since repairing by pixel unit is possible, it is advantageous to repair large area liquid crystal panel.

Claims (2)

기판상에,On the substrate, 일방향으로 연장된 게이트배선과;A gate wiring extending in one direction; 하나의 패드와 연결되고, 불순물이 도핑된 반도체라인 상에서 상기 게이트배선과 교차하면서 서로 평행하게 연장된 제 1, 2 데이터배선과;First and second data lines connected to one pad and extending in parallel with each other while crossing the gate lines on a semiconductor line doped with impurities; 상기 게이트배선 및 데이터배선과 연결된 스위칭소자와;A switching device connected to the gate wiring and the data wiring; 상기 스위칭소자로부터 액정구동신호를 인가받는 화소전극A pixel electrode receiving a liquid crystal driving signal from the switching element 을 포함하는 액정표시장치용 어레이기판.Array substrate for a liquid crystal display device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 제 1, 2 데이터배선은 상기 게이트배선과 교차하는 위치에서 서로 연결된 액정표시장치용 어레이기판.And the first and second data lines are connected to each other at a position crossing the gate line.
KR1020000024971A 2000-05-10 2000-05-10 method for fabricating liquid crystal display device KR20010103431A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000024971A KR20010103431A (en) 2000-05-10 2000-05-10 method for fabricating liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000024971A KR20010103431A (en) 2000-05-10 2000-05-10 method for fabricating liquid crystal display device

Publications (1)

Publication Number Publication Date
KR20010103431A true KR20010103431A (en) 2001-11-23

Family

ID=45809773

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000024971A KR20010103431A (en) 2000-05-10 2000-05-10 method for fabricating liquid crystal display device

Country Status (1)

Country Link
KR (1) KR20010103431A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030055405A (en) * 2001-12-26 2003-07-04 엘지.필립스 엘시디 주식회사 A Liquid crystal display device method for fabricating the same
KR20040012198A (en) * 2002-08-01 2004-02-11 비오이 하이디스 테크놀로지 주식회사 Structure of data line capable of pixel repairing
KR100446966B1 (en) * 2001-12-29 2004-09-01 엘지.필립스 엘시디 주식회사 Liquid crystal display device
KR100920022B1 (en) * 2001-12-29 2009-10-05 엘지디스플레이 주식회사 Array Panel for Liquid Crystal Display Device
KR100989203B1 (en) * 2003-06-17 2010-10-20 엘지디스플레이 주식회사 A liquid crystal display and the fabricating method
US8845378B2 (en) 2011-12-27 2014-09-30 Samsung Display Co., Ltd. Display apparatus and method of repairing the same
US9490308B2 (en) 2014-10-21 2016-11-08 Samsung Display Co., Ltd. Organic light-emitting diode display

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06102536A (en) * 1992-09-22 1994-04-15 Hitachi Ltd Thin film transistor array
KR0141201B1 (en) * 1994-04-12 1998-06-15 김광호 Liquid crystal display device
KR19990003279A (en) * 1997-06-25 1999-01-15 윤종용 Pixel Structure of Liquid Crystal Display
KR20000060802A (en) * 1999-03-19 2000-10-16 윤종용 thin film transistor substrates for liquid crystal displays and repairing methods thereof
KR100517135B1 (en) * 1997-10-27 2005-11-29 삼성전자주식회사 Thin film transistor substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06102536A (en) * 1992-09-22 1994-04-15 Hitachi Ltd Thin film transistor array
KR0141201B1 (en) * 1994-04-12 1998-06-15 김광호 Liquid crystal display device
KR19990003279A (en) * 1997-06-25 1999-01-15 윤종용 Pixel Structure of Liquid Crystal Display
KR100517135B1 (en) * 1997-10-27 2005-11-29 삼성전자주식회사 Thin film transistor substrate
KR20000060802A (en) * 1999-03-19 2000-10-16 윤종용 thin film transistor substrates for liquid crystal displays and repairing methods thereof

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030055405A (en) * 2001-12-26 2003-07-04 엘지.필립스 엘시디 주식회사 A Liquid crystal display device method for fabricating the same
KR100446966B1 (en) * 2001-12-29 2004-09-01 엘지.필립스 엘시디 주식회사 Liquid crystal display device
KR100920022B1 (en) * 2001-12-29 2009-10-05 엘지디스플레이 주식회사 Array Panel for Liquid Crystal Display Device
KR20040012198A (en) * 2002-08-01 2004-02-11 비오이 하이디스 테크놀로지 주식회사 Structure of data line capable of pixel repairing
KR100989203B1 (en) * 2003-06-17 2010-10-20 엘지디스플레이 주식회사 A liquid crystal display and the fabricating method
US8845378B2 (en) 2011-12-27 2014-09-30 Samsung Display Co., Ltd. Display apparatus and method of repairing the same
US9490308B2 (en) 2014-10-21 2016-11-08 Samsung Display Co., Ltd. Organic light-emitting diode display
US9698205B2 (en) 2014-10-21 2017-07-04 Samsung Dipslay Co., Ltd. Organic light-emitting diode display
US10050093B2 (en) 2014-10-21 2018-08-14 Samsung Display Co., Ltd. Organic light-emitting diode display with interconnect lines connected to four corners of the unit pixel
USRE48895E1 (en) 2014-10-21 2022-01-18 Samsung Display Co., Ltd. Organic light-emitting diode display apparatus
USRE49958E1 (en) 2014-10-21 2024-04-30 Samsung Display Co., Ltd. Organic light-emitting diode display

Similar Documents

Publication Publication Date Title
KR100628680B1 (en) TFT array panel
KR100759283B1 (en) Display device and defect-restoration method therefor
KR100313245B1 (en) Liquid Crystal Display Device with Repair Function
KR100715904B1 (en) method for fabricating liquid crystal display device
KR20010103431A (en) method for fabricating liquid crystal display device
KR100603840B1 (en) method for fabricating liquid crystal display device with repair line
KR100695614B1 (en) Repair method for one pixel using laser chemical vapor deposition and a repaired substrate of liquid crystal display device
KR100293503B1 (en) Thin film transistor type liquid crystal display device and repairing method therefor
KR100679916B1 (en) Array sustrate for liquid crystal display device and method for fabricating the same
KR20010103430A (en) method for fabricating liquid crystal display device with repair line
KR100660808B1 (en) TFT array panel, Liquid crystal display device
KR100772939B1 (en) method for repairing a substrate for liquid crystal display device
KR100679513B1 (en) Array substrate of Liquid crystal display
KR100719916B1 (en) Tft-lcd with means for repairing line open and interlayer short
KR100963414B1 (en) Liquid Crystal Display Device And Fabricating Method thereof
KR20040026929A (en) array board for liquid crystal display and fabrication method of thereof
KR100885839B1 (en) Liquid crystal display
KR101030530B1 (en) liquid crystal display device and method for manufacturing the same
KR100631369B1 (en) Array Panel used for a Liquid Crystal Display and method for fabricating the same
KR100679515B1 (en) TFT array panel
KR100885804B1 (en) Thin film transistor lcd and method for manufacturing lcd
KR100675930B1 (en) Method for repairing data openning of flat display array
KR20070061976A (en) Liquid crystal display device and manufacturing for thereof
KR101124479B1 (en) The substrate for LCD and method for fabricating of the same
KR100812137B1 (en) array panel for liquid crystal display devices and manufacturing method of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application