JPH07326617A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH07326617A
JPH07326617A JP14075094A JP14075094A JPH07326617A JP H07326617 A JPH07326617 A JP H07326617A JP 14075094 A JP14075094 A JP 14075094A JP 14075094 A JP14075094 A JP 14075094A JP H07326617 A JPH07326617 A JP H07326617A
Authority
JP
Japan
Prior art keywords
layer
refractory metal
metal silicide
wiring
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14075094A
Other languages
English (en)
Inventor
Tetsuo Hosoya
徹夫 細矢
Katsuyuki Machida
克之 町田
Hideo Akitani
秀夫 秋谷
Kazuo Imai
和雄 今井
Eisuke Arai
英輔 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP14075094A priority Critical patent/JPH07326617A/ja
Publication of JPH07326617A publication Critical patent/JPH07326617A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 配線を経由した拡散層相互間または拡散層と
ゲート電極との相互間の不純物の拡散,シリサイド反応
層の厚膜化による拡散層の接合リークの発生および配線
の密着不良などを解決し、旧来のLSI製造技術と親和
性の良い高耐熱性配線が得られ、動作特性に優れた半導
体装置およびその製造方法を得る。 【構成】 n型半導体基板1の表面には例えばボロンを
拡散してp型拡散層2およびこの拡散層2の一部が露出
するように開口4を有して絶縁膜3が形成されており、
この拡散層2の表面には、例えば第1のタングステンシ
リサイド層5をECRにより形成した窒素系プラズマで
窒化した不純物拡散バリアとしての窒化物層6が形成さ
れ、この窒化物層6上には例えば第2のタングステンシ
リサイド層を約100nm程度の厚さに形成してなるシ
リサイド配線8が形成されている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えばp型およびn型
の低抵抗半導体層と接続する耐高熱性配線を有する半導
体装置およびその製造方法に関するものである。
【0002】
【従来の技術】近年、半導体装置においては、半導体素
子の微細化が著しくなり、動作速度の高速化および半導
体素子を高密度に搭載することによる装置の多機能化が
進んでいる。また、半導体素子同士を接続するLSI配
線の形成においては、動作速度の高速化のための配線の
低抵抗化が重要である。また、多数の半導体素子の拡散
層相互間または拡散層とゲート電極とをそれぞれ任意に
相互接続する場合には、熱処理工程に対する配線の安定
性,配線を経由した不純物の相互拡散の防止が重要であ
る。
【0003】従来、配線構造の第1の例としては、配線
材料として高融点金属とシリコンとからなる高融点金属
シリサイド(以下、シリサイドという)を用いていた。
図6は、シリサイドを配線材料として用いた半導体装置
の構成を示す要部断面図である。図6において、例えば
p型の半導体基板61の表面には、比較的深く形成され
たnウェル62中に例えばボロンを拡散して形成したp
型の導電性の拡散層63と、半導体基板61中に例えば
リンを拡散して形成したn型の導電性の拡散層64とが
シリサイド配線65により接続されている。シリサイド
は、低抵抗であり、高温熱処理耐性にも優れており、ま
た、シリコンを含有するため、シリコン基板上に形成さ
れた拡散層との接続において拡散層シリコンの消費は発
生せず、オーミックコンタクトも容易である。
【0004】しかしながら、図6に示す半導体装置にお
いては、シリサイド配線65はp型拡散層63とn型拡
散層64とにそれぞれ直接接触するので、熱処理工程に
おいて、拡散層63および拡散層64にそれぞれ含まれ
ている不純物であるボロンおよびリンがシリサイド配線
65へ拡散することになる。一方、シリサイド中の不純
物は極めて速い速度で拡散することが知られている。例
えば文献(C.L.Chu et.al.”Measurement of Lateral Do
pant Diffusion in Thin Silicide layers”IEEE Tran
s. Electron Devices, Vol.39, No.10, P.2333,1992 )
に詳細に述べられているようにシリサイド中での不純物
の拡散速度はシリコン中での拡散速度に比べて数桁大き
い。
【0005】このようにシリサイドを用いた配線では、
シリサイドを経由したボロンおよびリンの相互拡散が生
じ、図中に矢印で示すようにn型領域へp型不純物が輸
送され、また、p型領域へn型不純物が輸送される結
果、各領域で伝導に寄与する不純物が相殺され、拡散層
の抵抗増加やコンタクト抵抗の増加という問題が生じて
いた。図6に示したようにn型拡散層64がn型ゲート
電極に置き換えられた場合も事情は同じであり、この場
合はゲート電極の抵抗増加によりMOSFETの閾値電
圧が変動するという問題が生じていた。
【0006】従来の配線構造の第2の例としては、この
ような配線を経由した不純物の相互拡散防止を意図した
半導体装置として図7に要部断面図を示したように高融
点金属を用いる半導体装置が提案されている。図7で
は、p型の導電性の拡散層63とn型の導電性の拡散層
64とが高融点金属配線75により接続されている。こ
のような構成によれば、高融点金属中での不純物の拡散
係数は極めて小さいので、n型領域とp型領域との間の
不純物の相互拡散の問題は生じない。また、この半導体
装置では、拡散層上において、熱処理によりこの高融点
金属と拡散層のシリコンとでシリサイド反応層76,7
7を形成し、これによってオーミックコンタクトを得る
とともにこの高融点金属配線75と拡散層63,64と
の密着力を確保していた。
【0007】
【発明が解決しようとする課題】しかしながら、このよ
うに構成された半導体装置において、このシリサイド反
応層76,77の形成においては、拡散層63,64の
表層のシリコンがシリサイド化のために消費されるの
で、拡散層63,64の接合までの深さが浅くなり、接
合リークが発生するという問題を生じていた。この接合
リークを防ぐためシリサイド反応層76,77を薄くす
るためには、高融点金属膜の堆積膜厚を十分に薄くして
シリサイド化の供給源に制限を加えたり、後続の熱処理
工程を低温化するなどの大きなプロセス条件の変更を伴
う対策が必要になる。しかし、一方では、その結果、コ
ンタクト抵抗が増大したり、配線としての抵抗が増大す
るのみでなく、高融点金属膜の剥離が発生するという製
造工程上重大な障害をもたらしていた。
【0008】したがって本発明は、前述した従来の課題
を解決するためになされたものであり、その目的は、配
線を経由した拡散層相互間または拡散層とゲート電極と
の相互間の不純物の拡散,シリサイド反応層の厚膜化に
よる拡散層の接合リークの発生および配線の密着不良な
どの問題を解決し、旧来のLSI製造技術と親和性の良
い高耐熱性配線が得られるとともに動作特性に優れた半
導体装置およびその製造方法を提供することにある。
【0009】
【課題を解決するための手段】このような目的を達成す
るために本発明による半導体装置は、高融点金属シリサ
イド層を窒化処理で形成した窒化物層を含む配線を有し
ている。また、他の発明による半導体装置は、半導体基
板の表面に形成された拡散層と接続する高融点金属シリ
サイド層からなる配線、または半導体基板上に絶縁膜を
介して形成された不純物含有の低抵抗多結晶シリコン層
を少なくとも構成層とする電極と接続する高融点金属シ
リサイド層からなる配線を備えた半導体装置において、
高融点金属シリサイド層の接続面に窒化処理で形成され
た窒化物層を有している。
【0010】また、他の発明による半導体装置は、半導
体基板の表面に形成された拡散層と接続するポリサイド
配線を有し、このポリサイド配線は下層が低抵抗の多結
晶シリコン層であり、上層が高融点金属シリサイド層で
ある積層体から形成された半導体装置において、多結晶
シリコン層の高融点金属シリサイド層との接続面に窒化
処理で形成したシリコン窒化物層を有している。
【0011】また、他の発明による半導体装置は、半導
体基板上に絶縁膜を介して形成されたポリサイド配線を
有し、このポリサイド配線は下層が低抵抗の多結晶シリ
コン層であり、上層が第1の高融点金属シリサイド層で
ある積層体から形成され、第1の高融点金属シリサイド
層上に第2の高融点金属シリサイド層が積層して形成さ
れた半導体装置において、第1の高融点金属シリサイド
層の第2の高融点金属シリサイド層との接続面に窒化処
理で形成したシリコン窒化物層を有している。
【0012】また、他の発明による半導体装置は、半導
体基板上に絶縁膜を介して形成された不純物含有の低抵
抗の第1の多結晶シリコン層を少なくとも構成層とする
電極と接続するポリサイド配線を有し、このポリサイド
配線は下層が低抵抗の第2の多結晶シリコン層であり、
上層が高融点金属シリサイド層である積層体から形成さ
れた半導体装置において、第2の多結晶シリコン層の高
融点金属シリサイド層との接続面に窒化処理で形成した
シリコン窒化物層を有している。
【0013】また、本発明による半導体装置の製造方法
は、窒化物層を電子サイクロトロン共鳴(ECR)によ
り形成した窒素系プラズマで窒化して形成するものであ
る。
【0014】この効果を示す例としてECRによるシリ
コン含有層の窒化で形成した窒化物層は、例えばマイク
ロ出力は約900W,N2 ガス圧力は約0.5mTor
r,RFバイアスは約0.5W/cm2 ,窒化時間は約
1分で厚さ約5nm程度の窒化物層が形成される。この
窒化物層を形成することにより、約900℃,1時間の
熱処理において、多結晶ポリシリコン層からのリンの外
方拡散が防止でき、かつリンドープポリシリコン/EC
R窒化物層/タングステンシリサイド構造でのポリシリ
コン・タングステンシリサイド間の接触抵抗は、リンド
ープポリシリコン/タングステンシリサイド構造でのポ
リシリコン・タングステンシリサイド間の接触抵抗に比
べて約5倍程度の抵抗であり、十分に導電性があること
もわかっている。また、RF出力の印加なしで約5分間
ECR窒素プラズマに曝すことにより、拡散バリア性を
維持しつつ、接触抵抗の増加を約1.3倍まで低減でき
ることもわかった。
【0015】さらに本発明者らが鋭意研究を重ねた結
果、シリサイド層のECR窒化物層も十分な拡散バリア
性を有していることが明らかになった。すなわちリンを
4×1020cm-3程度の高濃度にドープした多結晶シリ
コン層上に第1のタングステンシリサイド層を約10n
mの厚さにスパッタし、このタングステンシリサイド層
をECR窒化した後に第2のタングステンシリサイド層
を形成した後、約900℃,約1時間の熱処理を行った
試料についてSIMS分析によりリンの濃度分布を調べ
た結果を図5に示す。なお、図5において、窒素のプロ
ファイルには3個のピークが有るが、本発明で問題とし
ているのは中央部の最も大きなピーク(WSix中の窒
素)のみであり、他の2個のピークは関係ない。
【0016】この結果によれば、第2のタングステンシ
リサイド層中でのリン濃度は多結晶シリコン層中でのリ
ン濃度に比べて2桁小さく十分小さい。すなわち、第1
のタングステンシリサイド層をECR窒化して形成した
窒化物層が高温熱処理過程における多結晶シリコン層か
ら第2のタングステンシリサイド層へのリンの拡散を防
止してしている。換言すれば、リン拡散のバリア層とし
て十分機能していることがわかった。
【0017】
【作用】本発明における窒化物層は、高温熱処理におけ
る不純物拡散のバリアとして作用するので、高温熱処理
における不純物の配線への拡散を阻止する。また、高融
点金属シリサイド層の接続面に形成された窒化物層は、
不純物拡散のバリアとして作用するので、高温熱処理に
おける拡散層または多結晶シリコン層内に含まれている
不純物の高融点金属シリサイド層から配線への拡散を阻
止する。
【0018】また、下層の多結晶シリコン層の高融点金
属シリサイド層との接続面に形成されたシリコン窒化物
層は、不純物拡散のバリアとして作用するので、高温熱
処理における下層の多結晶シリコン層内に含まれている
不純物の上層の高融点金属シリサイド層への拡散を阻止
する。
【0019】また、第1の高融点金属シリサイド層の第
2の高融点金属シリサイド層との接続面に形成された窒
化物層は、不純物拡散のバリアとして作用するので、高
温熱処理における下層の多結晶シリコン層内に含まれて
いる不純物の第2の高融点金属シリサイド層への拡散を
阻止する。
【0020】また、下層の第2の多結晶シリコン層の高
融点金属シリサイド層との接続面に形成されたシリコン
窒化物層は、不純物拡散のバリアとして作用するので、
高温熱処理における第1の多結晶シリコン層内に含まれ
ている不純物の上層の高融点金属シリサイド層への拡散
を阻止する。
【0021】なお、バリアとしての窒化物層は、十分な
導電性を有しているので、電気的コンタクトには全く問
題がない。さらに接続配線は、高融点金属シリサイド層
であるので、接合リークと局所配線との密着不良が解決
され、旧来技術と親和性が良く、安価に低抵抗かつ高耐
熱性の配線を形成できる。
【0022】
【実施例】以下、図面を用いて本発明の実施例を詳細に
説明する。 (実施例1)図1(e)は、本発明による半導体装置の
第1の実施例による構成を示す要部断面図である。図1
(e)において、1は例えばn型の半導体基板、2はこ
の半導体基板1の表面に例えばボロンを拡散して形成さ
れたp型拡散層、3はn型半導体基板1およびp型拡散
層2の表面にこのp型拡散層2の一部が露出するように
開口を有して形成された絶縁膜である。このp型拡散層
2の表面には、例えば第1のタングステンシリサイド層
をECRにより形成した窒素系プラズマで窒化した不純
物拡散バリアとしての窒化物層6が形成され、この窒化
物層6上には例えば第2のタングステンシリサイド層を
約100nm程度の厚さに形成してなるシリサイド配線
8が形成されている。
【0023】このような構成において、p型拡散層2
は、ECRにより形成した窒素系プラズマで窒化した窒
化物層6を介してシリサイド配線8と接続される構造と
なるので、窒化物層6は不純物の拡散バリアとなり、p
型拡散層2中に含有されているボロンが高温熱処理にお
いても、シリサイド配線8中へ拡散することはない。し
たがってp型拡散層2とシリサイド配線8での不純物の
輸送は生じない。また、窒化物層6は十分な導電性があ
るので、p型拡散層2とシリサイド配線8との電気的接
続に全く問題はない。
【0024】なお、前述した実施例1においては、p型
拡散層2を用いた場合について説明したが、p型の半導
体基板の表面に例えばリンを拡散して形成したn型拡散
層を用いても全く同様の効果が得られることは言うまで
もない。
【0025】図1(a)〜(e)は、本発明による半導
体装置の製造方法の第1の実施例を説明する工程の断面
図である。図1において、まず、図1(a)に示すよう
に例えばn型の半導体基板1の表面に例えばボロンを拡
散したp型の拡散層2を形成した後、この半導体基板1
およびp型拡散層2の表面にこのp型拡散層2の一部が
露出するように開口4が設けられた絶縁膜3を形成す
る。次に図1(b)に示すように例えば第1のタングス
テンシリサイド層5をスパッタ法により薄く(5〜10
nmが望ましい)堆積する。
【0026】なお、この第1のタングステンシリサイド
層5の堆積法としては、スパッタ法に限らず、CVD法
または蒸着法で形成しても良い。次にこの第1のタング
ステンシリサイド層5をECRにより形成した窒素系プ
ラズマで窒化し、図1(c)に示すように窒化物層6を
形成する。この時のECR窒化条件としては、例えばマ
イクロ波出力は約900W,N2 ガス圧力は約0.5m
Torr,RFバイアスは約0.5W/cm2 ,窒化時
間は約5分程度で良い。次に図1(d)に示すようにこ
の窒化物層6上に例えば第2のタングステンシリサイド
層7を例えばスパッタ法により約100nm程度の厚さ
に堆積する。
【0027】次にこの第2のタングステンシリサイド層
7上に例えばフォトリソグラフィ法により所望の配線パ
タンを有するレジストパタンを形成した後、このレジス
トパタンをマスクとして第2のタングステンシリサイド
層7,窒化物層6の順にエッチングし、図1(e)に示
すようにシリサイド配線8を形成すれば、拡散層2中に
含まれたボロンが窒化物層6の拡散バリア効果により、
シリサイド配線8中に拡散することなく、配線が形成さ
れる。なお、第2のタングステンシリサイド層7と窒化
物層6との積層構造のエッチングは、例えばECRイオ
ン流エッチング法により、エッチングガスとして塩素と
酸素との混合ガスを用いて実施できる。
【0028】(実施例2)図2(e)は、本発明による
半導体装置の第2の実施例による構成を示す要部断面図
である。図2(e)において、11は例えばp型半導体
基板、12はこの半導体基板11の表面に例えばリンを
拡散して形成したn型拡散層、13はp型半導体基板1
1およびn型拡散層12の表面にこのn型拡散層12の
一部が露出するように開口を有して形成された絶縁膜で
ある。また、このn型拡散層12上には、下層が例えば
リンをドープしたn型多結晶シリコン層15と、上層が
例えばタングステンシリサイド層17とからなるポリサ
イド配線18が形成されている。また、このn型多結晶
シリコン層15の表皮には、ECRにより形成した窒素
系プラズマで窒化したシリコン窒化物からなる不純物拡
散バリアとしての窒化物層16が形成され、この窒化物
層16上には、タングステンシリサイド層17が形成さ
れる構造となっている。
【0029】このような構成において、n型拡散層12
中および多結晶シリコン層15中に含有されているリン
は、この窒化物層16の存在によりタングステンシリサ
イド層17中へ拡散することはない。また、多結晶シリ
コン層15での不純物の拡散係数はタングステンシリサ
イド層17中でのそれに比較して十分に小さいので、多
結晶シリコン層15を経由した配線長方向への不純物拡
散は問題とならない。窒化物層16を介したタングステ
ンシリサイド層17と多結晶シリコン層15との電気的
接続は、第1の実施例において説明したことと同様に窒
化物層16が十分な導電性を有しているので、問題がな
いことは言うまでもない。
【0030】なお、前述した実施例2においては、n型
拡散層12を用いた場合について説明したが、p型の拡
散層を用いた場合においても、この実施例2で説明した
ことと全く同様の効果が得られることは言うまでもな
い。
【0031】図2(a)〜(e)は、本発明による半導
体装置の製造方法の第2の実施例を説明する工程の断面
図である。図2において、まず、図2(a)に示すよう
に例えばp型の半導体基板11の表面に例えばリンを拡
散したn型の拡散層12を形成し、半導体基板11およ
び拡散層12の表面にこの拡散層12の一部が露出する
ように開口14が設けられた絶縁膜13を形成する。次
に図2(b)に示すようにノンドープの多結晶シリコン
層15をCVD法により約100nmの厚さに形成した
後、イオン注入法などにより例えばリンをこの多結晶シ
リコン層15中に導入する。
【0032】このとき、多結晶シリコン層15の少なく
とも開口14の近傍領域には拡散層12と同一の導電型
の不純物を導入すべくリンをイオン注入するが、多結晶
シリコン層15の別の領域にボロンなどのp型の不純物
を導入する必要がある場合には、次のようにすれば良
い。まず、多結晶シリコン層15上に第1の所望のレジ
ストパタンを形成し、このレジストパタンをマスクとし
てn型の不純物であるリンを多結晶シリコン層15中に
イオン注入し、次に第2の所望のレジストパタンをマス
クとしてp型の不純物であるボロンを多結晶シリコン層
15中に導入すれば良い。この後、注入した不純物イオ
ンの活性化を図るべく熱処理を実施しても良いが、以下
に述べる工程によりポリサイド配線パタンが形成された
後に熱処理を実施しても良い。
【0033】次に図2(c)に示すように例えばマイク
ロ波出力を約900W,N2 ガス圧力を約0.5mTo
rr,窒化時間を約2分程度の条件で多結晶シリコン層
15の表面をECR窒化して窒化物層16を形成する。
次に図2(d),(e)に示すように前述した実施例1
で説明した図1(d),(e)の方法と同様の方法で拡
散層12中に含まれたリンが窒化物層16の拡散バリア
効果によりポリサイド配線18の主要部であるタングス
テンシリサイド層17中に拡散することなく、配線を形
成することができる。
【0034】(実施例3)図3(e)は、本発明による
半導体装置の第3の実施例による構成を示す要部断面図
である。図3(e)において、21は例えば半導体基板
上に形成された絶縁膜であり、この絶縁膜21上にはn
型またはp型の不純物を含む多結晶シリコン層22と、
例えばタングステンシリサイド層23とからなるポリサ
イド電極24が形成されている。また、このポリサイド
電極24上には、前述した実施例1と同様に厚さの薄い
第1のタングステンシリサイド層26のECR窒化によ
り形成した窒化物層27が形成され、さらにこの窒化物
層27上には第2のタングステンシリサイド層を形成し
てなるシリサイド配線29が形成されている。
【0035】このような構成において、ポリサイド電極
24とシリサイド配線29との間に不純物拡散バリアと
してのタングステンシリサイドの窒化物層27が存在す
るので、多結晶シリコン層22中に含有されている不純
物がシリサイド配線29中に拡散することはない。
【0036】なお、前述した実施例3においては、シリ
サイド配線29が接続される電極24をポリサイド構造
とした場合について説明したが、多結晶シリコン単層か
らなる電極にとしても、前述と同様の効果が得られるこ
とは勿論である。
【0037】また、前述した実施例3においては、ポリ
サイド電極24を形成する基板を絶縁膜21とした場合
について説明したが、この絶縁膜21に代えて半導体基
板を用いても前述と同様の効果が得られることは勿論で
ある。
【0038】図3(a)〜(e)は、本発明による半導
体装置の製造方法の第3の実施例を説明する工程の断面
図である。図3において、まず、図3(a)に示すよう
に例えば絶縁膜21上に例えばリンを含有した多結晶シ
リコン層22と、例えばタングステンシリサイド層23
との積層からなるポリサイド電極24を形成する。ま
た、このポリサイド電極24の側壁部には例えばシリコ
ン酸化膜からなる側壁絶縁膜25を形成する。
【0039】次に図3(b)に示すようにポリサイド電
極24および側壁絶縁膜25が形成された絶縁膜21上
に前述した実施例1で説明した方法と同様に例えば第1
のタングステンシリサイド層26をスパッタ法により薄
く形成した後、図3(c)に示すように第1のタングス
テンシリサイド層26のECR窒化により窒化物層27
を形成する。これ以降は前述した実施例1の図1
(d),(e)で説明した方法と全く同様の方法によ
り、シリサイド配線29が形成される。
【0040】このような方法によれば、ポリサイド電極
24を構成する上層のタングステンシリサイド層23
と、配線を構成するタングステンシリサイド層28との
間に窒化物層27からなる拡散バリア層が形成されてい
るので、ポリサイド電極24の下層多結晶シリコン層2
2中に含有されているリンがタングステンシリサイド層
28中に拡散することなく、シリサイド配線29を形成
することができる。
【0041】(実施例4)図4(a)〜(d)は、本発
明による半導体装置の製造方法の第4の実施例を説明す
る工程の断面図である。図4において、まず、図4
(a)に示すように例えば絶縁膜21上に例えばリンを
含有した多結晶シリコン層22と、例えばタングステン
シリサイド層23との積層からなるポリサイド電極24
を形成する。また、このポリサイド電極24の側壁部に
は例えばシリコン酸化膜からなる側壁絶縁膜25を形成
する。
【0042】次にポリサイド電極24に接続するシリサ
イド配線29を形成する方法において、図3において実
施した厚さの薄いタングステンシリサイド層26のEC
R窒化による窒化物層27の形成の代わりに図4(b)
に示すようにポリサイド電極24を構成する上層のタン
グステンシリサイド層23の表面をECR窒化して窒化
物層36を形成する方法により、この窒化物層36を拡
散バリア層として利用することも可能であることは明か
である。これ以降の図4(c),(d)は前述した実施
例3の図3(d),(e)で説明した方法と全く同様の
方法により、シリサイド配線29が形成される。
【0043】なお、前述した実施例3および実施例4に
おいては、電極としてポリサイド構造の電極を用いた場
合について説明したが、この電極が多結晶シリコン単層
から構成されている場合についても、実施例3および実
施例4で説明した効果と全く同様の効果が得られること
は自明である。また、多結晶シリコン層22中に含有さ
れる不純物としてn型の不純物を用いて説明したが、p
型の不純物でも良いことは勿論である。
【0044】また、前述した実施例4においては、半導
体基板の表面に形成された絶縁膜上にポリサイド電極を
形成した場合について説明したが、絶縁膜上に不純物を
含有した低抵抗の多結晶シリコン層(第1の多結晶シリ
コン層)を少なくとも構成層とする電極を形成し、この
電極上に前述したポリサイド電極(第2の多結晶シリコ
ン層と高融点金属シリサイド層)を形成した場合におい
ても、多結晶シリコン層内に含有されている不純物の高
融点金属シリサイド層への拡散を阻止することができ
る。
【0045】また、前述した実施例1〜実施例4におい
ては、シリサイドとしてタングステンシリサイドを用い
た場合について説明したが、本発明はタングステンシリ
サイドに限定されるものではなく、モリブデンシリサイ
ド,チタンシリサイドまたはコバルトシリサイドなどの
シリサイドを用いても良い。さらに導電型を決定する不
純物としてn型にはリンを用いて説明したが、砒素また
はアンチモンを用いても良く、p型にはボロンを用いて
説明したが、ガリウムまたはインジウムを用いても良
い。
【0046】
【発明の効果】以上、説明したように第1の発明によれ
ば、高融点金属シリサイド層を窒化処理で形成した窒化
物層を含む配線を有することにより、高温熱処理におけ
る不純物の配線への拡散を阻止できるので、高融点金属
シリサイド層を経由した不純物の相互拡散に起因する拡
散層の抵抗増加や電極の抵抗増加を防止することができ
るという極めて優れた効果が得られる。
【0047】また、第2の発明によれば、半導体基板の
表面に形成された拡散層と接続する高融点金属シリサイ
ド層からなる配線、または半導体基板上に絶縁膜を介し
て形成された不純物含有の低抵抗多結晶シリコン層を少
なくとも構成層とする電極と接続する高融点金属シリサ
イド層からなる配線を備えた半導体装置において、高融
点金属シリサイド層の接続面に窒化処理で形成された窒
化物層を有することにより、拡散層または多結晶シリコ
ン層内に含まれている不純物の高融点金属シリサイド層
への拡散を阻止できるので、高融点金属シリサイド配線
を経由した不純物の相互拡散に起因する拡散層の抵抗増
加や電極の抵抗増加を防ぐことができるという極めて優
れた効果が得られる。
【0048】また、第3の発明によれば、半導体装置
は、半導体基板の表面に形成された拡散層と接続するポ
リサイド配線を有し、このポリサイド配線は下層が低抵
抗の多結晶シリコン層であり、上層が高融点金属シリサ
イド層である積層体から形成された半導体装置におい
て、多結晶シリコン層の高融点金属シリサイド層との接
続面に窒化処理で形成したシリコン窒化物層を有するこ
とにより、下層の多結晶シリコン層内に含まれている不
純物の上層の高融点金属シリサイド層への拡散を阻止で
きるので、ポリサイド配線を経由した不純物の相互拡散
に起因する拡散層の抵抗増加や電極の抵抗増加を防ぐこ
とができるという極めて優れた効果が得られる。
【0049】また、第4の発明によれば、半導体装置
は、半導体基板上に絶縁膜を介して形成されたポリサイ
ド配線を有し、このポリサイド配線は下層が低抵抗の多
結晶シリコン層であり、上層が第1の高融点金属シリサ
イド層である積層体から形成され、第1の高融点金属シ
リサイド層上に高融点金属シリサイド層が積層して形成
された半導体装置において、第1の高融点金属シリサイ
ド層の第2の高融点金属シリサイド層との接続面に窒化
処理で形成したシリコン窒化物層を有することにより、
下層の多結晶シリコン層内に含まれている不純物の第2
の高融点金属シリサイド層への拡散を阻止できるので、
ポリサイド配線を経由した不純物の相互拡散に起因する
電極の抵抗増加を防ぐことができるという極めて優れた
効果が得られる。
【0050】また、第5の発明によれば、半導体基板上
に絶縁膜を介して形成された不純物含有の低抵抗の第1
の多結晶シリコン層を少なくとも構成層とする電極と接
続するポリサイド配線を有し、このポリサイド配線は下
層が低抵抗の第2の多結晶シリコン層であり、上層が高
融点金属シリサイド層である積層体から形成された半導
体装置において、配線の第2の多結晶シリコン層の高融
点金属シリサイド層との接続面に窒化処理で形成したシ
リコン窒化物層を有することにより、第1の多結晶シリ
コン層内に含まれている不純物の高融点金属シリサイド
層への拡散を阻止できるので、ポリサイド配線を経由し
た不純物の相互拡散に起因する電極の抵抗増加を防ぐこ
とができるという極めて優れた効果が得られる。
【0051】また、本発明による半導体装置の製造方法
によれば、第1の高融点金属シリサイド層または多結晶
シリコン層を電子サイクロトロン共鳴により形成された
窒素系プラズマに曝して第1の高融点金属シリサイド層
の表面または多結晶シリコン層の表面に窒化物層または
シリコン窒化物層を形成した後、この窒化物層またはシ
リコン窒化物層上に配線層である第2の高融点金属シリ
サイド層を形成することにより、高温熱処理工程におい
て不純物を含む拡散層または多結晶シリコン層から配線
への不純物の外方拡散を防止することができるので、第
2の高融点金属シリサイド層を経由した不純物の相互拡
散に起因する拡散層の抵抗増加や電極の抵抗増加を防ぐ
ことができるという極めて優れた効果が得られる。
【0052】また、電子サイクロトロン共鳴による窒素
系プラズマで窒化して形成された窒化物層は、十分に低
抵抗であるので、不純物を含む多結晶シリコン層と第2
の高融点金属シリサイド層との電気的接続に何等問題は
生じない。さらに配線材料には従来の製造工程で多用さ
れ易い低抵抗の第2の高融点金属シリサイド層を用いて
いるので、旧来のLSI製造技術と親和性の良い半導体
装置の製造が実現可能となり、動作特性に優れた半導体
装置が得られるという極めて優れた効果を有する。
【図面の簡単な説明】
【図1】 本発明による半導体装置およびその製造方法
の第1の実施例を説明する工程の要部断面図である。
【図2】 本発明による半導体装置およびその製造方法
の第2の実施例を説明する工程の要部断面図である。
【図3】 本発明による半導体装置およびその製造方法
の第3の実施例を説明する工程の要部断面図である。
【図4】 本発明による半導体装置およびその製造方法
の第4の実施例を説明する工程の要部断面図である。
【図5】 本発明に係わる不純物拡散に対する窒化物層
の拡散バリアの効果を説明する図である。
【図6】 従来の半導体装置の構成を説明する要部断面
図である。
【図7】 従来の半導体装置の構成を説明する要部断面
図である。
【符号の説明】
1…n型半導体基板、2…p型拡散層、3…絶縁膜、4
…開口部、5…第1のタングステンシリサイド層、6…
窒化物層、7…第2のタングステンシリサイド層、8…
シリサイド配線、11…p型半導体基板、12…n型拡
散層、13…絶縁膜、14…開口、15…n型多結晶シ
リコン層、16…窒化物層、17…タングステンシリサ
イド層、18…ポリサイド配線、21…絶縁膜、22…
多結晶シリコン層、23…タングステンシリサイド層、
24…ポリサイド電極、25…側壁絶縁膜、26…第1
のシリサイド層、27…窒化物層、28…第2のタング
ステンシリサイド層、29…シリサイド配線、36…窒
化物層。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/78 H01L 29/78 301 G (72)発明者 今井 和雄 東京都千代田区内幸町1丁目1番6号 日 本電信電話株式会社内 (72)発明者 荒井 英輔 東京都千代田区内幸町1丁目1番6号 日 本電信電話株式会社内

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 高融点金属シリサイド層を窒化処理で形
    成した窒化物層を含む配線を備えたことを特徴とする半
    導体装置。
  2. 【請求項2】 半導体基板の表面に形成された拡散層と
    接続する高融点金属シリサイド層からなる配線、または
    半導体基板上に絶縁膜を介して形成された不純物含有の
    低抵抗多結晶シリコン層を少なくとも構成層とする電極
    と接続する高融点金属シリサイド層からなる配線を備え
    た半導体装置において、 前記高融点金属シリサイド層の接続面に窒化処理で形成
    された窒化物層を有することを特徴とする半導体装置。
  3. 【請求項3】 半導体基板の表面に形成された拡散層と
    接続するポリサイド配線を有し、このポリサイド配線は
    下層が低抵抗の多結晶シリコン層であり、上層が高融点
    金属シリサイド層である積層体から形成された半導体装
    置において、 前記多結晶シリコン層の前記高融点金属シリサイド層と
    の接続面に窒化処理で形成したシリコン窒化物層を有す
    ることを特徴とする半導体装置。
  4. 【請求項4】 半導体基板上に絶縁膜を介して形成され
    たポリサイド配線を有し、このポリサイド配線は下層が
    低抵抗の多結晶シリコン層であり、上層が第1の高融点
    金属シリサイド層である積層体から形成され、前記第1
    の高融点金属シリサイド層上に第2の高融点金属シリサ
    イド層が積層して形成された半導体装置において、 前記第1の高融点金属シリサイド層の前記第2の高融点
    金属シリサイド層との接続面に窒化処理で形成したシリ
    コン窒化物層を有することを特徴とする半導体装置。
  5. 【請求項5】 半導体基板上に絶縁膜を介して形成され
    た不純物含有の低抵抗の第1の多結晶シリコン層を少な
    くとも構成層とする電極と接続するポリサイド配線を有
    し、このポリサイド配線は下層が低抵抗の第2の多結晶
    シリコン層であり、上層が高融点金属シリサイド層であ
    る積層体から形成された半導体装置において、 前記第2の多結晶シリコン層の前記高融点金属シリサイ
    ド層との接続面に窒化処理で形成したシリコン窒化物層
    を有することを特徴とする半導体装置。
  6. 【請求項6】 半導体基板の表面に形成された拡散層上
    に第1の高融点金属シリサイド層を形成する工程と、 前記第1の高融点金属シリサイド層を電子サイクロトロ
    ン共鳴により形成された窒素系プラズマに曝して窒化物
    層を形成する工程と、 前記窒化物層上に第2の高融点金属シリサイド層を形成
    する工程と、 前記第2の高融点金属シリサイド層および窒化物層を上
    層から順次配線に対応したパタン形状に加工する工程
    と、を備えたことを特徴とする半導体装置の製造方法。
  7. 【請求項7】 請求項6において、前記第1の高融点金
    属シリサイド層が形成される下地基体が不純物含有の低
    抵抗多結晶シリコン層からなる電極であることを特徴と
    する半導体装置の製造方法。
  8. 【請求項8】 半導体基板の表面に形成された拡散層上
    に多結晶シリコン層を形成する工程と、 前記多結晶シリコン層の所望の領域に導電型を与える不
    純物をイオン注入する工程と、 前記多結晶シリコン層を電子サイクロトロン共鳴により
    形成された窒素系プラズマに曝して前記多結晶シリコン
    層の表面にシリコン窒化物層を形成する工程と、 前記シリコン窒化物層上に高融点金属シリサイド層を形
    成する工程と、 前記高融点金属シリサイド層,シリコン窒化物層および
    多結晶シリコン層を上層から順次配線に対応したパタン
    形状に加工する工程と、を備えたことを特徴とする半導
    体装置の製造方法。
  9. 【請求項9】 請求項8において、前記多結晶シリコン
    層が形成される下地基体がポリサイド構造の電極である
    ことを特徴とする半導体装置の製造方法。
JP14075094A 1994-06-01 1994-06-01 半導体装置およびその製造方法 Pending JPH07326617A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14075094A JPH07326617A (ja) 1994-06-01 1994-06-01 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14075094A JPH07326617A (ja) 1994-06-01 1994-06-01 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH07326617A true JPH07326617A (ja) 1995-12-12

Family

ID=15275869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14075094A Pending JPH07326617A (ja) 1994-06-01 1994-06-01 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH07326617A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335891A (ja) * 1997-03-31 2007-12-27 Freescale Semiconductor Inc 半導体デバイス

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007335891A (ja) * 1997-03-31 2007-12-27 Freescale Semiconductor Inc 半導体デバイス

Similar Documents

Publication Publication Date Title
US6388296B1 (en) CMOS self-aligned strapped interconnection
JPH11260759A (ja) 半導体装置の製造方法
JPS58175846A (ja) 半導体装置の製造方法
JPH0837164A (ja) 半導体装置の製造方法
JPH0794731A (ja) 半導体装置及びその製造方法
JPH08111527A (ja) 自己整合シリサイド領域を有する半導体デバイスの製造方法
JPH0661177A (ja) 半導体集積回路装置およびその製造方法
US5320971A (en) Process for obtaining high barrier Schottky diode and local interconnect
JPH08116057A (ja) 半導体装置のTiNゲート電極の製造方法
EP0613180A2 (en) Semiconductor device having wiring electrodes
JP3156001B2 (ja) 半導体装置の製造方法
JPH07326617A (ja) 半導体装置およびその製造方法
JP3263941B2 (ja) 半導体装置の製造方法
JPH0653492A (ja) 半導体装置及びその製造方法
JP3061027B2 (ja) 半導体装置の製造方法
JPH09102469A (ja) 半導体装置の製造方法
US6525401B2 (en) Semiconductor device for integrated injection logic cell and process for fabricating the same
JP2886174B2 (ja) 半導体装置の製造方法
JP2874885B2 (ja) 半導体装置及びその製造方法
JPH10284438A (ja) 半導体集積回路及びその製造方法
JPH02153534A (ja) 半導体装置の製造方法
US6197672B1 (en) Method for forming polycide dual gate
JPH0897212A (ja) 半導体装置の製造方法
JPH1098187A (ja) 半導体装置の製造方法
JP3265593B2 (ja) 半導体装置の製造方法