JPH07322669A - モータのサーボ機構 - Google Patents

Abstract

(57)【要約】 【目的】 制御装置とモータとの間の配線スペースを減
少すると共に、ノイズの発生を抑制することができるモ
ータのサーボ機構を提供することである。 【構成】 制御装置４側に設けられた制御信号送信部１
２が、モータ２を制御するための制御信号をモータ２に
送信し、モータ２側に設けられた制御信号受信部２０
が、制御信号送信部１２によって送信された制御信号を
受信する。そして、同じくモータ２側に設けられた駆動
回路部１８が、制御信号受信部２０によって受信された
制御信号に応じてモータ２（モータ本体１４）を駆動す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、モータとモータを制御
する制御装置とを備えたモータのサーボ機構に関する。

【０００２】

【従来の技術】従来より、この種のサーボ機構において
は、制御装置側にパワー電源から供給される電圧を適宜
スイッチングする駆動回路を設け、この駆動回路によっ
てスイッチングされる電圧を、モータの励磁巻線へ電力
線を介して供給することにより、モータの回転を制御す
るようにしていた。

【０００３】

【発明が解決しようとする課題】しかしながら、上記従
来のサーボ機構においては、制御装置とモータとの間に
太い電力線を配設しなければならないため、配線スペー
スが大きくなってしまうという問題があった。

【０００４】そして、電力線には高速にスイッチングさ
れる高電圧が印加されるため、高周波ノイズが放射され
て、周辺機器や電力線と並行して配設されるモータのセ
ンサ信号線等に悪影響を与えてしまうという問題があ
り、また、制御装置とモータとの離間距離が大きくなる
と、電力線とアースとの浮遊容量が大きくなって、電力
線からの漏洩電流が所定の規格値以上になってしまうと
いう問題もあった。

【０００５】本発明は、このような問題に鑑みなされた
ものであり、制御装置とモータの間の配線スペースを減
少すると共に、ノイズの発生を抑制することができるモ
ータのサーボ機構を提供することを目的とする。

【０００６】

【課題を解決するための手段】即ち、上記目的を達成す
るためになされた請求項１に記載の本発明は、モータ
と、該モータを制御する制御装置と、を備えたモータの
サーボ機構において、前記制御装置側に、前記モータを
制御するための制御信号を前記モータへ送信する送信手
段を設けると共に、前記モータ側に、前記送信手段によ
り送信された制御信号を受信する受信手段と、該受信手
段により受信された制御信号に応じて前記モータを駆動
する駆動手段を設けたこと、を特徴とするモータのサー
ボ機構を要旨としている。

【０００７】また、請求項２に記載の本発明は、請求項
１に記載のモータのサーボ機構において、前記駆動手段
が、所定のＰＷＭ信号に応じてスイッチング動作を行う
ことにより前記モータの励磁巻線を通電する複数のスイ
ッチング手段からなり、前記制御装置が、前記各スイッ
チング手段を夫々スイッチングさせるための複数のＰＷ
Ｍ信号をシリアル信号に変換して、該シリアル信号を前
記制御信号として前記送信手段から送信すると共に、前
記受信手段が、前記送信手段からのシリアル信号を複数
のパラレル信号に変換して前記各スイッチング手段に供
給すること、を特徴とするモータのサーボ機構を要旨と
している。

【０００８】次に、請求項３に記載の本発明は、請求項
１に記載のモータのサーボ機構において、モータの回転
速度を検出する速度センサを備えると共に、前記制御装
置が、所定の目標回転速度と前記速度センサにより検出
された前記モータの回転速度との偏差を表す速度偏差信
号を、前記制御信号として前記送信手段から送信し、前
記駆動手段が、所定のＰＷＭ信号に応じてスイッチング
動作を行うことにより前記モータの励磁巻線を通電する
複数のスイッチング手段と、前記受信手段により受信さ
れた前記速度偏差信号に基づき、前記各スイッチング手
段へ供給するＰＷＭ信号を生成するＰＷＭ信号生成手段
と、を備えたこと、を特徴とするモータのサーボ機構を
要旨としている。

【０００９】また、請求項４に記載の本発明は、請求項
１ないし請求項３の何れかに記載のモータのサーボ機構
において、前記モータが、該モータの運転状態を検出す
るための複数のセンサを有すると共に、前記モータ側
に、前記複数のセンサから出力される複数のセンサ信号
をシリアル信号として前記制御装置へ送信するセンサ信
号送信手段を設け、前記制御装置側に、前記センサ信号
送信手段から送信されたシリアル信号を受信し、該受信
したシリアル信号を複数のパラレル状のセンサ信号に変
換するシリアル信号受信手段を設けたこと、を特徴とす
るモータのサーボ機構を要旨としている。

【００１０】

【作用及び発明の効果】上記のように構成された請求項
１に記載のモータのサーボ機構においては、制御装置側
に設けられた送信手段が、モータを制御するための制御
信号をモータへ送信し、モータ側に設けられた受信手段
が、送信手段により送信された制御信号を受信する。そ
して、同じくモータ側に設けられた駆動手段が、受信手
段によって受信された制御信号に応じてモータを駆動す
る。

【００１１】つまり、請求項１に記載のモータのサーボ
機構においては、モータ側にモータを駆動するための駆
動手段を設け、制御装置側からこの駆動手段へ制御信号
を送信することによりモータの制御を行うのである。従
って、請求項１に記載のモータのサーボ機構によれば、
制御装置とモータとの間に、高速でスイッチングされる
高電圧の印加される太い電力線を配設することなく、制
御信号を送信するための細い信号線を配設すればモータ
の駆動制御を行うことができるため、制御装置とモータ
との間の配線スペースを小さくすることができる。

【００１２】また、制御装置とモータとの間にノイズの
発生源となる電力線を配設する必要がないため、周辺機
器等に対してノイズによる悪影響を与えることを防止す
ることができる。次に、請求項２に記載のモータのサー
ボ機構では、請求項１に記載のモータのサーボ機構にお
いて、モータ側に設けられた駆動手段が、所定のＰＷＭ
信号に応じてスイッチング動作を行うことによりモータ
の励磁巻線を通電する複数のスイッチング手段から構成
されており、制御装置が、その各スイッチング手段を夫
々スイッチングさせるための複数のＰＷＭ信号をシリア
ル信号に変換し、そのシリアル信号を制御信号として送
信手段から送信する。すると、モータ側の受信手段が、
送信手段からのシリアル信号を複数のパラレル信号に変
換して各スイッチング手段に供給する。

【００１３】つまり、請求項２に記載のモータのサーボ
機構においては、モータ側に励磁巻線を通電する複数の
スイッチング手段を設けると共に、各スイッチング手段
を夫々スイッチングするための複数のＰＷＭ信号を制御
装置側からシリアル信号に変換して送信し、モータ側に
て、このシリアル信号をパラレル信号に変換して各スイ
ッチング手段へ供給するようにしている。

【００１４】従って、請求項２に記載のモータのサーボ
機構によれば、制御装置とモータとの間に、高速でスイ
ッチングされる高電圧の印加される太い電力線を配設す
ることなく、複数のＰＷＭ信号をシリアル信号に変換し
て送信するための信号線を配設すれば、モータの駆動制
御を行うことができ、制御装置とモータとの間の配線ス
ペースを小さくすることができる。

【００１５】そして、請求項２に記載のモータのサーボ
機構によれば、各スイッチング素子に夫々対応する複数
のＰＷＭ信号をシリアル信号に変換してモータへ送信す
るようにしているため、モータの励磁巻線が多数あって
スイッチング手段の数が多くなっても、制御装置とモー
タとの間に設ける信号線の数は変わらない。よって、配
線スペースを効率よく減少させることができる。また、
各スイッチング手段は、ＰＷＭ信号によってデジタル的
にオンかオフの何れかの状態で駆動されるため、電力損
失が少なくなって各スイッチング手段を小型化すること
ができる。

【００１６】次に、請求項３に記載のモータのサーボ機
構では、請求項１に記載のモータのサーボ機構におい
て、モータの回転速度を検出する速度センサを備えると
共に、駆動手段が、所定のＰＷＭ信号に応じてスイッチ
ング動作を行うことによりモータの励磁巻線を通電する
複数のスイッチング手段と、各スイッチング手段へ供給
するＰＷＭ信号を生成するＰＷＭ信号生成手段と、を備
えている。

【００１７】そして、制御装置が、所定の目標回転速度
と速度センサにより検出されたモータの実際の回転速度
との偏差を表す速度偏差信号を、送信手段から制御信号
として送信し、受信手段がその速度偏差信号を受信する
と、ＰＷＭ信号生成手段が、その受信された速度偏差信
号に基づいて、各スイッチング手段へ供給するＰＷＭ信
号を生成する。

【００１８】つまり、既述した請求項２に記載のサーボ
機構のように、制御装置側からモータ側へ、励磁巻線を
通電するスイッチング手段を駆動するためのＰＷＭ信号
を送信するように構成すれば、制御装置とモータとの間
の電力線を排除して配線スペースを減少させることがで
きるものの、制御装置がＰＷＭ信号を生成するために必
要なモータの運転状態を表す信号（例えば、励磁巻線へ
の実際の通電電流を表す信号等）を、モータ側から制御
装置側へ提供しなければならず、そのための信号線が必
要となる。

【００１９】これに対して、請求項３に記載のモータの
サーボ機構によれば、目標回転速度とモータの実際の回
転速度との偏差を表す速度偏差信号を制御装置から送信
し、モータ側にて、その速度偏差信号に基づき、各スイ
ッチング手段を駆動するためのＰＷＭ信号を生成するよ
うにしているため、モータ側から制御装置側へモータの
運転状態を表す信号を送るための信号線を減少させるこ
とができ、延いては、制御装置とモータとの間の配線ス
ペースをより減少させることができる。

【００２０】次に、請求項４に記載のモータのサーボ機
構では、モータがモータの運転状態を検出するための複
数のセンサを有すると共に、モータ側に設けられたセン
サ信号送信手段が、複数のセンサから出力される複数の
センサ信号を、シリアル信号として制御装置へ送信し、
制御装置側に設けられたセンサ信号受信手段が、センサ
信号送信手段から送信されたシリアル信号を受信して、
その受信したシリアル信号を複数のパラレル状のセンサ
信号に変換する。

【００２１】つまり、請求項４に記載のモータのサーボ
機構においては、モータの運転状態を表す複数のセンサ
信号を、モータ側からシリアル信号として送信し、制御
装置側にて、このシリアル信号をパラレル信号に変換す
るようにしている。従って、請求項４に記載のモータの
サーボ機構によれば、モータと制御装置との間にシリア
ル信号を送信するための信号線を配設すれば、制御装置
がモータの運転状態を検出するための複数のセンサ信号
を制御装置側へ送ることができるため、制御装置とモー
タとの間の配線スペースをより一層減少させることがで
きる。

【００２２】

【実施例】以下に本発明の実施例を図面と共に説明す
る。まず、図１は本発明が適用された第１実施例のモー
タのサーボ機構（以下、単にサーボ機構という）の構成
を表すブロック図である。

【００２３】図１に示すように第１実施例のサーボ機構
は、モータの運転状態を検出するための複数のセンサを
有するセンサ付モータ（以下、単にモータという）２
と、モータ２から離れた位置に配置され、複数のセンサ
から出力されるセンサ信号に基づいてモータ２の回転を
制御する制御装置４と、から構成されている。

【００２４】制御装置４は、モータ２を駆動するための
直流電圧（＋ＶＤ，−ＶＤ）を発生するパワー電源回路
６と、低電圧の信号用電圧（５Ｖ）を発生するコントロ
ーラ用電源８と、モータ２に設けられたセンサからのセ
ンサ信号に基づいてモータ２を制御するための制御信号
を出力するコントローラ１０と、コントローラ１０から
出力された制御信号をモータ２側へ送信する制御信号送
信部１２と、を備えている。

【００２５】一方、モータ２は、ステータやロータ等か
らなるモータ本体１４と、モータ本体１４と一体化さ
れ、ロータ位置を検出するための位置検出センサ及びロ
ータの回転速度及び回転方向を検出するためのエンコー
ダからなるセンサ部１６と、モータ本体１４のステータ
に巻装された励磁巻線を励磁するための駆動回路部１８
と、制御装置４から送信された制御信号を受信して駆動
回路部１８へ出力する制御信号受信部２０と、を備えて
いる。

【００２６】そして、モータ２と制御装置４とは、制御
装置４側からモータ２側へパワー電源回路６の直流電圧
（＋ＶＤ，−ＶＤ）を供給するためのコードＣｖ１，Ｃ
ｖ２と、制御装置４側からモータ２側へコントローラ用
電源８の信号用電圧（５Ｖ）を供給するためのコードＣ
ｐと、制御装置４側とモータ２側とを接地するためのコ
ードＣｇと、モータ２側のセンサ部１６からの複数のセ
ンサ信号を制御装置４側のコントローラ１０へ入力させ
るための複数のコードＣｓと、モータ２側の駆動回路部
１８に設けられた後述する保護回路からの検出信号（過
電圧検出信号ＯＶ及び過電流検出信号ＯＣ）を制御装置
４側のコントローラ１０へ入力させるための複数のコー
ドＣｈと、制御装置４側の制御信号送信部１２とモータ
２側の制御信号受信部２０とを接続する６本のコードＣ
ａ１，Ｃｂ１〜Ｃａ３，Ｃｂ３と、からなる中継コード
２１によって接続されている。

【００２７】次に、モータ２側に設けられた駆動回路部
１８の構成について、図２を用いて説明する。尚、本第
１実施例のサーボ機構において、モータ本体１４は、４
相の可変リラクタンスモータ（以下、ＳＲモータとい
う）であり、図２においてＬ１〜Ｌ４はモータ本体１４
のステータに巻装された励磁巻線を示している。

【００２８】図２に示すように、駆動回路部１８は、上
述したコードＣｖ１，Ｃｖ２を介して供給される直流電
源（＋ＶＤ，−ＶＤ）から励磁巻線Ｌ１〜Ｌ４への通電
を制御する８個のスイッチング素子Ｓ１ａ，Ｓ１ｂ〜Ｓ
４ａ，Ｓ４ｂを主要部として構成されたスイッチング素
子群２２と、その各スイッチング素子Ｓ１ａ〜Ｓ４ｂを
制御信号受信部２０からの出力信号Ｐ４ａ〜Ｐ１ｂに応
じてスイッチングするスイッチング素子駆動回路２４
と、直流電圧（＋ＶＤ，−ＶＤ）から電力供給を受け、
スイッチング素子駆動回路２４が各スイッチング素子Ｓ
１ａ〜Ｓ４ｂをスイッチングするための駆動電圧を生成
する駆動回路用電源２６と、直流電圧（＋ＶＤ，−Ｖ
Ｄ）の値が規定値よりも大きくなるとスイッチング素子
群２２に過電圧が印加されたとしてLow レベルの過電圧
検出信号ＯＶを出力すると共に、スイッチング素子群２
２側から−ＶＤ側へ流れる電流が規定値よりも大きくな
るとスイッチング素子群２２に過電流が流れたとしてLo
w レベルの過電流検出信号ＯＣを出力する保護回路２８
と、から構成されている。

【００２９】ここで、本第１実施例では、スイッチング
素子Ｓ１ａ〜Ｓ４ｂとして、ゲート−エミッタ間に電圧
を印加するとコレクタ−エミッタ間が通電する、所謂Ｉ
ＧＢＴ（Insulated-Gate Bipolar Transistor ）を使用
している。そして、スイッチング素子駆動回路２４は、
後述するように、制御信号受信部２０から出力される８
つの出力信号Ｐ４ａ，Ｐ４ｂ〜Ｐ１ａ，Ｐ１ｂに夫々対
応して、例えば、信号Ｐ１ａ，Ｐ１ｂがHighレベルであ
れば、スイッチング素子Ｓ１ａ，Ｓ１ｂのゲート−エミ
ッタ間に電圧を印加する、といった具合いに、各スイッ
チング素子Ｓ４ａ，Ｓ４ｂ〜Ｓ１ａ，Ｓ１ｂをスイッチ
ング動作させる。尚、スイッチング素子駆動回路２４
は、制御信号受信部２０からの出力信号Ｐ４ａ〜Ｐ１ｂ
をフォトカプラを介して入力するように構成されてお
り、この構成によって、モータの駆動系と信号系とのア
イソレーションが行われている。

【００３０】また、スイッチング素子群２２において、
＋ＶＤ側の各スイッチング素子Ｓ１ａ，Ｓ２ａ，Ｓ３
ａ，Ｓ４ａのエミッタと各励磁巻線Ｌ１〜Ｌ４との間に
は、抵抗器Ｒが夫々直列に接続されている。そして、ス
イッチング素子駆動回路２４は、各スイッチング素子Ｓ
１ａ〜Ｓ４ｂをオンしているときに、この抵抗器Ｒの両
端の電圧を監視することにより励磁巻線Ｌ１〜Ｌ４に流
れる電流値を検出し、その値が所定の基準値以上である
と、強制的にスイッチング素子Ｓ１ａ〜Ｓ４ｂの駆動を
停止する、所謂電流制限機能を備えている。

【００３１】そして、このように構成された駆動回路部
１８は、図３に示すように、モータ本体１４に固定され
た金属ベース基板３０に実装されている。尚、図３
（Ａ）はモータ２の側部断面を表しており、図３（Ｂ）
は図３（Ａ）におけるＸ−Ｘ矢視の断面を表している。
そして、図３において、３２は励磁巻線Ｌ１〜Ｌ４が巻
装されたステータ、３４はステータ３２を内装するフレ
ーム、３６はロータ、３８はロータ３６の中心から伸び
た回転軸、４０は金属ベース基板３０のカバー、４２は
モータ本体１４の本体カバー、４４は本体カバー４２に
取り付けられた冷却用ファンであり、４６は金属ベース
基板３０に実装されて駆動回路部１８を形成する電子部
品である。

【００３２】次に、制御装置４側の制御信号送信部１２
とモータ２側の制御信号受信部２０との構成について図
４に基づき説明する。尚、図４は、図１にて符号ＢＬ１
を付した一点鎖線の部分を表している。図４に示すよう
に、まず、制御信号送信部１２は、コントローラ１０か
ら後述するように出力される８つの制御信号Ｐ４Ａ，Ｐ
４Ｂ，Ｐ３Ａ，Ｐ３Ｂ，Ｐ２Ａ，Ｐ２Ｂ，Ｐ１Ａ，Ｐ１
Ｂを８本の入力端子Ａ〜Ｈを介して夫々入力し、シフト
・ロード端子Ｓ／Ｌの入力レベルがLow レベルからHigh
レベルに変化すると、各信号Ｐ４Ａ，Ｐ４Ｂ，…，Ｐ１
Ａ，Ｐ１Ｂをラッチすると共に、シフト・ロード端子Ｓ
／Ｌの入力レベルがHighレベルの時にクロック端子ＣＫ
から入力されるクロック信号が立ち上がる毎に、ラッチ
したデータをＨ（Ｐ１Ｂ）からＡ（Ｐ４Ａ）の順で出力
端子ＱＨからシリアル信号ＳＩＣとして出力する並列−
直列信号変換用の８ビットシフトレジスタ４８と、制御
信号受信部２０から後述するように送信されるラッチ信
号ＬＡＴＣＨの反転信号を受信し、その信号をシフトレ
ジスタ４８のシフト・ロード端子Ｓ／Ｌへ出力するライ
ンレシーバ５０と、制御信号受信部２０から後述するよ
うに送信される送信用クロック信号ＴＣＬＫを受信し、
その信号をシフトレジスタ４８のクロック端子ＣＫへ出
力するラインレシーバ５２と、シフトレジスタ４８の出
力端子ＱＨから出力されるシリアル信号ＳＩＣを制御信
号受信部２０へ送信するラインドライバ５４と、を備え
ている。

【００３３】一方、制御信号受信部２０は、ラインドラ
イバ５４から送信されたシリアル信号ＳＩＣを受信する
ラインレシーバ５６と、ラインレシーバ５６により受信
されたシリアル信号を入力端子ＩＡを介して入力すると
共に、クロック端子ＣＫから入力されるクロック信号の
立ち上がりタイミングで、入力した信号を順次シフトし
て出力端子ＱＡ〜ＱＨから出力する直列−並列信号変換
用の８ビットシフトレジスタ５８と、シフトレジスタ５
８の８ビット出力（ＱＡ〜ＱＨ）を入力端子Ｄ１〜Ｄ８
を介して入力すると共に、クロック端子ＣＫから入力さ
れる信号の立ち上がりタイミングで、入力データをラッ
チして出力端子Ｑ１〜Ｑ８からパラレルに出力するラッ
チ回路６０と、シフトレジスタ５８のクロック端子ＣＫ
へ供給する受信用クロック信号ＲＣＬＫ，ラッチ回路６
０のクロック端子ＣＫへ供給するラッチ信号ＬＡＴＣ
Ｈ，及び制御信号送信部１２に送信する送信用クロック
信号ＴＣＬＫを生成するクロック生成回路６２と、ラッ
チ信号ＬＡＴＣＨを反転するインバータ６４と、インバ
ータ６４の出力（ラッチ信号ＬＡＴＣＨの反転信号）を
制御信号送信部１２へ送信するラインドライバ６６と、
送信用クロック信号ＴＣＬＫを制御信号送信部１２へ送
信するラインドライバ６８と、を備えている。

【００３４】ここで、図４に示すように、制御信号送信
部１２側のラインドライバ５４及び制御信号受信部２０
側のラインドライバ６６，６８は、入力信号がHighレベ
ルの時に、２本の出力端子間に順方向の電流を流し（丸
印の付されていない端子から電流を出力すると共に、丸
印の付された端子から電流を入力し）、入力信号がLow
レベルの時に、その逆方向に電流を流すことにより、デ
ータを送信する。一方、制御信号送信部１２側のライン
レシーバ５０，５２及び制御信号受信部２０側のライン
レシーバ５６は、２本の入力端子間に順方向（丸印の付
されていない端子から丸印の付された端子への方向）の
電位差が生じるとHighレベルを出力し、その逆の電位差
が生じるとLow レベルを出力することにより、データを
受信する。

【００３５】そして、制御信号送信部１２と制御信号受
信部２０とは、ラインドライバ５４からラインレシーバ
５６へシリアル信号ＳＩＣを送信するための一対のコー
ドＣａ１，Ｃｂ１と、ラインドライバ６８からラインレ
シーバ５２へ送信用クロック信号ＴＣＬＫを送信するた
めの一対のコードＣａ２，Ｃｂ２と、ラインドライバ６
６からラインレシーバ５０へインバータ６４の出力（ラ
ッチ信号ＬＡＴＣＨの反転信号）を送信するための一対
のコードＣａ３，Ｃｂ３と、によって接続されている。

【００３６】つまり、本実施例のサーボ機構において
は、所謂差動型ラインドライブ方式によって、送信用ク
ロック信号ＴＣＬＫ、ラッチ信号ＬＡＴＣＨの反転信
号、及びシリアル信号ＳＩＣの伝送を行うように構成さ
れている。尚、図４では、ラインレシーバ５６について
のみ図示しているが、各ラインレシーバ５０，５２，５
６の入力端子に接続された抵抗器Ｒａ，Ｒｃは、コード
が外れた場合にでもラインレシーバの入力レベルを安定
させるための保護用抵抗であり、抵抗器Ｒｂに対して大
きな値に設定されている。また、抵抗器Ｒｄはラインレ
シーバ５０，５２，５６がオープンコレクタ出力となっ
ているため、Highレベルを出力可能にするためのプルア
ップ抵抗である。

【００３７】次に、制御信号受信部２０側に設けられた
クロック生成回路６２について、図５及び図６を用いて
説明する。まず、図５に示すように、クロック生成回路
６２は、基本クロックＣＬＫを出力するクロック発生回
路７０と、出力された基本クロックＣＬＫを順次反転す
る４つのインバータＩＶ１〜ＩＶ４と、インバータＩＶ
４の出力をクロック信号として入力するアップカウント
の１６進カウンタＣＴ１と、１６進カウンタＣＴ１の４
ビット目の出力ＱＤと基本クロックＣＬＫとの論理積を
とるアンドゲートＡＮＤ１と、１６進カウンタＣＴ１の
出力ＱＤとインバータＩＶ１の出力との論理積信号を１
６進カウンタＣＴ１のクリア端子ＣＬＲに出力するアン
ドゲートＡＮＤ２と、から構成されている。そして、イ
ンバータＩＶ１の出力が受信用クロック信号ＲＣＬＫと
して出力され、インバータＩＶ４の出力が送信用クロッ
ク信号ＴＣＬＫとして出力され、アンドゲートＡＮＤ１
の出力がラッチ信号ＬＡＴＣＨとして出力される。

【００３８】次に、このように構成されたクロック生成
回路６２の動作を、図６を用いて説明する。図６に示す
ように、クロック発生回路７０から基本クロックＣＬＫ
が８発出力されと、１６進カウンタＣＴ１の４ビット目
の出力ＱＤがHighレベルになる。すると、基本クロック
ＣＬＫがHighレベルの間だけ、ラッチ信号ＬＡＴＣＨが
Highレベルとなり、次に基本クロックＣＬＫがLow レベ
ルに変化すると、インバータＩＶ１の出力（受信用クロ
ック信号ＲＣＬＫ）がHighレベルになるため、アンドゲ
ートＡＮＤ２の出力がHighレベルとなって、１６進カウ
ンタＣＴ１がクリアされる。すると、４ビット目の出力
ＱＤがLow レベルに戻ると共に、アンドゲートＡＮＤ２
の出力、即ち１６進カウンタＣＴ１のクリア信号もLow
レベルに戻ることとなる。

【００３９】つまり、クロック生成回路６２からは、ク
ロック発生回路７０の基本クロックＣＬＫを反転した信
号が受信用クロック信号ＲＣＬＫとして出力されると共
に、基本クロックＣＬＫに対してインバータＩＶ１〜Ｉ
Ｖ４の作動時間だけ遅延した信号が送信用クロック信号
ＴＣＬＫとして出力される。そして、送信用クロック信
号ＴＣＬＫが８発出力される毎に、そのほぼ半周期分の
パルス幅を有するラッチ信号ＬＡＴＣＨが出力されるの
である。

【００４０】次に、このように構成された第１実施例の
サーボ機構の全体動作を、図７を併用して説明する。ま
ず、本第１実施例のサーボ機構において、制御装置４側
のコントローラ１０は、モータ２側のセンサ部１６から
コードＣｓを介して入力されるセンサ信号に基づいて、
モータ２側の各スイッチング素子Ｓ４ａ，Ｓ４ｂ，Ｓ３
ａ，Ｓ３ｂ，Ｓ２ａ，Ｓ２ｂ，Ｓ１ａ，Ｓ１ｂを夫々ス
イッチングするための８つのＰＷＭ信号を生成し、その
各ＰＷＭ信号を、夫々、制御信号Ｐ４Ａ，Ｐ４Ｂ，Ｐ３
Ａ，Ｐ３Ｂ，Ｐ２Ａ，Ｐ２Ｂ，Ｐ１Ａ，Ｐ１Ｂとして出
力する。

【００４１】そして、図７に示すように、制御信号受信
部２０のクロック生成回路６２から出力されるラッチ信
号ＬＡＴＣＨがHighレベルからLow レベルに変化する
と、制御信号送信部１２においてシフトレジスタ４８の
シフト・ロード端子Ｓ／Ｌの入力レベルがLow レベルか
らHighレベルに変化する。すると、このときコントロー
ラ１０から出力されている８つの信号Ｐ４Ａ，Ｐ４Ｂ，
Ｐ３Ａ，Ｐ３Ｂ，Ｐ２Ａ，Ｐ２Ｂ，Ｐ１Ａ，Ｐ１Ｂのレ
ベル（図７においては、Ｐ４ＡからＰ１Ｂの順に、Ｌ，
Ｌ，Ｌ，Ｈ，Ｈ，Ｌ，Ｈ，Ｌ）が、シフトレジスタ４８
によってラッチされる。

【００４２】そしてその後、シフトレジスタ４８は、そ
のクロック端子ＣＫに、制御信号受信部２０側から送信
された送信用クロック信号ＴＣＬＫの立ち上がりエッジ
が入力される度に、ラッチしたデータをＰ１Ｂ，Ｐ１
Ａ，…，Ｐ４Ｂ，Ｐ４Ａの順でシフトして、出力端子Ｑ
Ｈからシリアル信号ＳＩＣとして出力する。

【００４３】つまり、シフトレジスタ４８の出力端子Ｑ
Ｈからは、８つの信号が、送信用クロック信号ＴＣＬＫ
の立ち上がりタイミングで且つＰ１Ｂ，Ｐ１Ａ，…，Ｐ
４Ｂ，Ｐ４Ａの順で出力され、そのシリアル信号ＳＩＣ
が、ラインドライバ５４及びコードＣａ１，Ｃｂ１を介
してモータ２側の制御信号受信部２０へ送信されること
となる。尚、本実施例において、シフトレジスタ４８の
シフト・ロード端子Ｓ／Ｌの入力レベルがLow レベル
（ラッチ信号ＬＡＴＣＨがHighレベル）のときには、入
力端子Ｈの信号レベル（信号Ｐ１Ｂ）が出力端子ＱＨか
らそのまま出力されるようになっている。よって、ラッ
チ信号ＬＡＴＣＨがHighレベルからLow レベルに変化し
た後、最初に送信用クロック信号ＴＣＬＫが立ち上がる
と、信号Ｐ１Ｂの次の信号Ｐ１Ａが出力端子ＱＨから出
力される。

【００４４】一方、制御信号受信部２０側においては、
ラインレシーバ５６がシリアル信号ＳＩＣを受信してシ
フトレジスタ５８へ出力する。そして、シフトレジスタ
５８は、クロック生成回路６２からの受信用クロック信
号ＲＣＬＫが立ち上がる度に、ラインレシーバ５６の出
力信号を順次シフトして出力端子ＱＡ〜ＱＨから出力し
ていく。従って、シフトレジスタ５８の出力端子ＱＡ〜
ＱＨからは、図７に示すように、制御信号送信部１２か
ら送信されたシリアル信号ＳＩＣを受信用クロック信号
ＲＣＬＫの立ち上がり毎に順次シフトした信号が出力さ
れることとなる。

【００４５】そして、前回ラッチ信号ＬＡＴＣＨがHigh
レベルになってから、送信用クロック信号ＴＣＬＫが８
発出力され、再びラッチ信号ＬＡＴＣＨがHighレベルに
変化すると、このタイミングでラッチ回路６０が、シフ
トレジスタ５８の８ビット出力（ＱＡ〜ＱＨ）をラッチ
する。すると、図７に示すように、ラッチ回路６０の出
力端子Ｑ１〜Ｑ８からは、前回ラッチ信号ＬＡＴＣＨが
HighレベルからLow レベルに変化した際に制御信号送信
部１２側のシフトレジスタ４８でラッチされた各信号Ｐ
４Ａ，Ｐ４Ｂ，Ｐ３Ａ，Ｐ３Ｂ，Ｐ２Ａ，Ｐ２Ｂ，Ｐ１
Ａ，Ｐ１Ｂと全く同じレベルの出力信号Ｐ４ａ，Ｐ４
ｂ，Ｐ３ａ，Ｐ３ｂ，Ｐ２ａ，Ｐ２ｂ，Ｐ１ａ，Ｐ１ｂ
が出力されることとなる。

【００４６】そして、モータ２側においては、駆動回路
部１８のスイッチング素子駆動回路２４が、ラッチ回路
６０の出力信号Ｐ４ａ，Ｐ４ｂ，…，Ｐ１ａ，Ｐ１ｂに
応じて、スイッチング素子群２２の各スイッチング素子
Ｓ４ａ，Ｓ４ｂ，…Ｓ１ａ，Ｓ１ｂをスイッチング動作
させ、これによりモータ本体１４を駆動させる。

【００４７】つまり、本実施例のサーボ機構において
は、モータ２側に励磁巻線Ｌ４〜Ｌ１を通電するスイッ
チング素子Ｓ４ａ，Ｓ４ｂ，…，Ｓ１ａ，Ｓ１ｂを設け
ると共に、制御装置４側において、コントローラ１０が
各スイッチング素子Ｓ４ａ〜Ｓ１ｂを夫々スイッチング
するためのＰＷＭ信号Ｐ４Ａ〜Ｐ１Ｂを出力し、制御信
号送信部１２のシフトレジスタ４８が、そのＰＷＭ信号
Ｐ４Ａ〜Ｐ１Ｂを、制御信号受信部２０からの送信用ク
ロック信号ＴＣＬＫに同期して、順次シリアル信号ＳＩ
Ｃとして制御信号受信部２０へ送信するようにしてい
る。

【００４８】そして、モータ２側では、制御信号受信部
２０のシフトレジスタ５８が、送信されたシリアル信号
ＳＩＣを、送信用クロック信号ＴＣＬＫに対し半周期ず
れた受信用クロック信号ＲＣＬＫに同期して順次受信
し、全８ビットが受信される毎、即ちラッチ信号ＬＡＴ
ＣＨがHighレベルに変化する毎に、ラッチ回路６０がそ
の８ビット信号をラッチして、そのラッチされた８ビッ
ト信号Ｐ４ａ，Ｐ４ｂ，…，Ｐ１ａ，Ｐ１ｂに基づい
て、各スイッチング素子Ｓ４ａ，Ｓ４ｂ，…，Ｓ１ａ，
Ｓ１ｂをスイッチングするようにしている。

【００４９】従って、第１実施例のサーボ機構によれ
ば、制御装置４とモータ２との間に、高速でスイッチン
グされる高電圧の印加される太い電力線を配設する必要
なく、複数のＰＷＭ信号をシリアル信号に変換して送信
するための信号線（コードＣａ１〜Ｃｂ３）を配設すれ
ば、モータ本体１４の駆動制御を行うことができるた
め、制御装置４とモータ２との間の配線スペースを減少
させることができる。

【００５０】そして、制御装置４とモータ２との間にノ
イズの発生源となる電力線を配設する必要がないため、
周辺機器等に対してノイズによる悪影響を与えることを
防止することができる。また、第１実施例のサーボ機構
によれば、各スイッチング素子Ｓ４ａ〜Ｓ１ｂに夫々対
応する複数のＰＷＭ信号Ｐ４Ａ〜Ｐ１Ｂをシリアル信号
ＳＩＣに変換してモータ２側へ送信するようにしている
ため、モータ本体１４の励磁巻線Ｌ１〜Ｋ４が多数あっ
てスイッチング素子の数が多くなっても、制御装置４と
モータ２との間に設ける信号線の数は変わらない。よっ
て、配線スペースを効率よく減少させることができる。
また、各スイッチング素子Ｓ４ａ〜Ｓ１ｂは、ＰＷＭ信
号によってデジタル的にオンかオフの何れかの状態で駆
動されるため、電力損失が少なくなって各スイッチング
素子Ｓ４ａ〜Ｓ１ｂを小型化することができる。

【００５１】一方、第１実施例のサーボ機構において
は、モータ２側に設けた駆動回路部１８を、モータ本体
１４に固定された金属ベース基板３０に実装するように
している。よって、第１実施例のサーボ機構によれば、
駆動回路部１８の放熱設計が容易になると共に、外部か
らのノイズをシールドすることができ、しかも、モータ
本体１４からの振動に対する耐性を向上させることがで
きる。

【００５２】また、第１実施例のサーボ機構によれば、
ラインドライバ６８，６６，５４及びラインレシーバ５
２，５０，５６による差動型ラインドライブの伝送方式
によって、送信用クロック信号ＴＣＬＫ、ラッチ信号Ｌ
ＡＴＣＨの反転信号、及びシリアル信号ＳＩＣの伝送を
行うようにしているため、各信号を伝送する際の耐ノイ
ズ性が向上し、制御装置４とモータ２との離間距離が大
きくても、制御信号（ＰＷＭ信号）を確実にモータ２側
へ送ることができる。

【００５３】次に、第２実施例のサーボ機構について、
図８〜図１５を用いて説明する。まず、図８は、第２実
施例のサーボ機構の構成を表すブロック図である。そし
て、第２実施例のサーボ機構は、第１実施例のサーボ機
構に対して以下の３点が異なるだけであり、他の構成に
ついては同様である。

【００５４】（１）第１実施例では、モータ本体１４が
４相のＳＲモータであったのに対し、第２実施例では、
モータ本体７２が３相のＡＣサーボモータであり、スイ
ッチング素子群７４が、図９に示すように、６個のスイ
ッチング素子を主要部とした周知のアーム・ブリッジ構
成を有している点。尚、図９においては、「○」印で示
した部材がスイッチング素子であり、各スイッチング素
子は、スイッチング素子駆動回路２４から出力される６
個の駆動信号Ｗｓ，Ｚｓ，Ｖｓ，Ｙｓ，Ｕｓ，Ｘｓによ
って夫々スイッチングされる。

【００５５】（２）第１実施例では、制御装置４側のコ
ントローラ１０が、各スイッチング素子Ｓ４ａ，Ｓ４
ｂ，…，Ｓ１ａ，Ｓ１ｂを夫々スイッチングするための
８つのＰＷＭ信号を生成し、その各ＰＷＭ信号を、夫
々、制御信号Ｐ４Ａ，Ｐ４Ｂ，…，Ｐ１Ａ，Ｐ１Ｂとし
て出力するように構成されていたが、第２実施例では、
コントローラ１０が、スイッチング素子群７４を構成す
る６個のスイッチング素子を夫々スイッチングするため
の６つのＰＷＭ信号を生成し、その各ＰＷＭ信号を、夫
々、制御信号Ｗ，Ｚ，Ｖ，Ｙ，Ｕ，Ｘとして出力するよ
うに構成されている。

【００５６】そして、このようにコントローラ１０が出
力する制御信号が６つであるため、この制御信号（以
下、単にＰＷＭ信号ともいう）Ｗ〜Ｘを制御装置４側か
らシリアル信号ＳＩＣとして送信するための制御信号送
信部７６と、そのシリアル信号ＳＩＣを受信するための
制御信号受信部７８とが、後述する図１０に示すように
構成されている点。尚、図１０は、図８にて符号ＢＬ２
を付した一点鎖線の部分を表している。

【００５７】（３）第１実施例のサーボ機構では、制御
装置４側のコントローラ１０が、モータ２側のセンサ部
１６から複数のコードＣｓを介してセンサ信号を入力す
るように構成されていたが、第２実施例のサーボ機構で
は、モータ２側に、センサ部１６からの複数のセンサ信
号と保護回路２８からの過電圧検出信号ＯＶ及び過電流
検出信号ＯＣとをシリアル信号ＳＩＳに変換して制御装
置４側に送信するセンサ信号送信部８０を設け、更に、
制御装置４側に、センサ信号送信部８０から送信された
シリアル信号ＳＩＳを受信し、それをパラレル信号に変
換してコントローラ１０へ出力するセンサ信号受信部８
２を設けている点。

【００５８】そこで、以下、第２実施例のサーボ機構に
設けられた制御信号送信部７６及び制御信号受信部７８
と、センサ信号送信部８０及びセンサ信号受信部８２と
について説明する。まず、制御信号送信部７６及び制御
信号受信部７８は、図１０に示すように構成されてい
る。尚、図１０において、第１実施例の制御信号送信部
１２及び制御信号受信部２０と同一の部材については同
一の符号を付してある。

【００５９】図１０に示すように、第２実施例の制御信
号送信部７６では、第１実施例の制御信号送信部１２に
対して、シフトレジスタ４８の入力端子Ａ，Ｂが使用さ
れておらず、入力端子Ｃ，Ｄ，Ｅ，Ｆ，Ｇ，Ｈに、コン
トローラ１０から出力されるＰＷＭ信号Ｗ，Ｚ，Ｖ，
Ｙ，Ｕ，Ｘが夫々入力されている。そして、その他の構
成については、第１実施例の制御信号送信部１２と同一
である。

【００６０】一方、第２実施例の制御信号受信部７８
は、第１実施例の制御信号受信部２０に対して、ラッチ
回路６０の出力端子Ｑ７，Ｑ８が使用されておらず、出
力端子Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６からの出力
信号ｗ，ｚ，ｖ，ｙ，ｕ，ｘが夫々スイッチング素子駆
動回路２４へ出力されており、また、クロック生成回路
８４の構成が異なっている。そして、その他の構成につ
いては、第１実施例の制御信号受信部２０と同一であ
る。

【００６１】ここで、第２実施例の制御信号受信部７８
に設けられたクロック生成回路８４は、図１１に示すよ
うに、第１実施例の制御信号受信部２０に設けられたク
ロック生成回路６２に対し、１６進カウンタＣＴ１の２
ビット目の出力ＱＢと３ビット目の出力ＱＣとの論理積
をとるアンドゲートＡＮＤ３と、１６進カウンタＣＴ１
の１ビット目の出力ＱＡと４ビット目の出力ＱＤとの否
定論理和をとるノアゲートＮＯＲ１と、アンドゲートＡ
ＮＤ３の出力とノアゲートＮＯＲ１の出力との論理積を
とるアンドゲートＡＮＤ４と、が追加して設けられてい
る。そして、ラッチ信号ＬＡＴＣＨを出力するためのア
ンドゲートＡＮＤ１及び１６進カウンタＣＴ１のクリア
端子ＣＬＲにクリア信号を出力するためのアンドゲート
ＡＮＤ２の一方の入力端子に、１６進カウンタＣＴ１の
４ビット目の出力ＱＤを直接入力するのではなく、アン
ドゲートＡＮＤ４の出力を入力するように構成されてい
る。尚、図１１において、第１実施例のクロック生成回
路６２と同一の部材については同一の符号を付してあ
る。そして、このように構成されたクロック生成回路８
４では、クロック発生回路７０から基本クロックＣＬＫ
が６発出力されると、１６進カウンタＣＴ１の出力Ｑ
Ａ，ＱＢ，ＱＣ，ＱＤが「０１１０」となって、アンド
ゲートＡＮＤ４の出力がHighレベルになるため、基本ク
ロックＣＬＫがHighレベルの間だけ、ラッチ信号ＬＡＴ
ＣＨがHighレベルとなる。そして、次に基本クロックＣ
ＬＫがLow レベルに変化すると、インバータＩＶ１の出
力（受信用クロック信号ＲＣＬＫ）がHighレベルにな
り、アンドゲートＡＮＤ２の出力がHighレベルとなるた
め、１６進カウンタＣＴ１がクリアされる。すると、ア
ンドゲートＡＮＤ４の出力がLow レベルに戻ると共に、
アンドゲートＡＮＤ２の出力、即ち１６進カウンタＣＴ
１のクリア信号もLow レベルに戻ることとなる。

【００６２】つまり、クロック生成回路８４からは、第
１実施例のクロック生成回路６２と同様に、受信用クロ
ック信号ＲＣＬＫと送信用クロック信号ＴＣＬＫとが出
力されるのであるが、図１２（Ａ）に示すように、送信
用クロック信号ＴＣＬＫが６発出力される毎に、そのほ
ぼ半周期分のパルス幅を有するラッチ信号ＬＡＴＣＨが
出力される。

【００６３】そして、このように構成された第２実施例
の制御信号送信部７６及び制御信号受信部７８において
も、図１２（Ａ）に示すように、制御信号送信部７６の
シフトレジスタ４８が、クロック生成回路８４から出力
されるラッチ信号ＬＡＴＣＨがHighレベルからLow レベ
ルに変化すると、コントローラ１０から出力されている
６つのＰＷＭ信号Ｗ，Ｚ，Ｖ，Ｙ，Ｕ，Ｘのレベル（図
１２においては、ＷからＸの順に、Ｌ，Ｈ，Ｈ，Ｌ，
Ｈ，Ｌ）をラッチし、その後、制御信号受信部７８側か
ら送信された送信用クロック信号ＴＣＬＫが立ち上がる
度に、ラッチしたデータをＸ，Ｕ，…，Ｚ，Ｗの順で出
力端子ＱＨからシリアル信号ＳＩＣとして出力する。

【００６４】そして、制御信号受信部７８側において
は、シフトレジスタ５８が、クロック生成回路８４から
の受信用クロック信号ＲＣＬＫが立ち上がる度に、ライ
ンレシーバ５６の出力信号を順次シフトして出力端子Ｑ
Ａ〜ＱＨから出力していき、前回ラッチ信号ＬＡＴＣＨ
がHighレベルになってから、送信用クロック信号ＴＣＬ
Ｋが６発出力され、再びラッチ信号ＬＡＴＣＨがHighレ
ベルに変化すると、ラッチ回路６０が、シフトレジスタ
５８の６ビット出力（ＱＡ〜ＱＦ）をラッチする。

【００６５】すると、図１２（Ａ）に示すように、ラッ
チ回路６０の出力端子Ｑ１〜Ｑ６からは、前回ラッチ信
号ＬＡＴＣＨがHighレベルからLow レベルに変化した際
に制御信号送信部７６側のシフトレジスタ４８でラッチ
された各信号Ｗ，Ｚ，Ｖ，Ｙ，Ｕ，Ｘと全く同じレベル
の出力信号ｗ，ｚ，ｖ，ｙ，ｕ，ｘが出力され、モータ
２側において、駆動回路部１８のスイッチング素子駆動
回路２４が、その出力信号ｗ〜ｘに応じて、スイッチン
グ素子群７４の各スイッチング素子をスイッチング動作
させる。

【００６６】ここで、本第２実施例のサーボ機構におい
ては、モータ本体７２としてＡＣサーボモータを使用
し、スイッチング素子群７４が、図９に示した如くアー
ム・ブリッジ構成を有しているため、図９において、＋
ＶＤ側に接続されたスイッチング素子と−ＶＤ側に接続
されたスイッチング素子とが同時にオンして（所謂アー
ム短絡が生じて）スイッチング素子が破壊しないように
する必要がある。

【００６７】よって、第２実施例のサーボ機構において
は、コントローラ１０が、＋ＶＤ側のスイッチング素子
を駆動するためのＰＷＭ信号と、−ＶＤ側のスイッチン
グ素子を駆動するためのＰＷＭ信号とが、同時にHighレ
ベルにならないように、各ＰＷＭ信号を出力している。
つまり、コントローラ１０からは、図１２（Ｂ）に例示
するように、＋ＶＤ側のスイッチング素子を駆動するた
めのＰＷＭ信号ＵがHighレベルからLow レベルへ変化し
てから、予め設定された所定のデッドタイムＴｄの経過
後、−ＶＤ側のスイッチング素子を駆動するためのＰＷ
Ｍ信号ＸがLowレベルからHighレベルに変化するよう
に、各ＰＷＭ信号が出力されている。尚、ＰＷＭ信号
Ｖ，Ｙ、及びＰＷＭ信号Ｗ，Ｚについても同様である。

【００６８】ところが、本実施例のサーボ機構では、上
述したように、制御信号送信部７６のシフトレジスタ４
８が、コントローラ１０からのＰＷＭ信号Ｗ〜Ｘを、ラ
ッチ信号ＬＡＴＣＨの立ち下がりタイミングでラッチし
て順次シリアル信号として送信し、制御信号受信部７８
のラッチ回路６０が、シフトレジスタ５８からのパラレ
ルな出力信号を、ラッチ信号ＬＡＴＣＨの次の立ち上が
りタイミングでラッチしてスイッチング素子駆動回路２
４へ出力するようにしているため、コントローラ１０か
ら出力されるＰＷＭ信号Ｗ〜Ｘのレベル変化のタイミン
グとラッチ信号ＬＡＴＣＨのレベル変化のタイミングと
のずれによって、スイッチング素子駆動回路２４へ出力
される信号ｗ〜ｘに、上記デッドタイムＴｄが忠実に反
映されなくなる可能性がある。

【００６９】そこで、第２実施例のサーボ機構において
は、図１２（Ｂ）に示すように、ラッチ信号ＬＡＴＣＨ
のインターバル時間、即ち合計６ビットのＰＷＭ信号を
一回送信する時間を、上記デッドタイムＴｄを所定の自
然数ｎで割った時間（Ｔｄ／ｎ）に設定している。

【００７０】そして、このような第２実施例のサーボ機
構によれば、図１２（Ｂ）に例示するように、コントロ
ーラ１０から出力されるＰＷＭ信号Ｕ，Ｘがラッチ信号
ＬＡＴＣＨに対して任意のタイミングでレベル変化して
も、制御信号受信部７８のラッチ回路６０からスイッチ
ング素子駆動回路２４へ出力される信号ｕ，ｘには、コ
ントローラ１０が出力するＰＷＭ信号Ｕ，Ｘと全く同一
のデッドタイムＴｄが現れることとなる。つまり、信号
ｕがHighレベルからLow レベルへ変化して、上記デッド
タイムＴｄが正確に経過した後、信号ｘがLow レベルか
らHighレベルへ変化することとなる。そして、このよう
にラッチ信号ＬＡＴＣＨのインターバル時間を、デッド
タイムＴｄを所定の自然数ｎで割った時間（Ｔｄ／ｎ）
に設定しておくことにより、スイッチング素子群７４で
のアーム短絡を確実に防止することができる。

【００７１】次に、第２実施例のサーボ機構に設けられ
たセンサ信号送信部８０及びセンサ信号受信部８２は、
図１３に示すように構成されている。尚、図１３は、図
８にて符号ＢＬ３を付した一点鎖線の部分、即ちモータ
２側のセンサ部１６とセンサ信号送信部８０及び制御装
置４側のセンサ信号受信部８２を表している。

【００７２】図１３に示すように、センサ部１６は、ロ
ータ位置に対応したロータ位置検出信号Ｓ１，Ｓ２，Ｓ
３を夫々出力する位置検出センサ８６，８８，９０と、
ロータが所定角度だけ回転する毎に、互いの位相が９０
度ずれで且つデューティ比が５０％の２つのパルス信号
Ａ，Ｂを出力すると共に、ロータが一回転する毎に所定
幅のパルス信号Ｐを出力するエンコーダ９２と、から構
成されている。尚、位置検出センサ８６，８８，９０
は、モータ本体７２のステータ側に配置されており、ロ
ータが１回転する毎に互いの位相が１２０度ずつずれた
２周期分のパルス信号を、ロータ位置検出信号Ｓ１，Ｓ
２，Ｓ３として夫々出力するものである。

【００７３】そして、モータ２側に設けられたセンサ信
号送信部８０は、位置検出センサ８６，８８，９０から
夫々出力されるロータ位置検出信号Ｓ１，Ｓ２，Ｓ３、
エンコーダ９２から出力されるパルス信号Ａ，Ｂ，Ｐ、
及び駆動回路部１８の保護回路２８から出力される過電
圧検出信号ＯＶ，過電流検出信号ＯＣを、８本の入力端
子Ａ〜Ｈを介して夫々入力し、シフト・ロード端子Ｓ／
Ｌの入力レベルがLowレベルからHighレベルに変化する
と、各信号Ｓ１，Ｓ２，…，ＯＶ，ＯＣをラッチすると
共に、シフト・ロード端子Ｓ／Ｌの入力レベルがHighレ
ベルの時にクロック端子ＣＫから入力されるクロック信
号が立ち上がる毎に、ラッチしたデータをＨ（ＯＣ）か
らＡ（Ｓ１）の順で出力端子ＱＨからシリアル信号ＳＩ
Ｓとして出力する並列−直列信号変換用の８ビットシフ
トレジスタ９４と、センサ信号受信部８２から後述する
ように送信されるラッチ信号ＬＡＴＣＨ１の反転信号を
受信し、その信号をシフトレジスタ９４のシフト・ロー
ド端子Ｓ／Ｌへ出力するラインレシーバ９６と、センサ
信号受信部８２から後述するように送信される送信用ク
ロック信号ＴＣＬＫＳを受信し、その信号をシフトレジ
スタ９４のクロック端子ＣＫへ出力するラインレシーバ
９８と、シフトレジスタ９４の出力端子ＱＨから出力さ
れるシリアル信号ＳＩＳをセンサ信号受信部８２へ送信
するラインドライバ１００と、を備えている。

【００７４】一方、センサ信号受信部８２は、ラインド
ライバ１００から送信されたシリアル信号ＳＩＳを受信
するラインレシーバ１０２と、ラインレシーバ１０２に
より受信されたシリアル信号を入力端子ＩＡを介して入
力すると共に、クロック端子ＣＫから入力されるクロッ
ク信号の立ち上がりタイミングで、入力した信号を順次
シフトして出力端子ＱＡ〜ＱＨから出力する直列−並列
信号変換用の８ビットシフトレジスタ１０４と、シフト
レジスタ１０４の８ビット出力（ＱＡ〜ＱＨ）を入力端
子Ｄ１〜Ｄ８を介して入力すると共に、クロック端子Ｃ
Ｋから入力される信号の立ち上がりタイミングで、入力
データをラッチして出力端子Ｑ１〜Ｑ８からパラレルに
出力するラッチ回路１０６と、シフトレジスタ１０４の
１ビット目の出力ＱＡを入力すると共に、クロック端子
ＣＫから入力される信号の立ち上がりタイミングで、入
力データをラッチして出力するラッチ回路１０８と、シ
フトレジスタ１０４の２ビット目の出力ＱＢを入力する
と共に、クロック端子ＣＫから入力される信号の立ち上
がりタイミングで、入力データをラッチして出力するラ
ッチ回路１１０と、シフトレジスタ１０４のクロック端
子ＣＫへ供給する受信用クロック信号ＲＣＬＫＳ，ラッ
チ回路１０６のクロック端子ＣＫへ供給するラッチ信号
ＬＡＴＣＨ１，ラッチ回路１０８とラッチ回路１１０の
クロック端子ＣＫへ供給するラッチ信号ＬＡＴＣＨ２，
及びセンサ信号送信部８０に送信する送信用クロック信
号ＴＣＬＫＳを生成するクロック生成回路１１２と、ラ
ッチ信号ＬＡＴＣＨ１を反転するインバータ１１４と、
インバータ１１４の出力（ラッチ信号ＬＡＴＣＨ１の反
転信号）をセンサ信号送信部８０へ送信するラインドラ
イバ１１６と、送信用クロック信号ＴＣＬＫＳをセンサ
信号送信部８０へ送信するラインドライバ１１８と、を
備えている。

【００７５】そして、センサ信号送信部８０とセンサ信
号受信部８２とは、ラインドライバ１００からラインレ
シーバ１０２へシリアル信号ＳＩＳを送信するための一
対のコードＣａ４，Ｃｂ４と、ラインドライバ１１８か
らラインレシーバ９８へ送信用クロック信号ＴＣＬＫＳ
を送信するための一対のコードＣａ５，Ｃｂ５と、ライ
ンドライバ１１６からラインレシーバ９６へインバータ
１１４の出力（ラッチ信号ＬＡＴＣＨ１の反転信号）を
送信するための一対のコードＣａ６，Ｃｂ６と、によっ
て接続されている。

【００７６】つまり、センサ信号送信部８０は、第１実
施例のサーボ機構において制御装置４側に設けられた制
御信号送信部１２と全く同様に構成されている。そし
て、センサ信号受信部８２は、第１実施例のサーボ機構
においてモータ２側に設けられた制御信号受信部２０に
対し、ラッチ回路１０６とは別に２つのラッチ回路１０
８，１１０を追加して設け、クロック生成回路１１２
が、ラッチ回路１０６とラッチ回路１０８，１１０と
に、夫々別個にラッチ信号ＬＡＴＣＨ１とラッチ信号Ｌ
ＡＴＣＨ２とを供給するように構成されている点が異な
っている。そして、その他の構成については同様であ
る。

【００７７】そこで、まず、クロック生成回路１１２に
ついて説明する。図１４に示すように、クロック生成回
路１１２は、第１実施例の制御信号受信部２０に設けら
れたクロック生成回路６２に対し、１６進カウンタＣＴ
１の１ビット目の出力ＱＡと３ビット目の出力ＱＣと４
ビット目の出力ＱＤとの否定論理和をとるノアゲートＮ
ＯＲ２と、１６進カウンタＣＴ１の２ビット目の出力Ｑ
ＢとノアゲートＮＯＲ２の出力との論理積をとるアンド
ゲートＡＮＤ５と、が追加して設けられている。

【００７８】そして、このように構成されたクロック生
成回路１１２においては、第１実施例のクロック生成回
路６２と同様に、インバータＩＶ１の出力が、シフトレ
ジスタ１０４への受信用クロック信号ＲＣＬＫＳとして
出力され、インバータＩＶ４の出力が、センサ信号送信
部８０に設けられたシフトレジスタ９４への送信用クロ
ック信号ＴＣＬＫＳとして出力され、アンドゲートＡＮ
Ｄ１の出力が、ラッチ回路１０６及びセンサ信号送信部
８０に設けられたシフトレジスタ９４へのラッチ信号Ｌ
ＡＴＣＨ１として出力される。

【００７９】一方、アンドゲートＡＮＤ５の出力は、１
６進カウンタＣＴ１の出力ＱＡ，ＱＢ，ＱＣ，ＱＤが”
２”を示す「０１００」になったときのみHighレベルと
なり、この出力がラッチ回路１０８，１１０へのラッチ
信号ＬＡＴＣＨ２として出力される。

【００８０】つまり、クロック生成回路１１２は、図１
５に示すように、送信用クロック信号ＴＣＬＫＳが８発
出力される毎に、そのほぼ半周期分のパルス幅を有する
ラッチ信号ＬＡＴＣＨ１を出力し、更に、ラッチ信号Ｌ
ＡＴＣＨ１がHighレベルからLow レベルに変化してから
（１６進カウンタＣＴ１がクリアされてから）、送信用
クロック信号ＴＣＬＫＳが２発出力されたときに、その
１周期分のパルス幅を有するラッチ信号ＬＡＴＣＨ２を
出力する。

【００８１】次に、このように構成されたセンサ信号送
信部８０及びセンサ信号受信部８２の動作を、図１５を
併用して説明する。図１５に示すように、センサ信号送
信部８０及びセンサ信号受信部８２においても、第１実
施例のサーボ機構に設けられた制御信号送信部１２及び
制御信号受信部２０と全く同様に、クロック生成回路１
１２から出力されるラッチ信号ＬＡＴＣＨ１がHighレベ
ルからLow レベルに変化すると、センサ信号送信部８０
のシフトレジスタ９４が、位置検出センサ８６，８８，
９０、エンコーダ９２、及び保護回路２８から出力され
ている８つの信号Ｓ１，Ｓ２，Ｓ３，Ａ，Ｂ，Ｐ，Ｏ
Ｖ，ＯＣのレベル（図１５においては、Ｓ１からＯＣの
順に、Ｌ，Ｌ，Ｌ，Ｈ，Ｈ，Ｌ，Ｈ，Ｌ）をラッチし、
その後、センサ信号受信部８２側から送信された送信用
クロック信号ＴＣＬＫＳが立ち上がる度に、ラッチした
データをＯＣ，ＯＶ，…，Ｓ２，Ｓ１の順で出力端子Ｑ
Ｈからシリアル信号ＳＩＳとして出力する。

【００８２】一方、センサ信号受信部８２側において
は、シフトレジスタ１０４が、クロック生成回路１１２
からの受信用クロック信号ＲＣＬＫＳが立ち上がる度
に、ラインレシーバ１０２の出力信号を順次シフトして
出力端子ＱＡ〜ＱＨから出力していき、前回ラッチ信号
ＬＡＴＣＨ１がHighレベルになってから送信用クロック
信号ＴＣＬＫＳが２発出力され、ラッチ信号ＬＡＴＣＨ
２がHighレベルに変化すると、ラッチ回路１０８とラッ
チ回路１１０が、夫々、シフトレジスタ１０４の１ビッ
ト目の出力ＱＡと２ビット目の出力ＱＢとをラッチして
出力する。

【００８３】すると、図１５に示すように、ラッチ回路
１０８とラッチ回路１１０からは、夫々、前回ラッチ信
号ＬＡＴＣＨ１がHighレベルからLow レベルに変化した
際にセンサ信号送信部８０側のシフトレジスタ９４でラ
ッチされた信号ＯＶ，ＯＣと全く同じレベルの信号ｏ
ｖ，ｏｃが出力される。

【００８４】そしてその後、再びラッチ信号ＬＡＴＣＨ
１がHighレベルに変化すると、ラッチ回路１０６が、シ
フトレジスタ１０４の８ビット出力（ＱＡ〜ＱＨ）をラ
ッチする。すると、ラッチ回路１０６の出力端子Ｑ１〜
Ｑ８からは、前回ラッチ信号ＬＡＴＣＨ１がHighレベル
からLow レベルに変化した際にセンサ信号送信部８０側
のシフトレジスタ９４でラッチされた各信号Ｓ１，Ｓ
２，…，ＯＶ，ＯＣと全く同じレベルの出力信号ｓ１，
ｓ２，ｓ３，ａ，ｂ，ｐ，ｏｖ，ｏｃが出力される。

【００８５】そして、ラッチ回路１０６の出力端子Ｑ１
〜Ｑ６から出力される信号ｓ１，ｓ２，ｓ３，ａ，ｂ，
ｐと、ラッチ回路１０８及びラッチ回路１１０から夫々
出力される信号ｏｖ，ｏｃとが制御装置４のコントロー
ラ１０に入力され、コントローラ１０は、各信号ｓ１，
ｓ２，ｓ３，ａ，ｂ，ｐ，ｏｖ，ｏｃに基づいて、スイ
ッチング素子群７４の各スイッチング素子を駆動するた
めのＰＷＭ信号Ｗ，Ｚ，Ｖ，Ｙ，Ｕ，Ｘを生成して、制
御信号送信部７６へ出力する。

【００８６】尚、信号ｏｖ，ｏｃの何れかがLow レベル
であった場合には、コントローラ１０は、駆動回路部１
８のスイッチング素子群７４に過電圧が印加されたか、
或いは過電流が流れたと判断して、パワー電源回路６の
作動を停止させると共に、ＰＷＭ信号Ｗ〜Ｘを全てオフ
する。そして、コントローラ１０がこのような保護対策
を行うことにより、スイッチング素子群７４の各スイッ
チング素子が破壊されるのを防止している。

【００８７】ここで、本第２実施例のように、保護回路
２８からの過電流検出信号ＯＣと過電圧検出信号ＯＶと
を、夫々、センサ信号送信部８０側のシフトレジスタ９
４の上位１ビット目（Ｈ端子）と２ビット目（Ｇ端子）
に入力し、センサ信号受信部８２側のシフトレジスタ１
０４の１ビット目（ＱＡ端子）と２ビット目（ＱＢ端
子）の出力を、夫々、ラッチ回路１０６とは別に設けた
ラッチ回路１０８，１１０によって、ラッチ信号ＬＡＴ
ＣＨ１の立ち上がりから送信用クロック信号ＴＣＬＫＳ
の２周後に立ち上がるラッチ信号ＬＡＴＣＨ２にて、ラ
ッチするように構成しているのは、以下の理由による。

【００８８】ラッチ回路１０６の出力端子Ｑ７，Ｑ８か
らの出力信号を用いてコントローラ１０へ信号ｏｖ，ｏ
ｃを出力するように構成すると、保護回路２８からHigh
レベルの過電圧検出信号ＯＶ或いは過電流検出信号ＯＣ
が出力されてから、その旨がコントローラ１０へ伝達さ
れるまでの時間は、７．５〜１５．５クロック分とな
る。尚、このクロックとは、クロック生成回路１１２内
のクロック発生回路７０が出力する基本クロックＣＬＫ
Ｓのことであり、シリアル信号ＳＩＳの伝送速度に対応
する。

【００８９】ところが、過電圧検出信号ＯＶ或いは過電
流検出信号ＯＣがLow レベルになってからコントローラ
１０が上述の保護対策を行うまでの時間はできる限り短
いことが望ましい。そこで、本第２実施例のサーボ機構
では、過電流検出信号ＯＣと過電圧検出信号ＯＶとを、
シリアル信号ＳＩＳにおける先頭の２ビットで送信する
ようにし、センサ信号受信部８２において、シリアル信
号ＳＩＳの先頭の２ビットだけを先にラッチしてコント
ローラ１０へ出力するようにしているのである。

【００９０】そして、この構成により、保護回路２８か
らLow レベルの過電圧検出信号ＯＶ或いは過電流検出信
号ＯＣが出力されてから、その旨がコントローラ１０へ
伝達されるまでの時間は、１．５〜９．５クロック分と
なって遅延時間が短縮される。よって、スイッチング素
子群７４の保護対策をより素早く行うことができるよう
になるのである。尚、基本クロックＣＬＫＳを例えば４
ＭＨｚに設定した場合では、保護回路２８がLow レベル
の過電圧検出信号ＯＶ或いは過電流検出信号ＯＣを出力
してから、コントローラへLow レベルの信号ｏｖ，ｏｃ
が入力されるまでの時間は、０．３７５μｓ〜２．２５
μｓとなり、この程度の遅れ時間であれば十分許容され
る。

【００９１】以上説明したように、本第２実施例のサー
ボ機構においては、第１実施例のサーボ機構と同様に、
モータ２側にモータ本体７２を駆動するためのスイッチ
ング素子群７４を主要部とした駆動回路部１８を設け、
制御装置４側から、スイッチング素子群７４の各スイッ
チング素子を駆動するためのＰＷＭ信号Ｗ〜Ｘをシリア
ル信号ＳＩＣとして送信することにより、モータ本体７
２を駆動制御するようにしている。

【００９２】従って、第２実施例のサーボ機構によって
も、制御装置４とモータ２との間に、高速でスイッチン
グされる高電圧の印加される太い電力線を配設する必要
がないため、制御装置４とモータ２との間の配線スペー
スを減少させることができる。

【００９３】しかも、第２実施例のサーボ機構では、モ
ータ２側にセンサ信号送信部８０を設けると共に制御装
置４側にセンサ信号受信部８２を設け、モータ本体７２
の運転状態を検出するセンサ部１６からのセンサ信号Ｓ
１，Ｓ１，Ｓ３，Ａ，Ｂ，Ｐと、駆動回路部１８の保護
回路２８からの過電圧検出信号ＯＶ及び過電流検出信号
ＯＣとを、シリアル信号ＳＩＳに変換して、モータ２側
から制御装置４側へ伝送するようにしている。

【００９４】従って、第２実施例のサーボ機構によれ
ば、モータ２と制御装置４との間にシリアル信号ＳＩＳ
を送信するための信号線（コードＣａ４〜Ｃｂ６）を配
設すれば、センサ信号Ｓ１，Ｓ１，Ｓ３，Ａ，Ｂ，Ｐと
過電圧検出信号ＯＶ及び過電流検出信号ＯＣとを制御装
置４側へ送ることができるため、制御装置４とモータ２
との間の配線スペースをより一層減少させることができ
る。

【００９５】また、第２実施例のサーボ機構において
は、過電圧検出信号ＯＶ及び過電流検出信号ＯＣをシリ
アル信号ＳＩＳの先頭２ビットで送信するようにし、し
かも、センサ信号受信部８２にて、シリアル信号ＳＩＳ
の先頭２ビットだけを他のビット（センサ信号Ｓ１〜
Ｐ）よりも早いタイミングでラッチして、コントローラ
１０へ出力するようにしている。従って、第２実施例の
サーボ機構によれば、スイッチング素子群７４での過電
圧或いは過電流に対して、より素早い保護対策を行うこ
とができる。

【００９６】尚、既述した第１実施例のサーボ機構にお
いても、第２実施例のサーボ機構と同様に、モータ２側
と制御装置４側とに、夫々、センサ信号送信部８０とセ
ンサ信号受信部８２とを設けるようにすれば、制御装置
４とモータ２との間の配線スペースをより一層減少させ
ることができる。

【００９７】但し、第１実施例のサーボ機構では、モー
タ本体１４として４相のＳＲモータを使用しており、セ
ンサ部１６内の位置検出センサとしては、第１相の励磁
巻線Ｌ１と第２相の励磁巻線Ｌ２とに夫々対応した２個
の位置検出センサを設ければ、第３相と第４相の励磁巻
線Ｌ３，Ｌ４に対応するロータ位置も検出することがで
きる。

【００９８】よって、第１実施例のサーボ機構にセンサ
信号送信部とセンサ信号受信部とを設ける場合には、伝
送するシリアル信号ＳＩＳのビット数が、第２実施例の
場合に対して１つ減って７ビットとなるため、この場合
には、図１３に示したセンサ信号送信部８０において、
シフトレジスタ９４の入力端子Ａを使用せず、また、セ
ンサ信号受信部８２のクロック生成回路１１２が、ラッ
チ信号ＬＡＴＣＨ１を送信用クロック信号ＴＣＬＫＳの
７周期毎に出力するように構成すればよい。

【００９９】ここで、上述した第２実施例のサーボ機構
では、モータ本体７２として３相のＡＣサーボモータを
使用し、制御装置４側から、モータ２側の６個のスイッ
チング素子を夫々駆動するための６つのＰＷＭ信号Ｗ，
Ｚ，Ｖ，Ｙ，Ｕ，Ｘをシリアル信号ＳＩＣとして伝送す
るものであったが、図９に示したスイッチング素子群７
４にて＋ＶＤ側に接続されたスイッチング素子に対応し
たＰＷＭ信号Ｗ，Ｖ，Ｕだけを制御装置４側から送信
し、モータ２側で、−ＶＤ側に接続されたスイッチング
素子に対応するＰＷＭ信号を生成するようにしてもよ
い。

【０１００】そこで次に、第３実施例として、モータ本
体として３相のＡＣサーボモータを使用した場合に、制
御装置４側からモータ２側へ、＋ＶＤ側に接続されたス
イッチング素子に対応したＰＷＭ信号Ｗ，Ｖ，Ｕだけを
送信するように構成したサーボ機構について説明する。

【０１０１】第３実施例のサーボ機構は、第２実施例の
サーボ機構に対して、制御信号送信部と制御信号受信部
とが、図１６に示すように構成されている点以外は、全
く同一の構成を有している。そこで、以下、第３実施例
のサーボ機構において、制御装置４側に設けられた制御
信号送信部１２０とモータ２側に設けられた制御信号受
信部１２２とについて説明する。尚、図１６において、
図１０に示した第２実施例の制御信号送信部７６及び制
御信号受信部７８と同一の部材については同一の符号を
付してあり、その詳細な説明は省略する。

【０１０２】図１６に示すように、第３実施例のサーボ
機構においては、制御装置４側のコントローラ１０が３
つのＰＷＭ信号Ｗ，Ｖ，Ｕだけを出力するため、制御信
号送信部１２０では、第２実施例の制御信号送信部７６
に対して、シフトレジスタ４８の入力端子Ａ〜Ｅが使用
されておらず、シフトレジスタ４８は、上位３ビットの
入力端子Ｆ，Ｇ，Ｈを介してコントローラ１０からのＰ
ＷＭ信号Ｗ，Ｖ，Ｕを入力する。

【０１０３】一方、制御信号受信部１２２は、第２実施
例の制御信号受信部７８に対して、クロック生成回路１
２４が図１７に示すように構成されている点と、シフト
レジスタ５８の出力信号をラッチするラッチ回路６０の
代わりに、図１８（Ａ）に示すデッドタイム生成回路１
２６が設けられている点とが異なっている。

【０１０４】まず、図１７に示すように、クロック生成
回路１２４は、図１１に示した第２実施例のクロック生
成回路８４に対し、アンドゲートＡＮＤ３に１６進カウ
ンタＣＴ１の１ビット目の出力ＱＡと２ビット目の出力
ＱＢとが入力され、ノアゲートＮＯＲ１に１６進カウン
タＣＴ１の３ビット目の出力ＱＣと４ビット目の出力Ｑ
Ｄとが入力されるように構成されている点だけが異なっ
ている。

【０１０５】つまり、第３実施例のクロック生成回路１
２４は、第２実施例のクロック生成回路８４と同様に、
受信用クロック信号ＲＣＬＫと送信用クロック信号ＴＣ
ＬＫとを出力するのであるが、クロック発生回路７０か
ら基本クロックＣＬＫが３発出力されると、１６進カウ
ンタＣＴ１の出力ＱＡ，ＱＢ，ＱＣ，ＱＤが「１１０
０」となってアンドゲートＡＮＤ４の出力がHighレベル
になるため、送信用クロック信号ＴＣＬＫが３発出力さ
れる毎に、そのほぼ半周期分のパルス幅を有するラッチ
信号ＬＡＴＣＨを出力する。

【０１０６】次に、図１８（Ａ）に示すように、デッド
タイム生成回路１２６は、シフトレジスタ５８の１ビッ
ト目から３ビット目までの出力ＱＡ〜ＱＣを夫々入力
し、クロック生成回路１２４からのラッチ信号ＬＡＴＣ
Ｈが立ち上がる度に、入力データを順次シフトして出力
端子Ｑ１〜Ｑ４から出力する４ビットのシフトレジスタ
ＳＴＲ１，ＳＴＲ２，ＳＴＲ３を中心に構成されてい
る。そして、各シフトレジスタＳＴＲ１，ＳＴＲ２，Ｓ
ＴＲ３の１ビット目の出力Ｑ１と、２ビット目の出力Ｑ
２から４ビット目の出力Ｑ４までの何れかとが、夫々、
アンドゲートＡＮＤ６，ＡＮＤ７，ＡＮＤ８と、ノアゲ
ートＮＯＲ３，ＮＯＲ４，ＮＯＲ５とに入力されるよう
に構成されており、アンドゲートＡＮＤ６，ＡＮＤ７，
ＡＮＤ８の各出力信号が、スイッチング素子群７４にて
＋ＶＤ側に接続されたスイッチング素子を駆動するため
のＰＷＭ信号ｗ，ｖ，ｕとしてスイッチング素子駆動回
路２４へ出力され、ノアゲートＮＯＲ３，ＮＯＲ４，Ｎ
ＯＲ５の各出力信号が、スイッチング素子群７４にて−
ＶＤ側に接続されたスイッチング素子を駆動するための
ＰＷＭ信号ｚ，ｙ，ｘとしてスイッチング素子駆動回路
２４へ出力される。

【０１０７】そして、このように構成された第３実施例
の制御信号送信部１２０及び制御信号受信部１２２にお
いても、第２実施例のサーボ機構に設けられた制御信号
送信部７６及び制御信号受信部７８と同様に、制御信号
送信部１２０のシフトレジスタ４８が、コントローラ１
０からの３つのＰＷＭ信号Ｗ，Ｖ，Ｕをラッチ信号ＬＡ
ＴＣＨの立ち下がりタイミングでラッチし、送信用クロ
ック信号ＴＣＬＫが立ち上がる度に、ラッチしたデータ
をＵ，Ｖ，Ｗの順でシリアル信号ＳＩＣとして出力す
る。そして、制御信号受信部１２２側では、シフトレジ
スタ５８が、受信用クロック信号ＲＣＬＫが立ち上がる
度に、ラインレシーバ５６の出力信号（シリアル信号Ｓ
ＩＣ）を順次シフトして出力端子ＱＡ〜ＱＨから出力し
ていき、出力端子ＱＡ，ＱＢ，ＱＣからの出力信号が、
夫々、デッドタイム生成回路１２６の各シフトレジスタ
ＳＴＲ１，ＳＴＲ２，ＳＴＲ３へ入力される。

【０１０８】ここで、デッドタイム生成回路１２６の動
作について図１８（Ｂ）を用いて説明する。尚、図１８
（Ｂ）は、シフトレジスタＳＴＲ３の３ビット目の出力
Ｑ３をアンドゲートＡＮＤ８とノアゲートＮＯＲ５へ入
力した場合における、シフトレジスタＳＴＲ３，アンド
ゲートＡＮＤ８，及びノアゲートＮＯＲ５の動作を例示
しており、他のシフトレジスタＳＴＲ１，ＳＴＲ２と、
アンドゲートＡＮＤ６，ＡＮＤ７と、ノアゲートＮＯＲ
３，ＮＯＲ４とによって構成された部分についても同様
である。

【０１０９】図１８（Ｂ）に示すように、まず、制御装
置４側のコントローラ１０からLowレベルのＰＷＭ信号
Ｕが出力されており、その信号が他のＰＷＭ信号Ｖ，Ｗ
と共にシリアル信号ＳＩＣとして送信されている場合に
は、シフトレジスタＳＴＲ３の１〜４ビット目の出力Ｑ
１〜Ｑ４が全てLow レベルになるため、アンドゲートＡ
ＮＤ８からはLow レベルの信号ｕが出力され、ノアゲー
トＮＯＲ５からはHighレベルの信号ｘが出力される。

【０１１０】そして、コントローラ１０から出力される
ＰＷＭ信号ＵがLow レベルからHighレベルに変化して、
その信号が他のＰＷＭ信号Ｖ，Ｗと共にシリアル信号Ｓ
ＩＣとして送信されると、次にラッチ信号ＬＡＴＣＨが
立ち上がったタイミングで、シフトレジスタＳＴＲ３の
１ビット目の出力Ｑ１がHighレベルに変化し、ノアゲー
トＮＯＲ５の出力信号ｘがLow レベルに変化する。そし
てその後、ラッチ信号ＬＡＴＣＨが立ち上がる毎に、シ
フトレジスタＳＴＲ３の２ビット目の出力Ｑ２，３ビッ
ト目の出力Ｑ３，及び４ビット目の出力Ｑ４が、順次Hi
ghレベルに変化していき、シフトレジスタＳＴＲ３の１
ビット目の出力Ｑ１と３ビット目の出力Ｑ３とが共にHi
ghレベルになって初めて、アンドゲートＡＮＤ８の出力
信号ｕがHighレベルに変化する。

【０１１１】また同様に、制御装置４側のコントローラ
１０から出力されるＰＷＭ信号ＵがHighレベルからLow
レベルに変化して、その信号が他のＰＷＭ信号Ｖ，Ｗと
共にシリアル信号ＳＩＣとして送信されると、次にラッ
チ信号ＬＡＴＣＨが立ち上がったタイミングで、シフト
レジスタＳＴＲ３の１ビット目の出力Ｑ１がLow レベル
に変化し、アンドゲートＡＮＤ８の出力信号ｕがLow レ
ベルに変化する。そしてその後、ラッチ信号ＬＡＴＣＨ
が立ち上がる毎に、シフトレジスタＳＴＲ３の２ビット
目の出力Ｑ２，３ビット目の出力Ｑ３，及び４ビット目
の出力Ｑ４が、順次Low レベルに変化していき、シフト
レジスタＳＴＲ３の１ビット目の出力Ｑ１と３ビット目
の出力Ｑ３とが共にLow レベルになって初めて、ノアゲ
ートＮＯＲ５の出力信号ｘがHighレベルに変化する。

【０１１２】そして、図１８（Ｂ）に示す時間Ｔｄ、即
ち、ノアゲートＮＯＲ５の出力信号ｘがLow レベルに変
化してからアンドゲートＡＮＤ８の出力信号ｕがHighレ
ベルに変化するまでの時間、及びアンドゲートＡＮＤ８
の出力信号ｕがLow レベルに変化してからノアゲートＮ
ＯＲ５の出力信号ｘがHighレベルに変化するまでの時間
は、アンドゲートＡＮＤ８及びノアゲートＮＯＲ５に入
力するシフトレジスタＳＴＲ３の出力（Ｑ２からＱ４の
何れか）によって決定される。

【０１１３】つまり、デッドタイム生成回路１２６で
は、コントローラ１０から出力されたＰＷＭ信号Ｕと同
一レベルの信号ｕをアンドゲートＡＮＤ８から出力する
と共に、その信号ｕを反転した信号ｘをノアゲートＮＯ
Ｒ５から出力するようにしており、しかも、信号ｘがLo
w レベルに変化してから信号ｕがHighレベルに変化する
までの時間Ｔｄ、及び、信号ｕがLow レベルに変化して
から信号ｘがHighレベルに変化するまでの時間Ｔｄを、
ラッチ信号ＬＡＴＣＨの１周期から３周期までの範囲で
任意に設定可能にしているのである。

【０１１４】従って、第３実施例のサーボ機構によれ
ば、コントローラ１０が、スイッチング素子群７４にて
＋ＶＤ側に接続されたスイッチング素子に対応したＰＷ
Ｍ信号Ｗ，Ｖ，Ｕを出力するだけで、スイッチング素子
群７４の各スイッチング素子を最適に駆動させることが
できる。

【０１１５】つまり、上述したように第２実施例のサー
ボ機構では、スイッチング素子群７４でのアーム短絡を
防止するために、コントローラ１０が、＋ＶＤ側のスイ
ッチング素子を駆動するためのＰＷＭ信号と−ＶＤ側の
スイッチング素子を駆動するためのＰＷＭ信号とが同時
にHighレベルにならないように、所定のデッドタイムＴ
ｄを設けて、６つのＰＷＭ信号Ｗ，Ｚ，Ｖ，Ｙ，Ｕ，Ｘ
を出力するようにしていた。

【０１１６】これに対して、第３実施例のサーボ機構で
は、デッドタイム生成回路１２６によって、ＰＷＭ信号
Ｗ，Ｖ，Ｕに対応する信号ｗ，ｖ，ｕと、その各信号
ｗ，ｖ，ｕをデッドタイムＴｄを確保しつつ反転した信
号ｚ，ｙ，ｘとを、スイッチング素子駆動回路２４へ出
力することができるため、コントローラ１０が、スイッ
チング素子群７４にて＋ＶＤ側に接続されたスイッチン
グ素子に対応したＰＷＭ信号Ｗ，Ｖ，Ｕを出力するだけ
で、６個の各スイッチング素子をアーム短絡させること
なく駆動することができるのである。

【０１１７】また、第３実施例のサーボ機構によれば、
アンドゲートＡＮＤ６，ＡＮＤ７，ＡＮＤ８及びノアゲ
ートＮＯＲ３，ＮＯＲ４，ＮＯＲ５へ入力するシフトレ
ジスタＳＴＲ１，ＳＴＲ２，ＳＴＲ３の出力（Ｑ２から
Ｑ４の何れか）を選択することによって、上記デッドタ
イムＴｄを、ラッチ信号ＬＡＴＣＨの１周期から３周期
までの何れかに任意に設定することができる。

【０１１８】尚、第３実施例では、制御信号送信部１２
０と制御信号受信部１２２を用いて３つのＰＷＭ信号
Ｗ，Ｖ，Ｕをモータ２側へ送るものであったが、コント
ローラ１０からデッドタイム生成回路１２６へ直接ＰＷ
Ｍ信号Ｗ，Ｖ，Ｕを入力させるように構成してもよい。
そしてこの場合には、３本のコードでモータ２側へ６個
のスイッチング素子を駆動するための６つのＰＷＭ信号
を与えることができる。

【０１１９】次に、第４実施例のサーボ機構について、
図１９を用いて説明する。まず、第４実施例のサーボ機
構は、図８に示した第２実施例のサーボ機構に対して、
以下の２点が異なっており、その他の構成については同
一である。 （１）第２実施例では、制御装置４側のコントローラ１
０が、スイッチング素子群７４の各スイッチング素子を
夫々駆動するためのＰＷＭ信号を、制御信号送信部７６
へ出力し、この制御信号送信部７６によってＰＷＭ信号
をシリアル信号ＳＩＣとしてモータ２側へ送信するもの
であったが、第４実施例のサーボ機構では、コントロー
ラ１０が、センサ部１６のエンコーダ９２から出力され
てセンサ信号受信部８２から入力されるパルス信号
（ａ，ｂ）に基づいてモータ本体７２の実際の回転速度
を検出し、検出した回転速度と所定の目標回転速度との
偏差を表すデジタルデータ（以下、速度偏差信号とい
う）を、制御信号送信部７６へ出力する点。

【０１２０】（２）図１９に示すように、モータ２側
に、制御信号受信部７８から出力されたデジタルデータ
をアナログ信号に変換するＤ／Ａ変換回路１２８が設け
られ、更に、駆動回路部１８内に、Ｄ／Ａ変換回路１２
８からのアナログ信号に基づきスイッチング素子群７４
の各スイッチング素子を駆動するためのＰＷＭ信号を生
成する、ＰＷＭ信号生成手段としての電流制御回路１３
０が追加して設けられている点。

【０１２１】そして、このように構成された第４実施例
のサーボ機構においては、コントローラ１０が速度偏差
信号を出力すると、その速度偏差信号は、制御信号送信
部７６及び制御信号受信部７８を介してＤ／Ａ変換回路
１２８に入力され、このＤ／Ａ変換回路１２８によって
アナログ信号に変換される。

【０１２２】すると、駆動回路部１８に設けられた電流
制御回路１３０が、モータ本体７２の励磁巻線に実際に
流れている通電電流を検出すると共に、検出した通電電
流とＤ／Ａ変換回路１２８からのアナログ信号とに基づ
いて、スイッチング素子群７４の各スイッチング素子を
駆動するためのＰＷＭ信号を生成し、その生成したＰＷ
Ｍ信号をスイッチング素子駆動回路２４に出力する。

【０１２３】つまり、第４実施例のサーボ機構では、制
御装置４側からモータ２側へ、ＰＷＭ信号を送信するの
ではなく、ＰＷＭ信号を生成するために使用される速度
偏差信号を送信し、モータ２側の電流制御回路１３０に
てＰＷＭ信号を生成して、各スイッチング素子を駆動す
るようにしている。

【０１２４】そして、このような第４実施例のサーボ機
構によれば、制御装置４とモータ２との間の配線スペー
スを減少させつつ、より緻密なモータ制御を行うことが
できる。即ち、上述した第１〜第３実施例のサーボ機構
のように、制御装置４側からモータ２側へＰＷＭ信号を
送信するように構成すれば、制御装置４とモータ２との
間の電力線を排除して配線スペースを減少させることが
できるものの、モータ本体１４，７２をより緻密に制御
するためには、モータ２側から制御装置４（コントロー
ラ１０）側へ、励磁巻線に流れる実際の通電電流をフィ
ードバックさせ、コントローラ１０がより的確なＰＷＭ
信号を生成できるように構成する必要がある。

【０１２５】そして、第１実施例のサーボ機構の場合で
は、通電電流を表す信号をモータ２側から制御装置４側
へ供給するための信号線が追加して必要となり、また、
第２実施例或いは第３実施例のサーボ機構の場合では、
通電電流を表す信号をセンサ信号送信部８０及びセンサ
信号受信部８２を介してシリアル伝送することとなるた
め、モータ２側に通電電流を表す信号をデジタルデータ
に変換するためのＡ／Ｄ変換回路が必要となる。

【０１２６】これに対して、第４実施例のサーボ機構に
よれば、制御装置４側から速度偏差信号を送信し、モー
タ２側にて、その速度偏差信号に基づき、各スイッチン
グ手段を駆動するためのＰＷＭ信号を生成するようにし
ているため、モータ２側から制御装置４側への信号線、
及びＡ／Ｄ変換回路のように高価な回路を追加して設け
ることなく、より緻密なモータ制御を行うことができる
のである。

【図面の簡単な説明】

【図１】第１実施例のサーボ機構の構成を表すブロック
図である。

【図２】第１実施例のサーボ機構においてモータ側に設
けられた駆動回路部を表すブロック図である。

【図３】第１実施例のサーボ機構を構成するモータの構
造を説明する断面図である。

【図４】第１実施例のサーボ機構において制御装置側に
設けられた制御信号送信部、及びモータ側に設けられた
制御信号受信部を表す回路図である。

【図５】第１実施例のサーボ機構において制御信号受信
部に設けられたクロック生成回路を表す回路図である。

【図６】第１実施例のサーボ機構において制御信号受信
部に設けられたクロック生成回路の動作を表すタイムチ
ャートである。

【図７】第１実施例のサーボ機構の全体動作を表すタイ
ムチャートである。

【図８】第２実施例のサーボ機構の構成を表すブロック
図である。

【図９】第２実施例のサーボ機構においてモータ側に設
けられたスイッチング素子群を説明する説明図である。

【図１０】第２実施例のサーボ機構において制御装置側
に設けられた制御信号送信部、及びモータ側に設けられ
た制御信号受信部を表す回路図である。

【図１１】第２実施例のサーボ機構において制御信号受
信部に設けられたクロック生成回路を表す回路図であ
る。

【図１２】第２実施例のサーボ機構において制御装置側
に設けられた制御信号送信部、及びモータ側に設けられ
た制御信号受信部の動作を表すタイムチャートである。

【図１３】第２実施例のサーボ機構においてモータ側に
設けられたセンサ信号送信部、及び制御装置側に設けら
れたセンサ信号受信部を表す回路図である。

【図１４】第２実施例のサーボ機構においてセンサ信号
受信部に設けられたクロック生成回路を表す回路図であ
る。

【図１５】第２実施例のサーボ機構においてモータ側に
設けられたセンサ信号送信部、及び制御装置側に設けら
れたセンサ信号受信部の動作を表すタイムチャートであ
る。

【図１６】第３実施例のサーボ機構において制御装置側
に設けられた制御信号送信部、及びモータ側に設けられ
た制御信号受信部を表す回路図である。

【図１７】第３実施例のサーボ機構において制御信号受
信部に設けられたクロック生成回路を表す回路図であ
る。

【図１８】第３実施例のサーボ機構において制御信号受
信部に設けられたデッドタイム生成回路を説明する説明
図である。

【図１９】第４実施例のサーボ機構の構成を表すブロッ
ク図である。

【符号の説明】

２…モータ ４…制御装置 ６…パワー
電源回路 ８…コントローラ用電源 １０…コント
ローラ １２，７６，１２０…制御信号送信部 １４，７２…
モータ本体 １６…センサ部 １８…駆動回路部 ２０，７８，
１２２…制御信号受信部 ２１…中継コード ２２，７４…スイッチング素子群 ２４…スイッチング素子駆動回路 ２６…駆動回路用
電源 ２８…保護回路 ３０…金属ベース基板 ３２…ステータ ３６…ロ
ータ ４８，５８，９４，１０４，ＳＴＲ１，ＳＴＲ２，ＳＴ
Ｒ３…シフトレジスタ ５０，５２，５６，９６，９８，１０２…ラインレシー
バ ５４，６６，６８，１００，１１６，１１８…ラインド
ライバ ６０，１０６，１０８，１１０…ラッチ回路 ７０…
クロック発生回路 ６２，８４，１１２，１２４…クロック生成回路 ８
０…センサ信号送信部 ８２…センサ信号受信部 ８６，８８，９０…位置検
出センサ ９２…エンコーダ １２６…デッドタイム生成回路 １２８…Ｄ／Ａ変換回路 １３０…電流制御回路
ＣＴ１…１６進カウンタ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 モータと、該モータを制御する制御装置
   と、を備えたモータのサーボ機構において、 前記制御装置側に、前記モータを制御するための制御信
   号を前記モータへ送信する送信手段を設けると共に、 前記モータ側に、 前記送信手段により送信された制御信号を受信する受信
   手段と、 該受信手段により受信された制御信号に応じて前記モー
   タを駆動する駆動手段を設けたこと、 を特徴とするモータのサーボ機構。
2. 【請求項２】 請求項１に記載のモータのサーボ機構に
   おいて、 前記駆動手段が、所定のＰＷＭ信号に応じてスイッチン
   グ動作を行うことにより前記モータの励磁巻線を通電す
   る複数のスイッチング手段からなり、 前記制御装置が、前記各スイッチング手段を夫々スイッ
   チングさせるための複数のＰＷＭ信号をシリアル信号に
   変換して、該シリアル信号を前記制御信号として前記送
   信手段から送信すると共に、 前記受信手段が、前記送信手段からのシリアル信号を複
   数のパラレル信号に変換して前記各スイッチング手段に
   供給すること、 を特徴とするモータのサーボ機構。
3. 【請求項３】 請求項１に記載のモータのサーボ機構に
   おいて、 モータの回転速度を検出する速度センサを備えると共
   に、 前記制御装置が、所定の目標回転速度と前記速度センサ
   により検出された前記モータの回転速度との偏差を表す
   速度偏差信号を、前記制御信号として前記送信手段から
   送信し、 前記駆動手段が、 所定のＰＷＭ信号に応じてスイッチング動作を行うこと
   により前記モータの励磁巻線を通電する複数のスイッチ
   ング手段と、 前記受信手段により受信された前記速度偏差信号に基づ
   き、前記各スイッチング手段へ供給するＰＷＭ信号を生
   成するＰＷＭ信号生成手段と、を備えたこと、 を特徴とするモータのサーボ機構。
4. 【請求項４】 請求項１ないし請求項３の何れかに記載
   のモータのサーボ機構において、 前記モータが、該モータの運転状態を検出するための複
   数のセンサを有すると共に、 前記モータ側に、 前記複数のセンサから出力される複数のセンサ信号をシ
   リアル信号として前記制御装置へ送信するセンサ信号送
   信手段を設け、 前記制御装置側に、 前記センサ信号送信手段から送信されたシリアル信号を
   受信し、該受信したシリアル信号を複数のパラレル状の
   センサ信号に変換するシリアル信号受信手段を設けたこ
   と、 を特徴とするモータのサーボ機構。