JPH0732145B2 - 多結晶半導体層を安定化させる半導体装置及び方法 - Google Patents
多結晶半導体層を安定化させる半導体装置及び方法Info
- Publication number
- JPH0732145B2 JPH0732145B2 JP62012186A JP1218687A JPH0732145B2 JP H0732145 B2 JPH0732145 B2 JP H0732145B2 JP 62012186 A JP62012186 A JP 62012186A JP 1218687 A JP1218687 A JP 1218687A JP H0732145 B2 JPH0732145 B2 JP H0732145B2
- Authority
- JP
- Japan
- Prior art keywords
- dopant
- polycrystalline
- oxygen
- region
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 42
- 238000000034 method Methods 0.000 title claims description 24
- 230000000087 stabilizing effect Effects 0.000 title description 3
- 239000002019 doping agent Substances 0.000 claims description 94
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 72
- 229910052760 oxygen Inorganic materials 0.000 claims description 71
- 239000001301 oxygen Substances 0.000 claims description 71
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 52
- 150000002500 ions Chemical class 0.000 claims description 44
- 229910052757 nitrogen Inorganic materials 0.000 claims description 28
- 230000005012 migration Effects 0.000 claims description 21
- 238000013508 migration Methods 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 9
- 239000000203 mixture Substances 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 description 21
- 238000002513 implantation Methods 0.000 description 18
- 230000000694 effects Effects 0.000 description 17
- 229910052785 arsenic Inorganic materials 0.000 description 16
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 238000004151 rapid thermal annealing Methods 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 230000004913 activation Effects 0.000 description 11
- 238000000137 annealing Methods 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 8
- 239000007943 implant Substances 0.000 description 8
- 239000002245 particle Substances 0.000 description 7
- 235000012431 wafers Nutrition 0.000 description 7
- 230000000873 masking effect Effects 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000005324 grain boundary diffusion Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 3
- 229910052787 antimony Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- -1 nitrogen ions Chemical class 0.000 description 3
- 239000002244 precipitate Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- OLBVUFHMDRJKTK-UHFFFAOYSA-N [N].[O] Chemical compound [N].[O] OLBVUFHMDRJKTK-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000013068 control sample Substances 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000007646 directional migration Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000000415 inactivating effect Effects 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000003112 inhibitor Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- DOTMOQHOJINYBL-UHFFFAOYSA-N molecular nitrogen;molecular oxygen Chemical compound N#N.O=O DOTMOQHOJINYBL-UHFFFAOYSA-N 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 239000011591 potassium Substances 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000000979 retarding effect Effects 0.000 description 1
- 238000005001 rutherford backscattering spectroscopy Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000011343 solid material Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3215—Doping the layers
- H01L21/32155—Doping polycristalline - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/024—Defect control-gettering and annealing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/061—Gettering-armorphous layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/153—Solar cells-implantations-laser beam
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/92—Controlling diffusion profile by oxidation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】 発明の背景 発明の分野 本発明は、一般的には多結晶半導体層の性質を安定させ
る半導体装置および方法に関するものであり、更に詳し
く云うと高温処理期間中の多結晶半導体層におけるドー
パント移動を制御する装置および方法に関する。
る半導体装置および方法に関するものであり、更に詳し
く云うと高温処理期間中の多結晶半導体層におけるドー
パント移動を制御する装置および方法に関する。
背景技術 多結晶半導体領域を用いる電子デバイスはその多結晶材
料中のドーパント移動に伴う性能低下（degradation）
を示すことがしばしばある。例えば、多結晶シリコンを
用いる場合には、低い値のシート抵抗が所望されるの
で、多結晶材料に例えばヒ素，ホウ素又はリンなどのド
ーパントを高濃度で注入することがしばしばある。注入
したドーパントを活性化するために高温がしばしば用い
られる。ドーパントはそのような熱処理の間に多結晶層
内に非常に急速に分布する。ある場合には、ドーパント
濃度のピークは多結晶（poly）一酸化物インタフェース
において起きる。高いドーパント濃度は酸化物の性能低
下を生じさせることが知られている。このことは高性能
デバイス、特に薄いゲート酸化物を用いるMOSデバイス
の場合にしばしばみられるように酸化物が非常に薄い場
合に面倒な問題となる。
料中のドーパント移動に伴う性能低下（degradation）
を示すことがしばしばある。例えば、多結晶シリコンを
用いる場合には、低い値のシート抵抗が所望されるの
で、多結晶材料に例えばヒ素，ホウ素又はリンなどのド
ーパントを高濃度で注入することがしばしばある。注入
したドーパントを活性化するために高温がしばしば用い
られる。ドーパントはそのような熱処理の間に多結晶層
内に非常に急速に分布する。ある場合には、ドーパント
濃度のピークは多結晶（poly）一酸化物インタフェース
において起きる。高いドーパント濃度は酸化物の性能低
下を生じさせることが知られている。このことは高性能
デバイス、特に薄いゲート酸化物を用いるMOSデバイス
の場合にしばしばみられるように酸化物が非常に薄い場
合に面倒な問題となる。
この問題はドーパント濃度を低くすることによって或る
程度は解決されるかもしれないが、ドーパント値を低く
すると十分に低いシート抵抗をうることが不可能になる
ことがしばしばある。また、或る場所では多結晶（pol
y）領域をドープしそれに隣接する場所では多結晶領域
をドープしないという選択的ドーピングが所望される場
合には、高温処理期間中の多結晶材料を介してのドーパ
ントの急速な垂直および／又は側方移動はドーピングの
所望する局在化を不可能にするかもしれない。従って、
多結晶半導体層に関して起きるこれらの、およびその他
の問題を解決する必要が依然として存在する。
程度は解決されるかもしれないが、ドーパント値を低く
すると十分に低いシート抵抗をうることが不可能になる
ことがしばしばある。また、或る場所では多結晶（pol
y）領域をドープしそれに隣接する場所では多結晶領域
をドープしないという選択的ドーピングが所望される場
合には、高温処理期間中の多結晶材料を介してのドーパ
ントの急速な垂直および／又は側方移動はドーピングの
所望する局在化を不可能にするかもしれない。従って、
多結晶半導体層に関して起きるこれらの、およびその他
の問題を解決する必要が依然として存在する。
従って、本発明の目的は多結晶半導体層又は領域におけ
るドーパントの再分布を制御する改良された半導体装置
および方法を提供することである。
るドーパントの再分布を制御する改良された半導体装置
および方法を提供することである。
本発明のもう１つの目的は多結晶半導体層におけるドー
パントの過度の又は望ましくない側方拡散を防止する改
良された半導体装置および方法を提供することである。
パントの過度の又は望ましくない側方拡散を防止する改
良された半導体装置および方法を提供することである。
本発明の更にもう１つの目的は多結晶半導体層における
ドーパントの過度の又は望ましくない垂直拡散を防止す
る改良された半導体装置および方法を提供することであ
る。
ドーパントの過度の又は望ましくない垂直拡散を防止す
る改良された半導体装置および方法を提供することであ
る。
本発明の更にもう１つの目的は粒界がかなりの量のドー
パントを吸収し電気的に不活性にするのを防止すること
である。
パントを吸収し電気的に不活性にするのを防止すること
である。
こゝに用いられている“ドーパント”又は“ドーピン
グ”という語は半導体にかなりの数の浅いドナー又はア
クレプタレベルを与えその材料の導電率を大幅に変える
種類の不純物を云うことが意図されている。シリコン材
料の場合には、この種類のドーパントの例としてはヒ
素，ホウ素，リン，アンチモニー，アルミニウム，カリ
ウムおよびインジウムがある。当業者はシリコンおよび
他の半導体材料に用いるのにその他のそのようなドーパ
ント元素があることを理解していると思われる。酸素お
よび窒素又はそれらの混合物はシリコンの導電率を大幅
には変化させず、従ってシリコンの場合にはこゝに用い
られている“ドーパント”という語の定義にはあてはま
らない。
グ”という語は半導体にかなりの数の浅いドナー又はア
クレプタレベルを与えその材料の導電率を大幅に変える
種類の不純物を云うことが意図されている。シリコン材
料の場合には、この種類のドーパントの例としてはヒ
素，ホウ素，リン，アンチモニー，アルミニウム，カリ
ウムおよびインジウムがある。当業者はシリコンおよび
他の半導体材料に用いるのにその他のそのようなドーパ
ント元素があることを理解していると思われる。酸素お
よび窒素又はそれらの混合物はシリコンの導電率を大幅
には変化させず、従ってシリコンの場合にはこゝに用い
られている“ドーパント”という語の定義にはあてはま
らない。
こゝで用いている“基板”という語は半導体であれ又は
絶縁体又は金属又はそれらの組合わせであれ任意の種類
の支持手段を云うこと意図されている。こゝで用いられ
ている“高温”という語は重要な現象（phenomena of i
nterest）が重要な時間間隔（time periods of interes
t）に比べて有意な速度で進行しつつある温度について
云うことが意図されている。例えばドーパントの移動又
はシリコンの酸化ではこの温度は一般に1000℃である。
当業者は材料および現象が異なるとこの温度も違ってく
ることを理解しているものと思われる。こゝに用いられ
ている“ドーパントイオン”という語は例えば固体材料
へドーパントイオンの注入から生じるような同じ種の中
性イオンを含むことが意図されている。
絶縁体又は金属又はそれらの組合わせであれ任意の種類
の支持手段を云うこと意図されている。こゝで用いられ
ている“高温”という語は重要な現象（phenomena of i
nterest）が重要な時間間隔（time periods of interes
t）に比べて有意な速度で進行しつつある温度について
云うことが意図されている。例えばドーパントの移動又
はシリコンの酸化ではこの温度は一般に1000℃である。
当業者は材料および現象が異なるとこの温度も違ってく
ることを理解しているものと思われる。こゝに用いられ
ている“ドーパントイオン”という語は例えば固体材料
へドーパントイオンの注入から生じるような同じ種の中
性イオンを含むことが意図されている。
発明の概要 約1015イオン／cm2を上回る用量で酸素又は窒素をポリ
シリコン層に注入するとドーパント活性期間中にB,P,A
s,Sbなどの従来のドーパントの急速な粒界移動を遅らせ
る。粒子サイズを大きくするために多結晶フィルムのプ
レアニーリングもまた急速な粒界移動を遅らせる。この
効果はドーパントを導入する前に先づプレアニーリング
を行い、次に酸素又は窒素を注入することによって組合
わせることができる。酸素が沈殿して粒界を遮断する粒
子表面への酸素拡散を可能にするためにドーパント導入
前に酸素注入をアニールすることが望ましい。ドーパン
トの垂直および側方移動は、注入した酸素又は窒素をド
ーパントとドーパントを比較的含まないようにしておき
たいと思う場所との間に置くことによって抑止できる。
非常に高いドーパント活性化温度を用いると、粒界に対
する酸素の効果は粒子を介するドーパントの拡散により
打ち消される。
シリコン層に注入するとドーパント活性期間中にB,P,A
s,Sbなどの従来のドーパントの急速な粒界移動を遅らせ
る。粒子サイズを大きくするために多結晶フィルムのプ
レアニーリングもまた急速な粒界移動を遅らせる。この
効果はドーパントを導入する前に先づプレアニーリング
を行い、次に酸素又は窒素を注入することによって組合
わせることができる。酸素が沈殿して粒界を遮断する粒
子表面への酸素拡散を可能にするためにドーパント導入
前に酸素注入をアニールすることが望ましい。ドーパン
トの垂直および側方移動は、注入した酸素又は窒素をド
ーパントとドーパントを比較的含まないようにしておき
たいと思う場所との間に置くことによって抑止できる。
非常に高いドーパント活性化温度を用いると、粒界に対
する酸素の効果は粒子を介するドーパントの拡散により
打ち消される。
発明の要約 上記の、およびその他の目的および利点は、多結晶層の
粒界を安定させて粒界拡散を低下させる作用をする拡散
抑止剤を多結晶材料内に与えることによってドーパント
の再分布を遅らせるようにする多結晶層を安定させる手
段および方法が提供されている本発明により達成され
る。これらの効果はドーパントの導入前又はドーパント
の導入後および高温熱処理前に酸素を多結晶層内に注入
することによってえられる。注入された酸素は多結晶層
の粒界に沿ってのドーパントの急速な拡散を抑止する。
多結晶層の注入前熱処理、即ち酸素又はドーパント注入
前の熱処理は粒子のサイズを大きくする。これはまた粒
界拡散を遅らせ注入した酸素の効果を高める作用をす
る。酸素の代わりに窒素又は酸素と窒素の混合物を用い
ることもできる。
粒界を安定させて粒界拡散を低下させる作用をする拡散
抑止剤を多結晶材料内に与えることによってドーパント
の再分布を遅らせるようにする多結晶層を安定させる手
段および方法が提供されている本発明により達成され
る。これらの効果はドーパントの導入前又はドーパント
の導入後および高温熱処理前に酸素を多結晶層内に注入
することによってえられる。注入された酸素は多結晶層
の粒界に沿ってのドーパントの急速な拡散を抑止する。
多結晶層の注入前熱処理、即ち酸素又はドーパント注入
前の熱処理は粒子のサイズを大きくする。これはまた粒
界拡散を遅らせ注入した酸素の効果を高める作用をす
る。酸素の代わりに窒素又は酸素と窒素の混合物を用い
ることもできる。
酸素濃度を非常に低くすると、効果は殆どえられない。
極端に高い酸素濃度もまた有用ではない。これは、多結
晶半導体層のシート抵抗を高めデバイス目的にとっての
その有用性を低下させる表面下誘電体層が形成する可能
性があるからである。
極端に高い酸素濃度もまた有用ではない。これは、多結
晶半導体層のシート抵抗を高めデバイス目的にとっての
その有用性を低下させる表面下誘電体層が形成する可能
性があるからである。
図面の簡単な説明 説明のため、こゝにはシリコンベース半導体デバイスお
よび多結晶シリコン層の場合についてデバイス構造およ
び方法を示す。しかし、当業者はこれらの装置および方
法は他の半導体基板および他の多結晶半導体にも適用さ
れ、こゝでは理解を助ける手段として示してあるにすぎ
ず、制限する意図はなく、他の材料およびドーパントも
使用して差しつかえないことを理解するものと思われ
る。
よび多結晶シリコン層の場合についてデバイス構造およ
び方法を示す。しかし、当業者はこれらの装置および方
法は他の半導体基板および他の多結晶半導体にも適用さ
れ、こゝでは理解を助ける手段として示してあるにすぎ
ず、制限する意図はなく、他の材料およびドーパントも
使用して差しつかえないことを理解するものと思われ
る。
第１図〜第４図において、特に説明のない限り多結晶
（poly）の注入又はドープした領域は一般に点々を打っ
て示してあり、誘電体層又は領域は細かい平行線を引い
て示してあり、単結晶領域又はドープしてない多結晶
（poly）領域は白地のまゝ示してある。多結晶（poly）
における注入しドープした領域の境界にある矢印は熱処
理の期間中の、即ち高温活性化又はアニーリング（anne
aling）期間中の多結晶（poly）におけるドーパントの
移動の方向を示すのに用いられている。
（poly）の注入又はドープした領域は一般に点々を打っ
て示してあり、誘電体層又は領域は細かい平行線を引い
て示してあり、単結晶領域又はドープしてない多結晶
（poly）領域は白地のまゝ示してある。多結晶（poly）
における注入しドープした領域の境界にある矢印は熱処
理の期間中の、即ち高温活性化又はアニーリング（anne
aling）期間中の多結晶（poly）におけるドーパントの
移動の方向を示すのに用いられている。
第１図Ａおよび第１図Ｂは誘電体層11および多結晶シリ
コン層12によって覆われている例えばシリコンウエハの
ような基板10を含む先行技術のMOSデバイス構造の部分
９を簡略化された概略断面図で示す。多結晶層12はその
上にゲート酸化物領域13と多結晶ゲート領域14を有す
る。ドーパントイオン15は多結晶層12の部分12aおよび
多結晶ゲート14に注入れ、こゝではドーパントイオンは
中性原子となる。多結晶ゲート14およびゲート酸化物13
は多結晶層12の中央部分12bをマスクしているので、中
央部分12bはイオン15は殆んど注入されない。層12の部
分12aは例えばMOSFETのソースおよびドレインとして、
酸化物13はゲート誘電体として、多結晶領域14はゲート
として使用できる。
コン層12によって覆われている例えばシリコンウエハの
ような基板10を含む先行技術のMOSデバイス構造の部分
９を簡略化された概略断面図で示す。多結晶層12はその
上にゲート酸化物領域13と多結晶ゲート領域14を有す
る。ドーパントイオン15は多結晶層12の部分12aおよび
多結晶ゲート14に注入れ、こゝではドーパントイオンは
中性原子となる。多結晶ゲート14およびゲート酸化物13
は多結晶層12の中央部分12bをマスクしているので、中
央部分12bはイオン15は殆んど注入されない。層12の部
分12aは例えばMOSFETのソースおよびドレインとして、
酸化物13はゲート誘電体として、多結晶領域14はゲート
として使用できる。
境界12cは領域13および14のマスキング効果によって与
えられるAsを注入されたドーパント分布の側方の縁を示
す、矢印12dはドーパントイオン15を活性化し層12およ
び領域14に注入による損傷があればそれをアニールする
のに必要な高温処理の期間中の多結晶層12におけるドー
パントイオン15の移動又は動きの方向を示す。
えられるAsを注入されたドーパント分布の側方の縁を示
す、矢印12dはドーパントイオン15を活性化し層12およ
び領域14に注入による損傷があればそれをアニールする
のに必要な高温処理の期間中の多結晶層12におけるドー
パントイオン15の移動又は動きの方向を示す。
ドーパントイオン15は高温処理期間中に多結晶層12内で
非常に早く動くので、加熱後その構造は第１図Ｂに示す
ようになることが観察される。その場合境界12cはもし
それらが分離しているとしてもごく僅かな距離12eだけ
分離している状態になるまで互に近づく方向に移動す
る。例えば多結晶シリコンにおいては数秒又はそれ以下
の時間で起きるかもしれないこの高温移動は同じ材料の
多結晶形において発見される速度よりはるかに早く、多
結晶層の粒界に沿って進行すると考えられる。粒界に沿
ってのドーパントの加速された移動は多くの材料におい
て周知である。ドーパント15が注入されないでいる多結
晶層12の部分12fはたとえばそのような部分が存在する
としても非常に狭いので、又はその大きさが非常に変化
しやすいのでデバイスが正しく動作することができない
ように思われる。従って、ドーパントの急速な側方移動
はこの方法によって一貫した有用なデバイスを作ること
を困難又は不可能にする。
非常に早く動くので、加熱後その構造は第１図Ｂに示す
ようになることが観察される。その場合境界12cはもし
それらが分離しているとしてもごく僅かな距離12eだけ
分離している状態になるまで互に近づく方向に移動す
る。例えば多結晶シリコンにおいては数秒又はそれ以下
の時間で起きるかもしれないこの高温移動は同じ材料の
多結晶形において発見される速度よりはるかに早く、多
結晶層の粒界に沿って進行すると考えられる。粒界に沿
ってのドーパントの加速された移動は多くの材料におい
て周知である。ドーパント15が注入されないでいる多結
晶層12の部分12fはたとえばそのような部分が存在する
としても非常に狭いので、又はその大きさが非常に変化
しやすいのでデバイスが正しく動作することができない
ように思われる。従って、ドーパントの急速な側方移動
はこの方法によって一貫した有用なデバイスを作ること
を困難又は不可能にする。
多結晶半導体層を用いた場合に起きるもう１つの粒界ド
ーパント移動問題が第２図Ａ〜第２図Ｂに示してある、
デバイス部分19は半導体基板20、表面誘電体領域22およ
びその上に重ねられらた多結晶領域23を含む。ドープさ
れた領域21を作るためにイオン24が部分19に注入され、
この領域21は例えばMOSFETのソースおよびドレインとし
て機能することができる。イオン24はまた多結晶領域23
の部分23aにも注入される。領域23の注入された部分23a
と注入されてない部分23bの間の境界23cの深さは、注入
されたイオンのエネルギーおびイオンの質量によて決定
される。注入ドーパント浸透を測定する技術は技術上周
知である。加熱およびチャネリングが著しくない限りに
おいては、注入したイオンの範囲は材料の多結晶性によ
って大幅に影響されない。しかし、デバイス部分19が部
分23における（および／又は部分21における）ドーパン
トイオンを活性化する高温に加熱されると、ドーパント
イオン24は誘電体酸化物領域22に達するまで矢印の方向
に急速に移動する。第２図Ｂに示すようにドーパントイ
オン24の一部が酸化物22のインタフェース22aに積もる
かもしれない。これは領域23bにおけるより密な点々に
よって示されている。高いドーパント濃度は酸化物領域
22の絶縁耐力に悪影響をおよぼし、その結果早期破壊を
生じさせるおそれがある。これは望ましくない。ゲート
領域23のドーパント濃度を低くすると、それに対応して
領域23の、そしてまた領域21のシート抵抗が高くなる。
このことも通常は望ましくない。
ーパント移動問題が第２図Ａ〜第２図Ｂに示してある、
デバイス部分19は半導体基板20、表面誘電体領域22およ
びその上に重ねられらた多結晶領域23を含む。ドープさ
れた領域21を作るためにイオン24が部分19に注入され、
この領域21は例えばMOSFETのソースおよびドレインとし
て機能することができる。イオン24はまた多結晶領域23
の部分23aにも注入される。領域23の注入された部分23a
と注入されてない部分23bの間の境界23cの深さは、注入
されたイオンのエネルギーおびイオンの質量によて決定
される。注入ドーパント浸透を測定する技術は技術上周
知である。加熱およびチャネリングが著しくない限りに
おいては、注入したイオンの範囲は材料の多結晶性によ
って大幅に影響されない。しかし、デバイス部分19が部
分23における（および／又は部分21における）ドーパン
トイオンを活性化する高温に加熱されると、ドーパント
イオン24は誘電体酸化物領域22に達するまで矢印の方向
に急速に移動する。第２図Ｂに示すようにドーパントイ
オン24の一部が酸化物22のインタフェース22aに積もる
かもしれない。これは領域23bにおけるより密な点々に
よって示されている。高いドーパント濃度は酸化物領域
22の絶縁耐力に悪影響をおよぼし、その結果早期破壊を
生じさせるおそれがある。これは望ましくない。ゲート
領域23のドーパント濃度を低くすると、それに対応して
領域23の、そしてまた領域21のシート抵抗が高くなる。
このことも通常は望ましくない。
これらの、およびその他の目的は第３図〜第４図に示さ
れ第５図〜第７図に関連して更に詳しく説明されている
本発明の手段および方法によって解決される。第３図は
第１図Ａ〜第１図Ｂに示した状況に関連があり、第４図
Ａ〜第４図Ｂに第２図Ａ〜第２図Ｂに示した状況に関連
がある。
れ第５図〜第７図に関連して更に詳しく説明されている
本発明の手段および方法によって解決される。第３図は
第１図Ａ〜第１図Ｂに示した状況に関連があり、第４図
Ａ〜第４図Ｂに第２図Ａ〜第２図Ｂに示した状況に関連
がある。
第３図は第１図Ａ〜第１図Ｂに示した構造に似たMOSFET
構造39を示し、この構造39は基板40,誘電体層41,多結晶
層42,ゲート誘電体43および多結晶ゲート44を含む。第
３図の構造と第１図Ａ〜第１図Ｂの構造と異なる点は、
領域42の領域42aに注入されたドーパントを活性化する
のに用いられるような高温処理の前に、多結晶層42の部
分42cが酸素又は窒素又は酸素−窒素混合物を注入され
ている点である。酸素を注入すると多結晶層42の粒界に
沿ってのドーパントイオンの急速な移動を抑止すること
が発見されている。従って、領域42aおよび領域42cに存
在するドーパントイオンがそれらのイオンがデバイス挙
動を変える場所である領域42b内へ急速に移動すること
が著しく妨げられる。注入した酸素又は窒素の領域42a
への局在化は表面マスクを用いることによって行われ
る。表面マスキング手段は技術上周知である。注入され
た酸素又は窒素は明らかに粒界に沿って沈殿し、ドーパ
ントを活性化するのに用いられる温度および時間によっ
ても著しくは移動しない。
構造39を示し、この構造39は基板40,誘電体層41,多結晶
層42,ゲート誘電体43および多結晶ゲート44を含む。第
３図の構造と第１図Ａ〜第１図Ｂの構造と異なる点は、
領域42の領域42aに注入されたドーパントを活性化する
のに用いられるような高温処理の前に、多結晶層42の部
分42cが酸素又は窒素又は酸素−窒素混合物を注入され
ている点である。酸素を注入すると多結晶層42の粒界に
沿ってのドーパントイオンの急速な移動を抑止すること
が発見されている。従って、領域42aおよび領域42cに存
在するドーパントイオンがそれらのイオンがデバイス挙
動を変える場所である領域42b内へ急速に移動すること
が著しく妨げられる。注入した酸素又は窒素の領域42a
への局在化は表面マスクを用いることによって行われ
る。表面マスキング手段は技術上周知である。注入され
た酸素又は窒素は明らかに粒界に沿って沈殿し、ドーパ
ントを活性化するのに用いられる温度および時間によっ
ても著しくは移動しない。
第４図Ａ〜第４図Ｂは第２図Ａ〜第２図Ｂに似た状況を
示す。第４図Ａ〜第４図Ｂにおいて、デバイス部分49
（これはMOSFETであってもよいが必ずしもMOSFETである
必要はない）は重ねられた誘電体領域52と多結晶領域53
を有する基板50からなる。ドープされた領域51は多結晶
領域53の部分53aのドーピングと同時に作ってもよく、
又はその他の方法で形成してもよい。多結晶領域53は酸
素又は窒素イオン54又はそれらの混合物を注入された部
分53bを含む。部分53bは領域53の部分53aに注入された
又はその他の部分で導入されたドーパントイオン55に関
して高温処理を行う前に領域53に置かれている。ドーパ
ントイオン55を高温アニーリング又は活性化ステップに
かける前に酸素又は窒素イオンが存在する限りにおいて
は、酸素又は窒素イオン54の前又は後にドーパントイオ
ン55を多結晶領域53に入れてもよい。部分53aの前に部
分53bに注入するのが便利である。
示す。第４図Ａ〜第４図Ｂにおいて、デバイス部分49
（これはMOSFETであってもよいが必ずしもMOSFETである
必要はない）は重ねられた誘電体領域52と多結晶領域53
を有する基板50からなる。ドープされた領域51は多結晶
領域53の部分53aのドーピングと同時に作ってもよく、
又はその他の方法で形成してもよい。多結晶領域53は酸
素又は窒素イオン54又はそれらの混合物を注入された部
分53bを含む。部分53bは領域53の部分53aに注入された
又はその他の部分で導入されたドーパントイオン55に関
して高温処理を行う前に領域53に置かれている。ドーパ
ントイオン55を高温アニーリング又は活性化ステップに
かける前に酸素又は窒素イオンが存在する限りにおいて
は、酸素又は窒素イオン54の前又は後にドーパントイオ
ン55を多結晶領域53に入れてもよい。部分53aの前に部
分53bに注入するのが便利である。
第２図Ａ〜第２図Ｂに示したドーパント移動および蓄積
効果を減少又は防止するために、部分53bは部分53aと多
結晶領域53および酸化物領域52の境界のインタフェース
52aとの間、即ち領域53の部分53cになければならない。
例えば領域53のドーパントイオンを活性化するために高
温が加えられると、ドーパントイオン55に部分53bにぶ
つかるまで矢印56の方向に層53の粒界に沿って急速に移
動する。部分53bにおける酸素又は窒素は領域53bにおけ
る多結晶粒子の粒界をふさいでそこでのドーパント移動
を殆んど抑止する。その結果は第４図Ｂに示すように部
分53bはドーパントイオン55が殆んどない状態にとどま
っているか、又は少なくとも領域53bがないばあいより
もかなり低濃度ドーパントイオンを有するようになる。
酸素又は窒素は粒子の表面に化学的に結合することによ
って、即ちさもなければ移動するドーパント原子にとっ
て過渡的な低活性化エネルギー部位として利用できる粒
子表面の不十分なシリコン結合を占有することによって
粒界移動を抑止すると考えられる。
効果を減少又は防止するために、部分53bは部分53aと多
結晶領域53および酸化物領域52の境界のインタフェース
52aとの間、即ち領域53の部分53cになければならない。
例えば領域53のドーパントイオンを活性化するために高
温が加えられると、ドーパントイオン55に部分53bにぶ
つかるまで矢印56の方向に層53の粒界に沿って急速に移
動する。部分53bにおける酸素又は窒素は領域53bにおけ
る多結晶粒子の粒界をふさいでそこでのドーパント移動
を殆んど抑止する。その結果は第４図Ｂに示すように部
分53bはドーパントイオン55が殆んどない状態にとどま
っているか、又は少なくとも領域53bがないばあいより
もかなり低濃度ドーパントイオンを有するようになる。
酸素又は窒素は粒子の表面に化学的に結合することによ
って、即ちさもなければ移動するドーパント原子にとっ
て過渡的な低活性化エネルギー部位として利用できる粒
子表面の不十分なシリコン結合を占有することによって
粒界移動を抑止すると考えられる。
実験結果 技術上周知のLPCVD技術を用いて厚さ約0.6ミクロンのド
ープしてない多結晶シリコンフィルムを酸化したシリコ
ンウエハ上に堆積させた。厚さ約0.025ミクロンの酸化
シリコンキャップ層を多結晶層の上に成長又は堆積させ
た。酸化シリコンキャップ層は注入およびアニーリング
ステップの全期間を通じてその場所に置いておかれ、電
気的試験、オージェ分析およびドーパントプロフィリン
グの直前に除去した。
ープしてない多結晶シリコンフィルムを酸化したシリコ
ンウエハ上に堆積させた。厚さ約0.025ミクロンの酸化
シリコンキャップ層を多結晶層の上に成長又は堆積させ
た。酸化シリコンキャップ層は注入およびアニーリング
ステップの全期間を通じてその場所に置いておかれ、電
気的試験、オージェ分析およびドーパントプロフィリン
グの直前に除去した。
As堆積フィルム又は層は一般に直径約0.02ミクロンの粒
子を有していた。層の一部はアメリカ合衆国マサチュー
セッツ州，グロスターにあるパリアン・アソシエーツ社
（Varian Associates,Inc.）製の1A−200型急速熱アニ
ーリング（RTA）装置を用いて一般的には1150-1250℃で
20-30秒間高温注入前アニールにかけた。この処理は一
般的な粒子のサイズを直径約0.2ミクロンに大きくし
た。1000℃を超えるその他のアニール前温度および１〜
90秒の範囲の時間も有用であるが、110〜1300℃、５−3
0秒間が好ましい。高温になればなるほど短かい時間で
同一効果がえられる。その他の不活性雰囲気も使用でき
る。
子を有していた。層の一部はアメリカ合衆国マサチュー
セッツ州，グロスターにあるパリアン・アソシエーツ社
（Varian Associates,Inc.）製の1A−200型急速熱アニ
ーリング（RTA）装置を用いて一般的には1150-1250℃で
20-30秒間高温注入前アニールにかけた。この処理は一
般的な粒子のサイズを直径約0.2ミクロンに大きくし
た。1000℃を超えるその他のアニール前温度および１〜
90秒の範囲の時間も有用であるが、110〜1300℃、５−3
0秒間が好ましい。高温になればなるほど短かい時間で
同一効果がえられる。その他の不活性雰囲気も使用でき
る。
次に、多結晶層に酸素注入を行った。200keVのエネルギ
ーで原子酸素(0+)1014〜1016/cm2の用量を一般に用い
た。このエネルギーでは注入した酸素の分布のピークは
十分に多結晶層のバルク（bulk）のなかにある。その他
のエネルギーも多結晶層の厚さおよび注入分布のピーク
の所望する深さに応じて使用できる。当業者は注入され
るイオンおよび注入がそのなかで起きる材料の性質の違
いを考慮して注入深度および用量を変える方法を知って
いる。当業者はまた注入される特定の区域および注入が
行われない区域を定めるためにフォトレジスト又はその
他のマスキング材料を使用できることも知っている。そ
のようなマスキング手順は技術上周知である。
ーで原子酸素(0+)1014〜1016/cm2の用量を一般に用い
た。このエネルギーでは注入した酸素の分布のピークは
十分に多結晶層のバルク（bulk）のなかにある。その他
のエネルギーも多結晶層の厚さおよび注入分布のピーク
の所望する深さに応じて使用できる。当業者は注入され
るイオンおよび注入がそのなかで起きる材料の性質の違
いを考慮して注入深度および用量を変える方法を知って
いる。当業者はまた注入される特定の区域および注入が
行われない区域を定めるためにフォトレジスト又はその
他のマスキング材料を使用できることも知っている。そ
のようなマスキング手順は技術上周知である。
次に、酸素を注入した層を一般には650℃に20分間加熱
し粒界における酸素濃度を高める。このステップは望ま
しいことではあるが絶対に必要なステップではない。１
〜40分の範囲の時間で500-1000℃の範囲の温度が便利で
ある。これより高い温度とより短い時間、例えば1000-1
300℃の範囲の温度と１〜60秒の時間も使用できる。層
を例えば１〜40分間500〜1000℃の範囲の温度に先づ加
熱し、その後に１〜60秒間又はそれより短い時間1000〜
1300℃の範囲の温度にまでより高温のRTAアニールを行
うという２段階アニールもまた望ましい。当業者は、温
度を高くすると酸素又は窒素の粒界への移行およびそれ
への沈殿に要する時間が短縮されるかもしれないことを
知っている。また、粒子のサイズが小さくなると、酸素
又は窒素が粒子内から粒界へ拡散するのに要する時間が
短くなる。約500℃を下回る温度は有用ではない。とい
う訳は、酸素が粒子内のシリコンに拡散する速度は非常
に遅いので、適当な時間における適当な粒界酸素又は窒
素濃度の上昇を妨げる。当業者は窒素，酸素−窒素混合
物又はその他の材料を用いる場合には必要とされる時間
が違ってくることを知っている。
し粒界における酸素濃度を高める。このステップは望ま
しいことではあるが絶対に必要なステップではない。１
〜40分の範囲の時間で500-1000℃の範囲の温度が便利で
ある。これより高い温度とより短い時間、例えば1000-1
300℃の範囲の温度と１〜60秒の時間も使用できる。層
を例えば１〜40分間500〜1000℃の範囲の温度に先づ加
熱し、その後に１〜60秒間又はそれより短い時間1000〜
1300℃の範囲の温度にまでより高温のRTAアニールを行
うという２段階アニールもまた望ましい。当業者は、温
度を高くすると酸素又は窒素の粒界への移行およびそれ
への沈殿に要する時間が短縮されるかもしれないことを
知っている。また、粒子のサイズが小さくなると、酸素
又は窒素が粒子内から粒界へ拡散するのに要する時間が
短くなる。約500℃を下回る温度は有用ではない。とい
う訳は、酸素が粒子内のシリコンに拡散する速度は非常
に遅いので、適当な時間における適当な粒界酸素又は窒
素濃度の上昇を妨げる。当業者は窒素，酸素−窒素混合
物又はその他の材料を用いる場合には必要とされる時間
が違ってくることを知っている。
次に、酸素を注入した多結晶層および酸素のない制御層
に多結晶の導電率を著しく高めることが知られているド
ーパントを注入した。As,B,P,Sb,Al,GaおよびInはシリ
コンに用いられるそのようなドーパントの周知の例であ
る。その他の半導体材料用にはその他の適当なドーパン
トが周知である。
に多結晶の導電率を著しく高めることが知られているド
ーパントを注入した。As,B,P,Sb,Al,GaおよびInはシリ
コンに用いられるそのようなドーパントの周知の例であ
る。その他の半導体材料用にはその他の適当なドーパン
トが周知である。
ヒ素を150keVのエネルギーで一般に75As＋５×1015イオ
ン／cm2の用量まで多結晶シリコン層に注入した。これ
らの条件下では、ヒ素注入分布のピークは注入した酸素
のピークより多結晶層の表面に近かった。当業者は所望
する深度および注入した分布のピークの位置および多結
晶層の最終的な所望する抵抗に応じて異なる用量とエネ
ルギーを用い得ることを知っている。
ン／cm2の用量まで多結晶シリコン層に注入した。これ
らの条件下では、ヒ素注入分布のピークは注入した酸素
のピークより多結晶層の表面に近かった。当業者は所望
する深度および注入した分布のピークの位置および多結
晶層の最終的な所望する抵抗に応じて異なる用量とエネ
ルギーを用い得ることを知っている。
特定の領域又はインタフェースの方向へのドーパントの
急速な移動を妨げるために酸素又は窒素を注入する領域
を用いることを所望する場合には、高めた酸素又は窒素
濃度の領域がドーパントと保護することを所望する領域
又はインタフェースとの間に垂直および／又は水平に位
置しなければならない。当業者はフォトレジスト又はそ
の他の材料のマスキング層を特定のドーパント又は酸素
注入部位の側方の輪廓を定めるのに用いてもよく、また
注入深度を調整するために注入エネルギーを変化させて
もよいことを知っている。
急速な移動を妨げるために酸素又は窒素を注入する領域
を用いることを所望する場合には、高めた酸素又は窒素
濃度の領域がドーパントと保護することを所望する領域
又はインタフェースとの間に垂直および／又は水平に位
置しなければならない。当業者はフォトレジスト又はそ
の他の材料のマスキング層を特定のドーパント又は酸素
注入部位の側方の輪廓を定めるのに用いてもよく、また
注入深度を調整するために注入エネルギーを変化させて
もよいことを知っている。
ドーパントの注入後、多結晶層を加熱してドーパントを
活性化する、即ち電気的に活動化するようにし、注入に
よる損傷があればそれをアニールする。約1000〜1300℃
の範囲の温度と１〜20秒間の範囲の時間が有用である。
当業者は温度を高くすればするほどドーパントを活性化
するのに要する時間は短かくなることを知っている。高
すぎる温度又は長すぎる温度を用いると、酸素又は窒素
注入領域が存在していても粒子の大部分（bulk）を介し
ての拡散によりドーパントは多結晶層を介してほゞ一様
に分布される。これは酸素又は窒素注入はドーパントの
粒界移動を遅らせることにその最も重要な効果を有する
からである。
活性化する、即ち電気的に活動化するようにし、注入に
よる損傷があればそれをアニールする。約1000〜1300℃
の範囲の温度と１〜20秒間の範囲の時間が有用である。
当業者は温度を高くすればするほどドーパントを活性化
するのに要する時間は短かくなることを知っている。高
すぎる温度又は長すぎる温度を用いると、酸素又は窒素
注入領域が存在していても粒子の大部分（bulk）を介し
ての拡散によりドーパントは多結晶層を介してほゞ一様
に分布される。これは酸素又は窒素注入はドーパントの
粒界移動を遅らせることにその最も重要な効果を有する
からである。
注入前アニールステップに用いたのと同じRTA装置を活
性化に用いた。一般的に、このRTA装置を特定のピーク
温度、例えば1100℃にセットして付勢した。支持ウエハ
および多結晶層の温度は約５秒以内に予めセットした温
度に上昇し、そこでRTAのシャッタがヒータとウエハと
の間におりた。次に、支持ウエハおよび多結晶層はその
後の約10〜15秒以内にほゞ室温に戻った。従って、全RT
A時間は約20秒又はそれ以下であった。効果的な活性化
／アニーリング時間、即ちピーク温度における相当時間
（equivalent time）は約１秒であると推定される。対
照試料を上述したのとほゞ同じ方法で、但し酸素注入を
行わずに処理した。
性化に用いた。一般的に、このRTA装置を特定のピーク
温度、例えば1100℃にセットして付勢した。支持ウエハ
および多結晶層の温度は約５秒以内に予めセットした温
度に上昇し、そこでRTAのシャッタがヒータとウエハと
の間におりた。次に、支持ウエハおよび多結晶層はその
後の約10〜15秒以内にほゞ室温に戻った。従って、全RT
A時間は約20秒又はそれ以下であった。効果的な活性化
／アニーリング時間、即ちピーク温度における相当時間
（equivalent time）は約１秒であると推定される。対
照試料を上述したのとほゞ同じ方法で、但し酸素注入を
行わずに処理した。
第５図はヒ素ドーパントの活性化に用いたのと同じRTA
ステップ前および後の多結晶シリコン層における深度の
関数としての酸素濃度のオージェ分析の結果を示す。酸
素注入用量は200keVで1016/cm2であった。層のスパッタ
リング速度は約0.01ミクロン／分、即ち0.6ミクロンの
多結晶層を通してスパッタする時間は約60分であった。
第５図のデータからみると、測定精度の範囲内におい
て、1100-1200℃のRTA処理の結果として注入した酸素の
移動は殆んどないことが明らかである。
ステップ前および後の多結晶シリコン層における深度の
関数としての酸素濃度のオージェ分析の結果を示す。酸
素注入用量は200keVで1016/cm2であった。層のスパッタ
リング速度は約0.01ミクロン／分、即ち0.6ミクロンの
多結晶層を通してスパッタする時間は約60分であった。
第５図のデータからみると、測定精度の範囲内におい
て、1100-1200℃のRTA処理の結果として注入した酸素の
移動は殆んどないことが明らかである。
オージェピークの高さはシリコン又は酸素の濃度に線形
に比例する（lineorly proportional）とすれば、ポリ
シリコン層に注入した酸素のピーク濃度は約0.6％、即
ち約３×1020酸素原子／cm5である。注入した酸素分布
のピークは多結晶層の表面下約0.2-0.25ミクロンにある
ように思われる。オージェ分布スパッタリングは完全に
多結晶層を通して、下にある酸化シリコン層を通して、
そして基板内に行われたので、酸化物インタフェース近
くの、および酸化物層内の酸素濃度もまた測定できる。
この方法の深度識別の範囲内では酸化物層から多結晶シ
リコン層内への酸素移行は殆んどないことは明らかであ
る。酸化物層中の酸素：シリコン比は予期されないよう
にほゞ2:1である。
に比例する（lineorly proportional）とすれば、ポリ
シリコン層に注入した酸素のピーク濃度は約0.6％、即
ち約３×1020酸素原子／cm5である。注入した酸素分布
のピークは多結晶層の表面下約0.2-0.25ミクロンにある
ように思われる。オージェ分布スパッタリングは完全に
多結晶層を通して、下にある酸化シリコン層を通して、
そして基板内に行われたので、酸化物インタフェース近
くの、および酸化物層内の酸素濃度もまた測定できる。
この方法の深度識別の範囲内では酸化物層から多結晶シ
リコン層内への酸素移行は殆んどないことは明らかであ
る。酸化物層中の酸素：シリコン比は予期されないよう
にほゞ2:1である。
第６図は上述した方法により酸素注入を行わずに（実
線）、また200keVで1016イオン／cm2の酸素注入を行っ
て（破線）５×1015イオン／cm2までヒ素を注入し種々
の温度でRTA活性化した微粒子多結晶層（注入前アニー
ルなし）について深度の関数としてのヒ素濃度を示す。
ヒ素濃度は技術上周知のラザフォード後方散乱分析技術
を用いて測定した。注入したヒ素分布のピーク値は多結
晶層の表面下約0.05ミクロンである。これは酸素注入よ
り約0.15〜0.2ミクロン浅い。第６図の曲線上に記され
ている温度は予めセットしたピークRTA活性化温度であ
り、ピーク温度における有効時間は約１秒と推定され
る。第６図からヒ素は処理してない多結晶層を通ってき
わめて急速に移動することが明らかである。注入した酸
素の存在は注入したヒ素の移動を著しく遅らせる。この
効果は活性化温度がより低い場合に最も大きい。
線）、また200keVで1016イオン／cm2の酸素注入を行っ
て（破線）５×1015イオン／cm2までヒ素を注入し種々
の温度でRTA活性化した微粒子多結晶層（注入前アニー
ルなし）について深度の関数としてのヒ素濃度を示す。
ヒ素濃度は技術上周知のラザフォード後方散乱分析技術
を用いて測定した。注入したヒ素分布のピーク値は多結
晶層の表面下約0.05ミクロンである。これは酸素注入よ
り約0.15〜0.2ミクロン浅い。第６図の曲線上に記され
ている温度は予めセットしたピークRTA活性化温度であ
り、ピーク温度における有効時間は約１秒と推定され
る。第６図からヒ素は処理してない多結晶層を通ってき
わめて急速に移動することが明らかである。注入した酸
素の存在は注入したヒ素の移動を著しく遅らせる。この
効果は活性化温度がより低い場合に最も大きい。
第７図は粒子のサイズを大きくするために多結晶層が注
入前アニールをうけていたという点を除くと上述した条
件と同じ条件の場合の同様なデータを示す。大きくなっ
た粒子サイズはまたドーパントの粒界移動を遅らせるこ
とも明らかである。酸素注入が行われると、その効果は
累積的である、即ちドーパントの移行は更に抑止され
る。
入前アニールをうけていたという点を除くと上述した条
件と同じ条件の場合の同様なデータを示す。大きくなっ
た粒子サイズはまたドーパントの粒界移動を遅らせるこ
とも明らかである。酸素注入が行われると、その効果は
累積的である、即ちドーパントの移行は更に抑止され
る。
その他の試験では、1014イオン／cm2の酸素注入用量は
使用したヒ素濃度についてはドーパント移動妨害効果は
殆んどないことが示された。1015イオン／cm2では有意
の効果が観察され、1016イオン／cm2ではより大きな効
果が観察された。妨害効果の大きさはより多い酸素用
量、より少ないドーパント用量でも増大することが予期
される。しかし、約1017イオン／cm2より大きい酸素又
は窒素用量はそのような高い酸素濃度は多結晶層のシー
ト抵抗に悪影響をおよぼすので多くの場合に望ましくな
い。シート抵抗を考えなくてもよい場合には、より多い
用量を使用できる。しかし、かなり大きな用量、即ち10
18イオン／cm2又はそれ以上の用量では、薄い明確な絶
縁酸化又は窒化シリコン層が半導体材料内に形成される
かもしれない。
使用したヒ素濃度についてはドーパント移動妨害効果は
殆んどないことが示された。1015イオン／cm2では有意
の効果が観察され、1016イオン／cm2ではより大きな効
果が観察された。妨害効果の大きさはより多い酸素用
量、より少ないドーパント用量でも増大することが予期
される。しかし、約1017イオン／cm2より大きい酸素又
は窒素用量はそのような高い酸素濃度は多結晶層のシー
ト抵抗に悪影響をおよぼすので多くの場合に望ましくな
い。シート抵抗を考えなくてもよい場合には、より多い
用量を使用できる。しかし、かなり大きな用量、即ち10
18イオン／cm2又はそれ以上の用量では、薄い明確な絶
縁酸化又は窒化シリコン層が半導体材料内に形成される
かもしれない。
多結晶層のシート抵抗に対する酸素注入の効果を多結晶
シリコンに200keVで1014〜1016イオン／cm2の用量を用
いて酸素を注入して測定した。上述した方法で作った多
結晶シリコン層のシート抵抗を標準的な４点フローブ法
を用いて測定した。そのような技術は技術上周知であ
る。層の一部を酸素注入前にアニールして粒子のサイズ
を0.02ミクロンから0.2ミクロンに大きくした。これら
の試料は下記の第１表にそれぞれ“微粒子”および“大
粒子”多結晶として識別してある。層には150keVのエネ
ルギーで５×1015イオン／cm2までの用量のヒ素をドー
プした。酸素注入を行わない対照試料も同様にドープし
た。種々の試料のシート抵抗を下記の第１表に示してあ
る。急速熱アニーリング（RTA）は上述したように行っ
た。示してあるRTA温度は多結晶層を含むウエハが到達
した予めセットされたピーク温度である。ピーク温度に
おける有効活性化時間は約１秒と推定される。
シリコンに200keVで1014〜1016イオン／cm2の用量を用
いて酸素を注入して測定した。上述した方法で作った多
結晶シリコン層のシート抵抗を標準的な４点フローブ法
を用いて測定した。そのような技術は技術上周知であ
る。層の一部を酸素注入前にアニールして粒子のサイズ
を0.02ミクロンから0.2ミクロンに大きくした。これら
の試料は下記の第１表にそれぞれ“微粒子”および“大
粒子”多結晶として識別してある。層には150keVのエネ
ルギーで５×1015イオン／cm2までの用量のヒ素をドー
プした。酸素注入を行わない対照試料も同様にドープし
た。種々の試料のシート抵抗を下記の第１表に示してあ
る。急速熱アニーリング（RTA）は上述したように行っ
た。示してあるRTA温度は多結晶層を含むウエハが到達
した予めセットされたピーク温度である。ピーク温度に
おける有効活性化時間は約１秒と推定される。
第１図に示す結果は、酸素注入の結果ある程度のシート
抵抗の増大は起きるが、大きなドーパント移動妨害効果
を与えるのに十分な酸素用量（例えば1016イオン／c
m2）に対する変化は多結晶層をデバイス目的にとって有
用でなくするほど大きなものではないことを示してい
る。
抵抗の増大は起きるが、大きなドーパント移動妨害効果
を与えるのに十分な酸素用量（例えば1016イオン／c
m2）に対する変化は多結晶層をデバイス目的にとって有
用でなくするほど大きなものではないことを示してい
る。
本発明の手段および方法を多結晶シリコンウエハおよび
酸素について説明したが、当業者は窒素および窒素−酸
素混合物のような他の元素も使用できることを知ってい
る。更に、当業者はヒ素以外の他のドーパントも導電率
変更ドーパントとして用いうることを知っている。更
に、当業者はこゝに教示した原理は例えばゲルマニウム
およびIII〜Ｖ族の材料のような他の半導体材料に適用
されるか、それらに限定されるものではないことを知っ
ている。従って、特許請求の範囲にはそのようなすべて
の変形を含むことが意図されている。
酸素について説明したが、当業者は窒素および窒素−酸
素混合物のような他の元素も使用できることを知ってい
る。更に、当業者はヒ素以外の他のドーパントも導電率
変更ドーパントとして用いうることを知っている。更
に、当業者はこゝに教示した原理は例えばゲルマニウム
およびIII〜Ｖ族の材料のような他の半導体材料に適用
されるか、それらに限定されるものではないことを知っ
ている。従って、特許請求の範囲にはそのようなすべて
の変形を含むことが意図されている。
第１図Ａおよび第１図Ｂは多結晶半導体層を含み多結晶
層における加速された側方粒界拡散の効果を示す半導体
デバイスの一部の簡略化された概略断面図を示す。 第２図Ａおよび第２図Ｂは多結晶領域を含み多結晶領域
における加速された垂直粒界拡散の効果を示す半導体デ
バイスの一部の簡略化された概略断面図を示す。 第３図は第１図Ａ〜第１図Ｂの簡略化された概略断面図
に似ているが本発明による簡略化された概略断面図を示
す。 第４図Ａおよび第４図Ｂは第２図Ａ〜Ｂに似ているが本
発明による半導体デバイスの一部の簡略化された概略断
面図を示す。 第５図はオージェ電子分光分析によって測定したポリシ
リコン−酸化シリコン−シリコン構造についての深さの
関数としての相対的酸素およびシリコン濃度を示す。 第６図は酸素を注入した場合および注入しない場合の種
々の活性化温度に対する微粒子ポリシリコン層中のヒ素
濃度対深さを示す。 第７図は第６図のデータと似ているが大粒子ポリシリコ
ン層についてのデータを示す。
層における加速された側方粒界拡散の効果を示す半導体
デバイスの一部の簡略化された概略断面図を示す。 第２図Ａおよび第２図Ｂは多結晶領域を含み多結晶領域
における加速された垂直粒界拡散の効果を示す半導体デ
バイスの一部の簡略化された概略断面図を示す。 第３図は第１図Ａ〜第１図Ｂの簡略化された概略断面図
に似ているが本発明による簡略化された概略断面図を示
す。 第４図Ａおよび第４図Ｂは第２図Ａ〜Ｂに似ているが本
発明による半導体デバイスの一部の簡略化された概略断
面図を示す。 第５図はオージェ電子分光分析によって測定したポリシ
リコン−酸化シリコン−シリコン構造についての深さの
関数としての相対的酸素およびシリコン濃度を示す。 第６図は酸素を注入した場合および注入しない場合の種
々の活性化温度に対する微粒子ポリシリコン層中のヒ素
濃度対深さを示す。 第７図は第６図のデータと似ているが大粒子ポリシリコ
ン層についてのデータを示す。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/76 29/78 29/786 9056−4Ｍ Ｈ０１Ｌ 29/78 ３１１ Ｐ 7514−4Ｍ ３０１ Ｇ 9169−4Ｍ 21/76 Ｒ (72)発明者 チャールズ・ジェイ・パーカー アメリカ合衆国アリゾナ州85258，スコッ ツデール，ビア・デ・エンカント，8326番
Claims (4)
- 【請求項１】基板を具える工程と、 粒界によって分離されている粒子を有する多結晶半導体
層を前記基板上に形成する工程と、 酸素又は窒素又はそれらの混合物を1014イオン／cm2を
上回り1017イオン／cm2を下回る範囲の用量で前記多結
晶半導体層内に注入する工程と、 前記多結晶半導体層を加熱して前記酸素又は窒素又はそ
れらの混合物を前記粒界へ移動させる工程と、 ドーパント不純物を前記多結晶半導体層に注入する工程
と、 前記半導体層を加熱して前記ドーパントを活性化してそ
れが電気的に活動するようにすることを含む、 多結晶半導体層中のドーパントの移動を制御する方法。 - 【請求項２】基板と、 前記基板に接している第１表面および前記第１表面の反
対側の第２表面を有する多結晶半導体層と、 1019〜1021原子／cm3の範囲の濃度の酸素を含む前記多
結晶半導体層内の第１領域と、 導電率を変えるドーパントのピーク濃度を含む前記多結
晶半導体層中の第２領域とを含み、 前記第１領域の一部は前記第２領域と前記第１表面との
間、又は前記第２領域と前記第２表面との間にある 半導体デバイス。 - 【請求項３】絶縁表面を有する基板と、 前記絶縁表面上の多結晶半導体層とを含み、前記多結晶
層は第１ドーパントをドープした第１領域、前記第１ド
ーパントが殆んどない第２領域、および1019〜1021原子
／cm3の範囲の濃度の酸素又は窒素を含み前記第１およ
び第２領域の間で側方に位置する第３領域を有する 半導体デバイス。 - 【請求項４】絶縁表面を有する基板と、 前記絶縁表面上の多結晶半導体層とを含み、前記多結晶
層は第１ドーパントをドープした第１領域、前記第１ド
ーパントが殆んどない第２領域、および1014イオン／cm
2を上回り1017イオン／cm2を下回る範囲の用量で酸素又
は窒素を注入され前記第１および第２領域の間で側方に
位置する第３領域を有する 半導体デバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/821,095 US4682407A (en) | 1986-01-21 | 1986-01-21 | Means and method for stabilizing polycrystalline semiconductor layers |
| US821095 | 1986-01-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62177919A JPS62177919A (ja) | 1987-08-04 |
| JPH0732145B2 true JPH0732145B2 (ja) | 1995-04-10 |
Family
ID=25232489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62012186A Expired - Lifetime JPH0732145B2 (ja) | 1986-01-21 | 1987-01-21 | 多結晶半導体層を安定化させる半導体装置及び方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4682407A (ja) |
| JP (1) | JPH0732145B2 (ja) |
| GB (1) | GB2185623B (ja) |
| HK (1) | HK18692A (ja) |
| SG (1) | SG4492G (ja) |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4740481A (en) * | 1986-01-21 | 1988-04-26 | Motorola Inc. | Method of preventing hillock formation in polysilicon layer by oxygen implanation |
| US4954454A (en) * | 1986-12-16 | 1990-09-04 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a polycrystalline silicon resistor |
| US5240511A (en) * | 1987-02-20 | 1993-08-31 | National Semiconductor Corporation | Lightly doped polycrystalline silicon resistor having a non-negative temperature coefficient |
| EP0350845A3 (en) * | 1988-07-12 | 1991-05-29 | Seiko Epson Corporation | Semiconductor device with doped regions and method for manufacturing it |
| US5654209A (en) * | 1988-07-12 | 1997-08-05 | Seiko Epson Corporation | Method of making N-type semiconductor region by implantation |
| US5037766A (en) * | 1988-12-06 | 1991-08-06 | Industrial Technology Research Institute | Method of fabricating a thin film polysilicon thin film transistor or resistor |
| US4914046A (en) * | 1989-02-03 | 1990-04-03 | Motorola, Inc. | Polycrystalline silicon device electrode and method |
| EP0460285B1 (de) * | 1990-06-07 | 1996-08-28 | Siemens Aktiengesellschaft | Verfahren zur Herstellung von Bipolartransistoren mit extrem reduzierter Basis-Kollektor-Kapazität |
| US5064775A (en) * | 1990-09-04 | 1991-11-12 | Industrial Technology Research Institute | Method of fabricating an improved polycrystalline silicon thin film transistor |
| US5108935A (en) * | 1990-11-16 | 1992-04-28 | Texas Instruments Incorporated | Reduction of hot carrier effects in semiconductor devices by controlled scattering via the intentional introduction of impurities |
| EP0499979A3 (en) * | 1991-02-16 | 1993-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| JP4865076B2 (ja) * | 1993-09-02 | 2012-02-01 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2746099B2 (ja) * | 1994-01-27 | 1998-04-28 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2803565B2 (ja) * | 1994-04-15 | 1998-09-24 | 株式会社デンソー | 半導体装置の製造方法 |
| JP3045946B2 (ja) * | 1994-05-09 | 2000-05-29 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 半導体デバイスの製造方法 |
| US5429972A (en) * | 1994-05-09 | 1995-07-04 | Advanced Micro Devices, Inc. | Method of fabricating a capacitor with a textured polysilicon interface and an enhanced dielectric |
| US5593924A (en) * | 1995-06-02 | 1997-01-14 | Texas Instruments Incorporated | Use of a capping layer to attain low titanium-silicide sheet resistance and uniform silicide thickness for sub-micron silicon and polysilicon lines |
| US5937310A (en) * | 1996-04-29 | 1999-08-10 | Advanced Micro Devices, Inc. | Reduced bird's beak field oxidation process using nitrogen implanted into active region |
| US5882993A (en) | 1996-08-19 | 1999-03-16 | Advanced Micro Devices, Inc. | Integrated circuit with differing gate oxide thickness and process for making same |
| US6033943A (en) * | 1996-08-23 | 2000-03-07 | Advanced Micro Devices, Inc. | Dual gate oxide thickness integrated circuit and process for making same |
| US6080645A (en) | 1996-10-29 | 2000-06-27 | Micron Technology, Inc. | Method of making a doped silicon diffusion barrier region |
| US5966626A (en) * | 1996-11-07 | 1999-10-12 | Mosel Vitelic, Inc. | Method for stabilizing a silicon structure after ion implantation |
| US5739064A (en) * | 1996-11-27 | 1998-04-14 | Micron Technology, Inc. | Second implanted matrix for agglomeration control and thermal stability |
| US5804496A (en) * | 1997-01-08 | 1998-09-08 | Advanced Micro Devices | Semiconductor device having reduced overlap capacitance and method of manufacture thereof |
| US5926730A (en) * | 1997-02-19 | 1999-07-20 | Micron Technology, Inc. | Conductor layer nitridation |
| JP3602679B2 (ja) * | 1997-02-26 | 2004-12-15 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
| US5872376A (en) * | 1997-03-06 | 1999-02-16 | Advanced Micro Devices, Inc. | Oxide formation technique using thin film silicon deposition |
| US5879975A (en) * | 1997-09-05 | 1999-03-09 | Advanced Micro Devices, Inc. | Heat treating nitrogen implanted gate electrode layer for improved gate electrode etch profile |
| JP3451908B2 (ja) * | 1997-11-05 | 2003-09-29 | 信越半導体株式会社 | Ｓｏｉウエーハの熱処理方法およびｓｏｉウエーハ |
| US6030875A (en) * | 1997-12-19 | 2000-02-29 | Advanced Micro Devices, Inc. | Method for making semiconductor device having nitrogen-rich active region-channel interface |
| US5962914A (en) * | 1998-01-14 | 1999-10-05 | Advanced Micro Devices, Inc. | Reduced bird's beak field oxidation process using nitrogen implanted into active region |
| JPH11214683A (ja) * | 1998-01-26 | 1999-08-06 | Mitsubishi Electric Corp | 半導体装置の製造方法および半導体装置 |
| US6329703B1 (en) * | 1998-02-25 | 2001-12-11 | Infineon Technologies Ag | Contact between a monocrystalline silicon region and a polycrystalline silicon structure and method for producing such a contact |
| US6531364B1 (en) | 1998-08-05 | 2003-03-11 | Advanced Micro Devices, Inc. | Advanced fabrication technique to form ultra thin gate dielectric using a sacrificial polysilicon seed layer |
| EP0986095A3 (de) * | 1998-09-08 | 2005-08-17 | Infineon Technologies AG | Schichtanordnung mit einer Materialschicht und einer im Bereich der Korngrenzen der Materialschicht angeordneten Diffusionsbarrierenschicht, und Verfahren zur Herstellung derselben |
| US6001713A (en) * | 1998-09-16 | 1999-12-14 | Advanced Micro Devices, Inc. | Methods for forming nitrogen-rich regions in a floating gate and interpoly dielectric layer in a non-volatile semiconductor memory device |
| US6599829B2 (en) * | 1998-11-25 | 2003-07-29 | Texas Instruments Incorporated | Method for photoresist strip, sidewall polymer removal and passivation for aluminum metallization |
| US6245636B1 (en) * | 1999-10-20 | 2001-06-12 | Advanced Micro Devices, Inc. | Method of formation of pseudo-SOI structures with direct contact of transistor body to the substrate |
| US6229187B1 (en) | 1999-10-20 | 2001-05-08 | Advanced Micro Devices, Inc. | Field effect transistor with non-floating body and method for forming same on a bulk silicon wafer |
| US6376286B1 (en) | 1999-10-20 | 2002-04-23 | Advanced Micro Devices, Inc. | Field effect transistor with non-floating body and method for forming same on a bulk silicon wafer |
| US6465852B1 (en) | 1999-10-20 | 2002-10-15 | Advanced Micro Devices, Inc. | Silicon wafer including both bulk and SOI regions and method for forming same on a bulk silicon wafer |
| US20030211711A1 (en) * | 2002-03-28 | 2003-11-13 | Hirofumi Seki | Wafer processing method and ion implantation apparatus |
| US6737320B2 (en) * | 2002-08-29 | 2004-05-18 | Micron Technology, Inc. | Double-doped polysilicon floating gate |
| KR101015161B1 (ko) * | 2002-10-25 | 2011-02-16 | 외를리콘 솔라 아게, 트뤼프바흐 | 반도체 장치들의 제조방법 및 그 방법으로 얻어진 반도체장치들 |
| US7382028B2 (en) * | 2005-04-15 | 2008-06-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming silicide and semiconductor device formed thereby |
| WO2021149380A1 (ja) * | 2020-01-24 | 2021-07-29 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置及び撮像装置の製造方法、電子機器 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6041458B2 (ja) * | 1975-04-21 | 1985-09-17 | ソニー株式会社 | 半導体装置の製造方法 |
| JPS51128268A (en) * | 1975-04-30 | 1976-11-09 | Sony Corp | Semiconductor unit |
| US4062038A (en) * | 1976-01-28 | 1977-12-06 | International Business Machines Corporation | Radiation responsive device |
| DE2720327A1 (de) * | 1977-05-06 | 1978-11-09 | Bbc Brown Boveri & Cie | Verfahren zur herstellung von halbleiterbauelementen, insbesondere solarelementen |
| US4230508A (en) * | 1979-07-19 | 1980-10-28 | Solarex Corporation | Method of making semicrystalline silicon article |
| JPS5640269A (en) * | 1979-09-11 | 1981-04-16 | Toshiba Corp | Preparation of semiconductor device |
| GB2085224B (en) * | 1980-10-07 | 1984-08-15 | Itt Ind Ltd | Isolating sc device using oxygen duping |
| US4366338A (en) * | 1981-01-09 | 1982-12-28 | Massachusetts Institute Of Technology | Compensating semiconductor materials |
| EP0101739B1 (en) * | 1982-02-19 | 1990-05-23 | Hitachi, Ltd. | Heterojunction transistor and method of fabricating the same |
| US4431460A (en) * | 1982-03-08 | 1984-02-14 | International Business Machines Corporation | Method of producing shallow, narrow base bipolar transistor structures via dual implantations of selected polycrystalline layer |
| JPS6057952A (ja) * | 1983-09-09 | 1985-04-03 | Toshiba Corp | 半導体装置の製造方法 |
-
1986
- 1986-01-21 US US06/821,095 patent/US4682407A/en not_active Expired - Fee Related
- 1986-12-24 GB GB8630859A patent/GB2185623B/en not_active Expired
-
1987
- 1987-01-21 JP JP62012186A patent/JPH0732145B2/ja not_active Expired - Lifetime
-
1992
- 1992-01-18 SG SG44/92A patent/SG4492G/en unknown
- 1992-03-05 HK HK186/92A patent/HK18692A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| GB2185623A (en) | 1987-07-22 |
| GB8630859D0 (en) | 1987-02-04 |
| GB2185623B (en) | 1989-11-01 |
| HK18692A (en) | 1992-03-13 |
| SG4492G (en) | 1992-03-20 |
| US4682407A (en) | 1987-07-28 |
| JPS62177919A (ja) | 1987-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0732145B2 (ja) | 多結晶半導体層を安定化させる半導体装置及び方法 | |
| US4755865A (en) | Means for stabilizing polycrystalline semiconductor layers | |
| US4689667A (en) | Method of controlling dopant diffusion and dopant electrical activation by implanted inert gas atoms | |
| US6281532B1 (en) | Technique to obtain increased channel mobilities in NMOS transistors by gate electrode engineering | |
| US6740913B2 (en) | MOS transistor using mechanical stress to control short channel effects | |
| US6228694B1 (en) | Method of increasing the mobility of MOS transistors by use of localized stress regions | |
| US5633177A (en) | Method for producing a semiconductor gate conductor having an impurity migration barrier | |
| US4740481A (en) | Method of preventing hillock formation in polysilicon layer by oxygen implanation | |
| Robertson et al. | The effect of impurities on diffusion and activation of ion implanted boron in silicon | |
| US5356837A (en) | Method of making epitaxial cobalt silicide using a thin metal underlayer | |
| EP0897594A1 (en) | Control of junction depth and channel length using generated interstitial gradients to oppose dopant diffusion | |
| US6387782B2 (en) | Process of forming an ultra-shallow junction dopant layer having a peak concentration within a dielectric layer | |
| JPH07101677B2 (ja) | 半導体装置の製造方法 | |
| NL8006866A (nl) | Polykristallijne siliciumfoelie en werkwijze ter vervaardiging daarvan. | |
| US7105427B1 (en) | Method for shallow dopant distribution | |
| JP2002502124A (ja) | アニール中制御された低レベル酸素周囲を使用して半導体ウエーハに浅部ジャンクションを形成する方法 | |
| EP1787318A2 (en) | Method of forming ultra shallow junctions | |
| US4135292A (en) | Integrated circuit contact and method for fabricating the same | |
| KR100725437B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
| JP3464247B2 (ja) | 半導体装置の製造方法 | |
| JPH0126171B2 (ja) | ||
| US7622372B1 (en) | Method for shallow dopant distribution | |
| WO2003063218A2 (en) | Method for forming shallow junctions by ion implantation in silicon wafers | |
| JP3185396B2 (ja) | 半導体装置の製造方法 | |
| Drowley et al. | Formation of shallow p+ junctions using two-step anneals |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |