JPH0731875B2 - デイジタルオ−デイオレコ−ダ - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、音声信号を記録媒体にディジタル記録し、或
いは再生することのできるオーディオレコーダに係り、
更に詳しくはディタル形式を採る音声信号はそのまま記
録媒体にディジタルダビングすることのできる手段を備
えたディジタルオーディオレコーダに関する。

〔従来の技術〕

最近の家庭用AV（Audio Visual）機器は、高集積回路化
の技術と、ディジタル信号処理技術の発達により、小型
・軽量・高画質・高音質化がはかられている。なかでも
オーディオ機器においてはコンパクトディスクプレーヤ
（CDプレーヤ）をはじめとして、高音質音声が再生可能
なディジタルオーディオ機器が普及しつつある。

このような状況の中、家庭用VTR（Video Tape Recorde
r）においても、特開昭54−125014号公報に記載されて
いるように映像信号記録トラックの延長上に、PCM信号
に変換された時間軸圧縮音声信号を記録する方式が実用
化されている。

ところで、一般にオーディオレコーダにおいては、ディ
ジタル信号処理方式の普及にともない、音質劣化の少な
いディジタルダビング（音声信号をディジタル信号の状
態でダビングを行う方式）の要求が高まっている。ディ
ジタルダビングをする上で最も問題となることがらは、
ダビングする側のシステムのサンプリング周波数とダビ
ングされる側の入力音声信号のサンプリング周波数が異
なった場合に、この入力信号のサンプリング周波数を、
ダビングするシステムのサンプリング周波数に変換して
やる必要があることである。上記のような場合のサンプ
リング周波数の変換に関しては、1981年３月IEEE発行の
“Proceedings of the IEEE"の300頁〜331頁「Interpol
ation and Decimation of Digital Signals A Tutorial
Review 」に詳しく述べられている。

以下、上記のサンプリング周波数の変換方式について、
サンプリング周波数f_S1のデータをサンプリング周波数M
/Nf_S1（M,Nは自然数）のデータに変換する場合を例にと
り簡単に説明する。

まず、サンプリング周波数f_S1のデータは、各サンプル
間に（Ｍ−１）個のゼロ値サンプルがそれぞれ挿入され
て、サンプリング周波数をＭ倍、即ちMf_S1とされる。サ
ンプリング周波数をMf_S1とされたデータは、急峻な特性
を有する低域通過濾波器（LPF）に通すことにより、高
域周波数成分が除去される。このLPFにより、低域成分
だけとなったデータはＮ個のサンプル毎に１個のデータ
が取り出され、M/Nにサンプリング周波数変換されたデ
ータとして出力される。

〔発明が解決しようとする問題点〕

しかしながら、上記従来技術のサンプリング周波数変換
方式を用いたディジタルダビングでは、サンプリング周
波数f_S1のデータをサンプリング周波数M/Nf_S1に変換す
る過程で、周波数がＭ倍のf_S1で動作するLPFが必要とな
る。従って、周波数変換後のサンプリング周波数をf_S2
とすると、上記の周波数Mf_S1は、周波数変換前のサンプ
リング周波数f_S1と周波数変換後のサンプリング周波数f
_S2との最小公倍数となり、変換前周波数f_S1と変換後周
波数f_S2が簡単な整数比となっていない場合には、上記L
PFの動作周波数が非常に高くなり、従って、演算量の増
大、回路規模の大型化、消費電力の増加、そして、シス
テムの高価格化をもたらすという欠点があった。

そこで本発明の目的は、演算量が少なく、小規模回路、
低価格であるディジタルダビングが可能な手段を備えた
ディジタルオーディオレコーダを提供することにある。

〔問題点を解決するための手段〕

上記目的を達成するために本発明では、記録系を、オー
バーサンプル型のADコンバータ（アナログ・ディジタル
変換器、A/D変換器と記すこともある）と、ディジタル
ダビングを受ける側のディジタル入力データのサンプリ
ング周波数を上記ADコンバータのサンプリング周波数に
まで高めるデータ補間回路と、上記ADコンバータの出力
データ及び上記データ補間回路の出力データの何れかを
選択して出力する第１のスイッチ回路と、該スイッチ回
路の出力データのサンプリング周波数を伝送時（記録
時）のサンプリング周波数にまで低減するデータ間引き
回路とで構成し、再生系を、伝送時のサンプリング周波
数を上記ADコンバータにおけるサンプリング周波数と等
しい周波数にまで高めるデータ補間回路と、該データ補
間回路の出力データが入力されているオーバーサンプ型
ADコンバータにより構成している。

また、あるいは、上記のダビングを受けるディジタル入
力データのサンプリング周波数を高めるデータ補間回路
を、新たに第２のスイッチ回路を設けることで、上記再
生系のデータ補間回路で兼用する構成としている。

さらにオーバーサンプル型AD,DA変換器とディジタルダ
ビングシステムに用いられる間引き回路と補間回路の回
路構成を、そこに設定される周波数伝達関数を同じにす
ることにより、すべて同様の構成とした。

〔作用〕

上記オーバーサンプル型のADコンバータは、通常のオー
ディオ用ADコンバータが音声帯域の20KHz程度までを確
保するためにその２倍の40KHz程度でサンプリング（標
本化）を行なうのに対し、それをはるかに上まわる2MHz
〜3MHzの標本化周波数でサンプリングを行なう。

これにより、ADコンバータの前段に設けられて、該コン
バータに入力する入力信号に含まれる標本化周波数の1/
2以上の周波数成分を遮断して折り返し雑音の発生を防
ぐLPFとしては、通常のADコンバータの場合は高次の急
峻な特性を有するLPFが必要であるのに対し、低次のLPF
を用いることで折り返し雑音を防ぐことができる。ま
た、音声信号のデイナミックレンジを90dB以上確保する
ためには量子化ビット数が15〜16ビット必要となるが、
オーバーサンプル型のADコンバータを用いれば、サンプ
リング周波数を所望のサンプリング周波数である40KHz
程度まで低減する過程で、複数のサンプルデータの平均
化処理をすることにより、ADコンバータとしては８ビッ
ト程度の量子化ビット数で15〜16ビット量子化の精度を
得ることができる。

なおオーバーサンプル型ADコンバータの詳細について
は、例えば1980年12月IEEE発行の“IEEE Journal of So
lid−State Circuits,Vol.SC−15,No.6"の1014頁〜1021
頁を参照されたい。

また、上記のダビング入力データのサンプリング周波数
を高めるデータ補間回路は、ダビング入力データのサン
プリング周波数を上記のオーバーサンプル型ADコンバー
タにおけるサンプリング周波数と同様な周波数に変換す
るものであるから、それ以後の信号処理をすべて、上記
オーバーサンプル型ADコンバータの出力データと同様に
処理することができ、ディジタルダビング用の新たなデ
ータ間引き回路等が不要となる。

そして上記第１のスイッチ回路は、上記オーバーサンプ
ル型ADコンバータの出力データとサンプリング周波数の
変換されたダビング入力データを切り換えて次段のデー
タ間引き回路へ供給することにより、通常のアナログ音
声のディジタル記録と、ディジタルダビングの記録とを
切り換えている。

上記のデータ間引き回路は、サンプリング周波数が2MHz
〜3MHzであるデータを伝送時のサンプリング周波数（40
KHz程度）にまで低減するとともに、複数データの平均
化処理を行なうことにより８ビット量子化のデータを15
〜16ビット量子化精度まで向上している。

一方、再生系を構成しているデータ補間回路は、上記の
データ間引き回路で伝送時のサンプリング周波数（40KH
z程度）に低減されたデータをオーバーサンプル型DAコ
ンバータにおける動作サンプリング周波数にまで高める
働きをしている。そして、オーバーサンプル型ADコンバ
ータは、2MHz〜3MHzという高いサンプリング周波数でデ
ィジタルデータをアナログ信号に変換するので、サンプ
リングにより生じた折り返し雑音を、必要な音声帯域に
比べ充分高い周波数帯域に持って行ける。従って、DAコ
ンバータの次段に設けられ、標本化（サンプリング）に
よって発生する不要な周波数成分の除去に用いられるLP
Fは、低次のLPFで対応可能となり、小型化がはかれる。

また、上記の第２のスイッチを設けて、ダビング入力デ
ータを、上記再生系のデータ補間回路に供給し、サンプ
リング周波数の変換を行えば、ダビングデータ専用の補
間回路が不要となり、回路規模を最小限におさえ一層の
小型化が達成できる。

〔実施例〕

以下、本発明の実施例を図面を用いて説明する。第１図
は本発明の一実施例としてのディジタルダビング可能な
手段を備えたディジタルオーディオレコーダを示すブロ
ック図である。

第１図においては、１はアナログ音声信号の入力端子、
２はディジタル音声信号の入力端子、３は制御信号の入
力端子、４はオーバーサンプル型アナログ・ディジタル
変換回路（以下、オーバーサンプルA/Dと記す。）、５
は補間回路、６はスイッチ、７は間引き回路、８はエン
コーダ、９は記録媒体、10はデコーダ、11は補間回路、
12はオーバーサンプル型ディジタル・アナログ変換回路
（以下、オーバーサンプルD/Aと記す。）、そして、13
は再生アナログ音声信号の出力端子である。

尚、本実施例では説明を容易とするために、オーバーサ
ンプルA/Dにおけるサンプリング周波数を184f_H（約2.9M
Hz）とし、媒体への記録再生時のサンプリング周波数を
2f_H（約31.5KHz）として説明する。なお、f_Hは映像信号
における水平同期信号周波数15.734KHzである。

まず最初に、第１図において、アナログ音声信号が入力
されこれをディジタル記録する場合、即ち通常の記録再
生動作を説明した後に、ディジタル音声信号を入力され
これをそのままディジタルダビングする時の動作につい
て説明する。

第１図において、入力端子１より入力されたアナログ音
声信号は、オーバーサンプルA/D4に入力され、サンプリ
ング周波数が約2.9MHz（正確には184倍のf_H）、そして
量子化ビット数が８ビットのディジタル信号に変換され
る。

上記の如く変換されたディジタル音声信号は、破線位置
（Ｎ側）にあるスイッチ６を介して、間引き回路７へ供
給される。なお、上記スイッチ６は、アナログ音声信号
をディジタル記録する通常モードでは、入力端子３より
入力されるモード制御信号により、Ｎ端子側に閉じられ
ており、オーバーサンプルA/D4の出力を間引き回路７へ
供給するようになっている。

間引き回路７は入力信号のサンプリング周波数を184f_H
から8f_Hにまで下げる働きをするものであり、その過程
で複数の８ビットデータの平均化処理により、ビット精
度を向上し16ビットの量子化精度にする。

上記間引き回路７により、サンプリング周波数を8f_H（1
25.872KHz）に低減された16ビット精度のディジタル音
声データはエンコーダ８へ供給される。そしてエンコー
ダ８において、該ディジタル音声データは、サンプリン
グ周波数が2f_H,量子化ビット数が８ビットとされた後、
記録媒体９へディジタル記録される。

次に再生系について説明する。第１図において、記録媒
体９より再生されたサンプリング周波数2f_H,量子化ビッ
ト数８ビットの再生データはデコーダ10へ供給され、そ
こで記録系のエンコーダ８と逆の処理、即ち、ダイナミ
ックレンジの伸張及びサンプリング周波数の8f_H化が行
なわれる。

デコーダ10からのサンプリング周波数8f_H,量子化ビット
数16ビットの再生データは、データ補間回路11により18
4f_H（約2.9MHz）のサンプリング周波数データに変換さ
れオーバーサンプルD/A12へ供給される。そしてオーバ
ーサンプルD/A12により184f_Hの周波数でサンプルホール
ドされアナログ信号に変換された後、出力端子13より出
力される。

以上で通常の記録再生時の動作説明を一応終え、次にデ
ィジタル入力音声信号をディジタル形式のままディジタ
ルダビングで記録する場合について説明する。尚、本実
施例では、ディジタルダビング時の入力データのサンプ
リング周波数は、現在ディジタルオーディオ機器におい
て最も普及している44.1KHzとする。

第１図において、入力端子２より入力されたサンプリン
グ周波数44.1KHz,量子化ビット数16ビットのディジタル
音声データは、補間回路５に供給され、サンプリング周
波数184f_H,量子化ビット数８ビットのデータに変換され
る。

このようにして補間回路５において、周波数変換された
ダビングデータが入力されているスイッチ回路６は、入
力端子３を介して供給されるモード制御信号に従いディ
ジタルダビング記録時はＤ入力端子側（実線位置）に閉
じている。

上記スイッチ回路６を介して供給されるサンプリング周
波数が184f_Hのダビングデータは引き続き間引き回路７
へ入力され、以下先に説明したアナログ音声信号が入力
された場合と同様の信号処理がほどこされた後、記録媒
体９へ記録される。

以上説明したように本実施例によればADコンバータの前
段あるいはDAコンバータの次段に設ける折り返し雑音防
止用のアナログLPFが低次の簡単な構成のものでよく、
また、ディジタルダビング機能には不可欠なサンプリン
グ周波数の変換回路を構成する間引き回路を新たに設け
る必要がないので回路の小型化が実現できシステムの低
価格化がはかれる。

しかも、オーバーサンプリング方式を採用しているの
で、ダビング入力データのサンプリング周波数変換に際
して、データ数に過不足が生じても、これによる音質劣
化を聴感上問題のないレベルまで抑圧することができ
る。

第２図は第１図におけるオーバーサンプル型A/D変換器
４の詳細を示す回路図である。

第２図において、１はアナログ音声信号の入力端子、10
3はサンプリング周波数が184f_H,量子化ビット数が８ビ
ットのディジタル音声データの出力端子、104はサンプ
リング用の184f_Hクロックの入力端子、105はアナログの
減算回路、106はアナログの積分回路、107はコンパレー
タ、108は基準電圧源、109はディジタル積分器、110は
局部DAコンバータである。このオーバーサンプルA/D4は
デルタ−シグマ（Δ−Σ）変調方式のADコンバータであ
る。

以下信号の流れを説明する。入力端子１より入力された
アナログ音声信号は、減算回路105により直前のAD変換
データを局部DAコンバータ110にてDA変換したアナログ
信号が差し引かれる。この差信号はアナログ積分回路10
6にて平滑、直流化されてコンパレータ107へ供給され
る。

上記コンパレータ107は、アナログ積分回路106の出力レ
ベルと基準電圧108とを比較し、そしてアナログ積分回
路106の出力レベルが高い場合は“ハイ”を低い場合は
“ロウ”をディジタル積分回路109へ出力する。

ディジタル積分回路109は例えば第３図に示すように、
８ビットのディジタル加算器112と８ビットのラッチ回
路113で構成されている。第３図に示すディジタル積分
器109では、ディジタル加算器112において入力端子111
より供給されるコンパレータ107の出力が“ハイ”の場
合は“＋1"を、“ロウ”の場合は“−1"をラッチ回路11
3の８ビット出力データに加算する。そして、加算回路1
12の８ビット出力データは、上記ラッチ回路113へ供給
すると共に、出力端子103より第１図に示したスイッチ
回路６のＮ入力端子に供給される。

上記のディジタル加算器112、ラッチ回路113及び局部DA
コンバータ110は第２図及び第３図に示した入力端子104
より供給される周波数が184f_Hのクロックで動作し、従
って上記オーバーサンプルA/D4はサンプリング周波数18
4f_H,量子化ビット数８ビットのAD変換データが得られ
る。

第４図は第１図における間引き回路７の具体例を示す回
路図である。

第４図に示した間引き回路７は、同図の16に示す非巡回
型ディジタルフィルタを３個直列に接続した構成となっ
ている。１個の非巡回型ディジタルフィルタ16は、遅延
時間τ_０が1/184f_H（オーバーサンプルA/D4におけるサ
ンプリング周期）である22個の遅延回路17_-1〜17
_-22と、各遅延回路の出力及び初段の遅延回路17_-1の入
力を加算する加算回路18により構成されている。上記加
算回路18の出力は係数回路19により1/23にされ、次段の
同一構成の非巡回型ディジタルフィルタへ供給される。

従って、第４図に示した間引き回路７では、入力端子14
より入力されるサンプリング周波数が184f_Hのディジタ
ル音声信号を、23データずつ平均化処理することにな
る。この平均化処理型間引き回路の周波数伝達関数Ｈ
（ｆ）は となり、この特性は第６図に示すものとなる。

従って第４図に示した間引き回路７の出力端子15より出
力される平均化データを23個のデータに対して１データ
の割合で取り出していけば184f_Hサンプリング,8ビット
のデータを8f_Hサンプリング,16ビットのデータとして得
ることができる。なお、上記の間引きにより、サンプリ
ング周波数が低下し、折り返し雑音を生じるが、本実施
例の必要音声帯域である15KHz帯域内に折り返ってきて
問題となる成分は周波数帯域が8nf_H±15KHz（ただしｎ
は自然数）の成分であり、この成分は第６図に示してあ
るように充分に減衰されており問題とならない。

尚、上記の第４図に示した間引き回路７では、必要音声
帯域である15KHz以下の帯域でも少しだけ減衰される
が、この必要帯域内の減衰は、第１図に示した次段のエ
ンコーダ８により補正している。

また本実施例では、間引き回路７を構成する非巡回型デ
ィジタルフィルタのタップ係数をすべて１としているの
で、第４図の１段の非巡回型ディジタルフィルタ16は第
５図の破線31で囲まれた巡回型ディジタルフィルタを用
いることができ、この場合は加算回路27を加算回路18に
比べて大幅に簡単化できる。

第５図に示した巡回型ディジタルフィルタは遅延時間が
23倍のτ_０（23/184f_H）とτ_０（1/184f_H）である２つ
の遅延回路26及び28と加算回路27とで構成されており、
その伝達関数Ｈ（ｆ）は であり、第４図に示した非巡回型ディジタルフィルタ１
段の特性に等しい。

第７図は第１図におけるエンコーダ８の具体例を示すブ
ロック図である。エンコーダ８は第７図に示すように、
ディジタルロウパスフィルタ（以下Ｄ−LPFと記す。）3
3,間引き回路34及び36,そしてダイナミックレンジの圧
縮回路34より構成されている。

Ｄ−LPF33は例えば第８図に示すような２次の非巡回型
ディジタルフィルタを複数個直列に接続することによ
り、記録時の最終的なサンプリング周波数である２倍の
f_H（31.468KHz）の場合に折り返し雑音が問題とならな
いように15KHz以上の信号成分を充分に減衰する特性と
している。また、先の間引き回路７において減衰された
15KHz以下の必要帯域内信号を補正する特性としてい
る。

第８図において、47は２次の巡回型ディジタルフィルタ
を表わしており、38〜42は係数回路、43及び44は加算回
路、そして45,46は1/8f_Hの遅延時間を有する遅延回路で
ある。尚第８図において48〜51は、係数回路における係
数値は異なるものの２次の巡回型ディジタルフィルタ47
と同一構成となっている。

上記Ｄ−LPF33により15KHz以上の周波数成分を充分に減
衰されたサンプリング周波数が8f_Hのディジタルデータ
は間引き回路34へ供給される。間引き回路34では8f_Hの
周波数で入力されるデータを１個おきに取り出すことに
より、サンプリング周波数を1/2、即ち4f_Hとする。そし
て、サンプリング周波数が4f_Hとなった16ビット量子化
のディジタル音声データはダイナミックレンジの圧縮回
路35へ供給される。

ダイナミックレンジの圧縮回路35は、例えば第９図に示
すように、除算器54と、振幅検波回路55で構成されてお
り、その動作は、入力信号をeiとし、出力信号をeoとす
ると eo＝ei/eo ……（３） 即ち eo²＝ei ……（４） であり、両辺のの対数を取ると 2log eo＝log ei ……（５） となる。

従って圧縮回路35の入出力特性は第12図の（１）に示す
ようになり、ダイナミックレンジを1/2に圧縮すること
になる。このダイナミックレンジの圧縮により16ビット
量子化の場合のダイナミックレンジ96dBは48dBに圧縮さ
れ、従って16ビット量子化のデータを８ビット量子化デ
ータに変換しても同等のダイナミックレンジを実現でき
る。これにより、第１図に示した記録媒体９、例えば磁
気テープなどを用いた場合の記録に際しては８ビットデ
ータで良く、記録情報量を少なくすることができ、記録
時間の長時間化がはかれる。

上記のダイナミックレンジの圧縮回路35により８ビット
量子化データとされたディジタル音声データは4f_Hの周
波数で次段の間引き回路36へ供給される。間引き回路36
では、4f_Hの周波数で入力されるデータを１個おきに取
り出すことにより、サンプリング周波数を1/2、即ち2f_H
とする。

なお、上記の間引き回路34及び36においてサンプリグ周
波数を8f_H（125.9KHz）から4f_H（62.9KHz）及び4f_Hから
2f_H（31.5KHz）へと低減しているが、このサンプリング
周波数の低減により折り返し雑音は、ずでに上記のＤ−
LPF33にて15KHz以上の周波数成分を充分に減衰している
ので、ここでは問題とならない。

第10図は第１図におけるデコーダ10の詳細を示すブロッ
ク図である。該デコーダ10は、第10図に示すように、補
間回路58及び60,ダイナミックレンジの伸張回路59,そし
てＤ−LPF61により構成されている。

第10図において、入力端子57より入力された再生データ
（サンプリング周波数2f_H,量子化ビット数８ビット）
は、補間回路58で各サンプル間に１個ずつデータが挿入
（補間）される。この挿入データの値は、直前のサンプ
ル値、あるいは前後のサンプルの平均値としている。こ
の補間によりサンプリング周波数を4f_Hとされた再生デ
ータは、ダイナミックレンジの伸張回路59へ供給され、
元のダイナミックレンジに伸張され、16ビット量子化デ
ータとされる。

なお、上記のダイナミックレンジの伸張回路59は、例え
ば第11図に示すように振幅検波回路64と乗算器65で構成
されている。そしてその動作は、入力信号をeiとし、出
力信号をeoとすると、 eo＝ei² ……（６） となり、両辺の対数をとると log eo＝2log ei ……（７） となる。従って伸張回路59の入出力特性は第12図の
（２）に示すようになり、ダイナミックレンジを２倍に
伸張することになる。

上記の伸張回路59によりダイナミックレンジを元にもど
された再生データは補間回路60において、補間回路58と
同様の処理（前置補間あるいは平均値補間）が成され、
サンプリング周波数を4f_Hから8f_Hに変換される。上記補
間回路60より出力されたサンプリング周波数8f_H,量子化
ビット数16ビットの再生データはＤ−LPF61へ供給さ
れ、ここで、先の補間処理により生じた15KHz以上の周
波数成分を充分に減衰される。

このＤ−LPF61は第７図のＤ−LPF33と同様に、第８図に
示した２次の巡回型ディジタルフィルタを複数個直列接
続して構成している。

次に第１図における補間回路11は第４図に示したデータ
間引き回路７と同様な構成で実現しておりデータ補間回
路として働く場合は、第４図において、入力端子14から
デコーダ10の出力データが8f_Hの周波数で供給され、そ
れぞれτｏ（1/184f_H）ずつ遅延したデータ23個を加算
し、順次184f_Hの周波数で出力端子15から出力される。

この場合の上記補間回路11の周波数伝達関数Ｈ（ｆ）は であり、先の間引き回路７と同様の特性（第６図に示し
た特性）となる。

従って、上記補間回路11は8f_Hの周波数で入力されるデ
ータを8nf_H±15KHz成分、即ち折り返し成分を除去し、1
5KHz以下の周波数成分だけを有するサンプリング周波数
が184f_Hのデータに変換する。

第13図は第１図における補間回路５の具体例を示すブロ
ック図である。第13図において、２はサンプリング周波
数44.1KHzのダビング入力データの入力端子、68,69及び
70はダビング入力データ同期した44.1KHz,220.5KHz（4
4.1KHz×５）及び2866.5KHz（44.1KHz×65）のクロック
入力端子、71は周波数が184f_H（2895.1KHz）のクロック
の入力端子、72はサンプリング周波数変換ダビング入力
データの出力端子、73はラッチ回路、74はＤ−LPF、75
は補間回路、76はラッチ回路である。

第13図において、入力端子２より入力されたダビング入
力データはラッチ回路73でラッチされ、Ｄ−LPF74へ供
給される。Ｄ−LPF74は、入力端子69より入力される22
0.5KHz（44.1Hz×５）のクロックで動作し、ダビング入
力データの周波数帯域を15KHz以下に制限する。上記Ｄ
−LPF74の入力データ及び出力データの周波数成分を第1
4図の（１）及び（２）に示す。

尚、Ｄ−LPF74は例えば、先の第８図に示した巡回型デ
ィジタルフィルタの遅延回路45,46の遅延時間を1/220.5
KHzにすることで実現できる。

帯域制限されたダビング入力データは、補間回路75へ供
給され、サンプリング周波数を2866.5KHz（44.1Hz×6
5）に高められ、ラッチ回路76へ供給される。上記補間
回路75は、先の第４図に示したディジタルフィルタにお
いて、遅延回路の遅延時間を1/2866.5KHzにし、１段の
非巡回型ディジタルフィルタのタップ数を13とし、そし
て係数回路の係数を1/13とした構成となっている。

従って、この補間回路75の周波数伝達関数Ｈ（ｆ）は となり、（5n×44.1±15）KHz（ｎは12以下の自然数）
の周波数成分を減衰する特性となる。

これにより、補間回路75の出力データは、Ｄ−LPF74の
出力データから、（5n×44.1±15）KHzの周波数成分を
除去されたデータとなり、サンプリング周波数が2866.5
KHzである第14図の（３）に示すような周波数成分を有
するデータとなる。そして、この補間回路75の出力デー
タはラッチ回路76で、周波数が184f_H（2895.1KHz）のク
ロックによりラッチされ第１図に示すスイッチ回路６の
Ｄ入力端子に供給される。

なお、上記ラッチ回路73においては、入力データの周波
数とラッチクロック周波数が１％弱異なり、データ数の
過不足を生じるが、これによる影響は、第１図に示した
間引き回路７による平均化処理の過程で分散され問題と
なるレベル以下に抑圧される。

次に他の実施例について、第15図を用いて説明する。第
15図は本発明の他の実施例としてのディジタルダビング
可能な手段を備えたディジタルオーディオレコーダのブ
ロック図である。なお、第15図において、第１図におけ
るのと同一符号を付したブロックは第１図で説明した同
一符号ブロックと同じ働きをするものである。

第15図に示した本実施例が、第１図に示した先の実施例
と最も異なる点は、ディジタルダビング時に、ダビング
入力データのサンプリング周波数変換に用いる補間回路
を、再生系のオーバーサンプルD/A用の補間回路で兼用
するようにしたことである。以下、ディジタルダビング
時の動作について説明する。

第15図において、入力端子２より入力されたダビング入
力データは、Ｄ−LPF74に入力され、先の第13図の所で
述べたようにサンプリング周波数を44.1KHzから220.5KH
z（44.1KHz×５）に変換され、第14図の（２）に示す周
波数成分を有するデータとされる。

このＤ−LPF74の出力データは、ディジタルダビング時
にはＤ入力端子側に閉じているスイッチ回路77を介して
補間回路78へ供給される。補間回路78は、220.5KHzの周
波数で供給されるダビングデータをサンプリング周波数
が13倍の2866.5KHzに変換してラッチ回路76へ供給す
る。

上記補間回路78の具体的な動作を第16図を用いて説明す
る。第16図は、補間回路78の具体的構成例を示すブロッ
ク図である。

第16図において、79はダビングデータあるいは再生デー
タの入力端子、80は再生時に用いる184f_Hのクロックの
入力端子、81はダビング時に用いる2866.5KHz（44.1KHz
×65）のクロックの入力端子、82はサンプリング周波数
を変換されたデータの出力端子、83〜85は巡回型ディジ
タルフィルタ、86〜88は遅延回路、89は加算回路、90〜
92はスイッチ回路、93,94は係数回路である。

なお上記の遅延回路86,87及び88の遅延時間は、各遅延
回路に入力されるクロックの周期を基準とし、それぞれ
13クロック周期,10クロック周期，及び１クロック周期
としている。

また上記スイッチ回路90,91,及び92はすべて入力端子３
を介して供給されるモード制御信号に従い、ディジタル
ダビング時はＤ入力端子側に閉じられ、通常の記録再生
時はＮ入力端子側へ閉じられる。

また上記係数回路93及び94の係数値はそれぞれ1/23及び
1/13である。そして、図中には記していないが、巡回型
ディジタルフィルタ84及び85は、巡回型ディジタルフィ
ルタ83と同様の構成となっている。

第16図において、ディジタルダビング時は上記のように
各スイッチ回路90〜92はＤ入力端子側に閉じられる。従
って、遅延回路86及び88へは2866.5KHz（44.1KHz×65）
のクロックが供給され、また、加算回路89へは遅延回路
86の出力データが供給される。そして、スイッチ回路91
は、1/13の値を有する係数回路94の出力データを次段の
巡回型ディジタルフィルタ84へと供給する。

従って、ディジタルダビング時の第16図に示した補間回
路78の周波数伝達関数Ｈ（ｆ）は となり、先の実施例における第13図に示した補間回路75
の周波数伝達関数（前記式（９））と同様になる。

上記のようにサンプリング周波数を2866.5KHzに変換さ
れたダビングデータは、第15図のラッチ回路76において
184f_Hのクロックでラッチされ、スイッチ６のＤ入力端
子へ供給され、以下、先の実施例と同様の処理の後、記
録媒体９に記録される。

なお、通常の再生時における第16図に示した補間回路78
の動作は、スイッチ回路90〜92がＮ入力端子側に閉じる
ので、その周波数伝達関数Ｈ（ｆ）が となり、再生データのサンプリング周波数を8f_Hから184
f_Hに変換する。

以上説明したように、本実施例によれば、ダビング入力
データ用サンプリング周波数変換回路を構成する補間回
路及び間引き回路を通常の記録再生時に用いる補間回路
及び間引き回路と兼用できるので回路の小型、低価格化
が実現できる。

なお、上記実施例においては、ダビング入力データのサ
ンプリング周波数が、44.1KHzの場合について説明して
きたが、ダビング入力データのサンプリング周波数とし
ては、これ以外にも例えば衛星放送におけるPCM音声デ
ータの48KHzあるいは32KHzなど種々の周波数がある。

以下ダビング入力データのサンプリング周波数が44.1KH
zだけでなく48KHzあるいは32KHzのように異なった場合
のディジタルダビングについて説明する。尚、ダビング
入力データのサンプリング周波数はf_SDと記す。

まず、サンプリング周波数がf_SDであるダビング入力デ
ータを最終的に184f_Hサンプリング周波数に変換する場
合、先に述べたように第13図に示したＤ−LPF14でサン
プリング周波数を５倍に、そしてさらに補間回路78によ
り13倍に、合計65倍のf_SDとする。

この場合、ダビング入力データ同期する5f_SD及び65f_SD
のクロックが必要となる。上記5f_SDおよび65f_SDのクロ
ックは第17図に示すような位相同期回路（PLL）により
発生することができる。

第17図は、ダビング時に必要なクロックを発生するクロ
ック発生回路のブロック図であり、81及び96は65f_SD及
び5f_SDのクロックの出力端子、95はダビング入力データ
に同期した周波数がf_SDのクロックの入力端子である。
そして97は、位相検波回路98,LPF99,電圧制御発振器（V
CO）100及び分周回路101より構成されるPLLであり、102
は分周回路である。

尚、上記分周回路101及び102の分周率はそれぞれ1/56及
び1/13である。

第17図のPLL97では、VCO100の出力信号を分周回路101で
1/65に分周した信号が、入力端子95を介して供給される
ダビング入力データに同期したf_SDのクロックに同期す
るので、上記VCO100の出力信号は、ダビング入力データ
に同期した65f_SDのクロックとなる。また、上記65f_SDの
クロックは分周回路102より1/13に分周され5f_SDのクロ
ックとされる。

上記の如く発生された5f_SDのクロックは、第15図のＤ−
LPF74に供給され、65f_SDのクロックは第15図の補間回路
78に供給される。従ってＤ−LPF74ではダビング入力デ
ータのサンプリング周波数がf_SDから5f_SDに変換され、
また、さらに補間回路78ではサンプリング周波数が5f_SD
から65f_SDに変換される。

なおこの場合にも184f_Hと65f_SD周波数が異なるので、第
15図のラッチ回路76において、データ数の過不足が生じ
るが、音声帯域に比べ充分に高いサンプリング周波数で
変換しているので間引き回路７により、上記影響のほと
んどを音声帯域以外に持って行くことができ問題となる
レベル以下に抑圧できる。

〔発明の効果〕

本発明によれば、ディジタルダビング機能を実現する場
合に、サンプリング周波数変換回路として、新たに大規
模な間引き回路及び補間回路を設ける必要が無いので、
システムを小型化，低価格化するのに効果がある。

またオーバーサンプル型AD,DA変換器とディジタルダビ
ングシステムに用いられる間引き回路と補間回路の回路
構成を、そこに設定される周波数伝達関数を同じにする
ことにより、すべて同様の構成としたので回路設計も容
易になると共に、回路の兼用化が図れるという利点もあ
る。

【図面の簡単な説明】

第１図は本発明の一実施例としてのディジタルオーディ
オレコーダを示すブロック図、第２図はオーバーサンプ
ル型ADコンバータの一構成例を示すブロック図、第３図
はディジタル積分器の一構成例を示すブロック図、第４
図及び第５図はそれぞれ間引き回路を構成するディジタ
ルフィルタの一例を示すブロック図、第６図は上記間引
き回路の周波数特性を示す特性図、第７図はエンコーダ
の一例を示すブロック図、第８図は巡回型ディジタルロ
ウパスフィルタの一例を示すブロック図、第９図はダイ
ナミックレンジ圧縮回路の基本構成を示すブロック図、
第10図はデコーダの一例を示すブロック図、第11図はダ
イナミックレンジの伸張回路の基本構成を示すブロック
図、第12図はダイナミックレンジの圧縮特性及び伸張特
性を示す特性図、第13図はディジタルダビング用補間回
路の一例を示すブロック図、第14図は周波数特性を示す
特性図、第15図は本発明の他の実施例を示すブロック
図、第16図は補間回路の一例を示すブロック図、第17図
はクロック発生回路の一例を示すブロック図、である。 符号の説明 ４……オーバーサンプル型AD変換器、５……補間回路、
６……スイッチ、７……間引き回路、８……エンコー
ダ、９……デコーダ、11……補間回路、12……オーバー
サンプル型DA変換器、17,20,23,26,28……遅延回路、1
8,21,24,27……加算回路、19,22,25,29……係数回路、1
6……非巡回型ディジタルフィルタ、31,47〜51……巡回
型ディジタルフィルタ、33……ディジタルロウパスフィ
ルタ、34,36……間引き回路、35……ダイナミックレン
ジ圧縮回路、54……除算器、55……振幅検波回路、58,6
0……補間回路、59……ダイナミックレンジの伸張回
路、61……ディジタルロウパスフィルタ、64……振幅検
波回路、65……乗算器、74……ディジタルロウパスフィ
ルタ、75……補間回路、76……ラッチ回路、77……スイ
ッチ回路、78……補間回路、83,84,85……巡回型ディジ
タルフィルタ、86,87,88……遅延回路、89……加算回
路、90,91,92……スイッチ回路、93,94……係数回路、9
7……位相同期回路、105……アナログ減算回路、106…
…アナログ積算回路、107……コンパレータ、109……デ
ィジタル積分器、110……局部DA変換器、112……加算
器、113……ラッチ回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 滋行 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所家電研究所内 (72)発明者 藤田 浩司 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所家電研究所内 (72)発明者 綿谷 由純 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所家電研究所内 (56)参考文献 特開 昭60−32167（ＪＰ，Ａ) 特開 昭61−239713（ＪＰ，Ａ)

Claims (2)

【特許請求の範囲】
1. 【請求項１】或る周波数帯域のアナログ音声信号を入力
   されてA/D変換するとき、変換後のティジタル信号から
   もとのアナログ信号を復元するのに最低限必要なサンプ
   リング周波数、即ち前記アナログ音声信号の周波数帯域
   の２倍の周波数に比べ、充分高いサンプリング周波数で
   前記入力アナログ音声信号をサンプリングしてディジタ
   ル信号に変換するオーバーサンプル型A/D変換器と、 前記オーバーサンプル型A/D変換器からのディジタル信
   号を入力されそのサンプリング周波数を前記アナログ音
   声信号の周波数帯域の２倍から３倍の範囲内にある周波
   数に低減して出力する間引き回路と、 を記録系にもち、該間引き回路からの出力信号を記録媒
   体にディジタル記録するようにすると共に、 ディジタル音声信号入力端子と、該入力端子から入力さ
   れたディジタル音声信号を入力されそのサンプリング周
   波数を前記オーバーサンプル型A/D変換器におけるサン
   プリング周波数にまで変換して出力する補間回路と、前
   記オーバーサンプル型A/D変換器から前記間引き回路に
   至る信号路の途中に位置し、前記オーバーサンプル型A/
   D変換器の出力か前記補間回路の出力の何れか一方を選
   択して前記間引き回路に供給するスイッチ回路とを具備
   し、前記間引き回路および前記補間回路の周波数伝達関
   数Ｈ（ｆ）を下記の式に設定したことを特徴とするディ
   ジタルオーディオレコーダ。 記 H(f)＝〔(1/N)・{sin(N・πf/fs)/sin(πf/fs)}〕m ここで、 f:周波数 fs:サンプリング周波数（回路動作周波数） N:間引き回路あるいは補間回路におけるサンプリング周
   波数の変換比であり、Ｎ≧２の整数 m:正の整数
2. 【請求項２】或る周波数帯域のアナログ音声信号を入力
   されてA/D変換するとき、変換後のディジタル信号から
   もとのアナログ信号を復元するのに最低限必要なサンプ
   リング周波数、即ち前記アナログ音声信号の周波数帯域
   の２倍の周波数に比べ、充分高いサンプリング周波数で
   前記入力アナログ音声信号をサンプリングしてディジタ
   ル信号に変換するオーバーサンプル型A/D変換器と、 前記オーバーサンプル型A/D変換器からのディジタル信
   号を入力されそのサンプリング周波数を前記アナログ音
   声信号の周波数帯域の２倍から３倍の範囲内にある周波
   数に低減して出力する間引き回路と、 を記録系にもち、該間引き回路からの出力信号を記録媒
   体にディジタル記録するようにすると共に、 前記記録媒体からの再生ディジタル信号を入力されその
   サンプリング周波数を前記オーバーサンプル型A/D変換
   器のそれと同じサンプリング周波数にまで変換して出力
   する補間回路と、 前記オーバーサンプル型A/D変換器のサンプリング周波
   数と同じサンプリング周波数をもち、前記補間回路から
   の出力を入力されて該サンプリング周波数でサンプリン
   グしアナログ信号に変換するオーバーサンプル型D/A変
   換器と、 を再生系にもち、前記オーバーサンプル型D/A変換器か
   ら再生アナログ音声信号を出力するようにすると共に、 ディジタル音声信号入力端子と、前記記録媒体からの再
   生ディジタル信号を前記補間回路に入力する信号路の途
   中に位置し、前記記録媒体からの再生ディジタル信号か
   前記ディジタル音声信号入力端子から入力されたディジ
   タル音声信号の何れか一方を選択して前記補間回路に供
   給する第１のスイッチ回路と、前記オーバーサンプル型
   A/D変換器から前記間引き回路に至る信号路の途中に位
   置し、前記オーバーサンプル型A/D変換器の出力か前記
   補間回路の出力の何れか一方を選択して前記間引き回路
   に供給する第２のスイッチ回路とを具備し、前記間引き
   回路および前記補間回路の周波数伝達関数Ｈ（ｆ）を下
   記の式に設定したことを特徴とするディジタルオーディ
   オレコーダ。 記 H(f)＝〔(1/N)・{sin(N・πf/fs)/sin(πf/fs)}〕m ここで、 f:周波数 fs:サンプリング周波数（回路動作周波数） N:間引き回路あるいは補間回路におけるサンプリング周
   波数の変換比であり、Ｎ≧２の整数 ｍ ：正の整数