JPH01175309A - ディジタル信号処理装置 - Google Patents
ディジタル信号処理装置Info
- Publication number
- JPH01175309A JPH01175309A JP33239487A JP33239487A JPH01175309A JP H01175309 A JPH01175309 A JP H01175309A JP 33239487 A JP33239487 A JP 33239487A JP 33239487 A JP33239487 A JP 33239487A JP H01175309 A JPH01175309 A JP H01175309A
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- digital
- sampling frequency
- signal
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 76
- 238000006243 chemical reaction Methods 0.000 claims description 46
- 230000003247 decreasing effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000007792 addition Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、サンプリング周波数を任意に変換したディジ
タル信号を得たり、ディジタル信号をアナログ信号に変
換したり、アナログ信号をディジタル信号に変換したり
する様にしたディジタル信号処理装置に関する。
タル信号を得たり、ディジタル信号をアナログ信号に変
換したり、アナログ信号をディジタル信号に変換したり
する様にしたディジタル信号処理装置に関する。
木筆１の発明はサンプリング周波数を任意に変換したデ
ィジタル信号を得たり、ディジタル信号をアナログ信号
に変換したりする様にしたディジタル信号処理装置に於
いて、サンプリング周波数ｆｓｌの第１のディジタル信
号が入力されサンプリング周波数ｆｓ２ （ｆｓｌ＜
ｆｓ２）の第２のディジタル信号が出力される第１のデ
ィジタル・フィルタと、第２のディジタル信号が入力さ
れ対応するアナログ信号が出力されるディジタル・アナ
ログ変換回路と、この第２のディジタル信号が入力され
たサンプリング周波数ｆｓ３ （ｆｓ２＞ ｆｓ３）の
第３のディジタル信号が出力される第２のディジタルフ
ィルタとを設け、この第２のディジタル信号をこのディ
ジタル・アナログ変換回路と第２のディジタル・フィル
タとに選択的に供給することにより簡単な構成でサンプ
リング周波数を任意に変換したディジタル信号を得たり
、ディジタル信号をアナログ信号に変換したりできる様
にしたものであり、 第２の発明はサンプリング周波数を任意に変換したディ
ジタル信号を得たり、アナログ信号をディジタル信号に
変化したりする様にしたディジタル信号処理装置に於い
て、サンプリング周波数ｆｓｌの第１のディジタル信号
が入力されサンプリング周波数ｒ ｓ２ （ｆ ｓｌ＜
ｆｓ２）の第２のディジタル信号が出力される第１の
ディジタル・フィルタと、アナログ信号が入力され対応
するアナログ・ディジタル変換回路と、この第２又は第
３のディジタル信号を選択するスイッチ回路と、この第
２又は第３のディジクル信号が入力されサンプリング周
波数ｆｓ３ （ｆｓ２＞ ｆｓ３）の第４のディジタル
信号が出力される第２のディジタル・フィルタとより成
ることにより簡単な構成でサンプリング周波数を任意に
変換したディジタル信号を得たり、アナログ信号をディ
ジタル信号に変換したりできる様にしたものである。
ィジタル信号を得たり、ディジタル信号をアナログ信号
に変換したりする様にしたディジタル信号処理装置に於
いて、サンプリング周波数ｆｓｌの第１のディジタル信
号が入力されサンプリング周波数ｆｓ２ （ｆｓｌ＜
ｆｓ２）の第２のディジタル信号が出力される第１のデ
ィジタル・フィルタと、第２のディジタル信号が入力さ
れ対応するアナログ信号が出力されるディジタル・アナ
ログ変換回路と、この第２のディジタル信号が入力され
たサンプリング周波数ｆｓ３ （ｆｓ２＞ ｆｓ３）の
第３のディジタル信号が出力される第２のディジタルフ
ィルタとを設け、この第２のディジタル信号をこのディ
ジタル・アナログ変換回路と第２のディジタル・フィル
タとに選択的に供給することにより簡単な構成でサンプ
リング周波数を任意に変換したディジタル信号を得たり
、ディジタル信号をアナログ信号に変換したりできる様
にしたものであり、 第２の発明はサンプリング周波数を任意に変換したディ
ジタル信号を得たり、アナログ信号をディジタル信号に
変化したりする様にしたディジタル信号処理装置に於い
て、サンプリング周波数ｆｓｌの第１のディジタル信号
が入力されサンプリング周波数ｒ ｓ２ （ｆ ｓｌ＜
ｆｓ２）の第２のディジタル信号が出力される第１の
ディジタル・フィルタと、アナログ信号が入力され対応
するアナログ・ディジタル変換回路と、この第２又は第
３のディジタル信号を選択するスイッチ回路と、この第
２又は第３のディジクル信号が入力されサンプリング周
波数ｆｓ３ （ｆｓ２＞ ｆｓ３）の第４のディジタル
信号が出力される第２のディジタル・フィルタとより成
ることにより簡単な構成でサンプリング周波数を任意に
変換したディジタル信号を得たり、アナログ信号をディ
ジタル信号に変換したりできる様にしたものである。
〔従来の技術と発明が解決しようとする問題点〕一般に
、ディジタル信号のサンプリング周波数を任意のサンプ
リング周波数に変換するサンプリング周波数変換器の原
理は公知であり、このサンプリング周波数変換では第５
図に示す如く入力（Ｔｓ （ｉ ｎ） ）と出力（Ｔｓ
（ｏｕ ｔ） ）との−時的な相対時間差が計測され
、計算される。時間差ｄＴｉはｄＴｉ＝ （ｄＴｌ−、
＋Ｔｓ（ｏｕｔ） ） ｎ＋ｏｄ（Ｔｓ（ｉｎ））で表
わされる。このＴｓ（ｏｕｔ）は構造的量子エラーのな
い概算値と置き換えてもよい。この場合補間及びサンプ
リング周波数が減少する時は帯域制限による折返し防止
が行われる。
、ディジタル信号のサンプリング周波数を任意のサンプ
リング周波数に変換するサンプリング周波数変換器の原
理は公知であり、このサンプリング周波数変換では第５
図に示す如く入力（Ｔｓ （ｉ ｎ） ）と出力（Ｔｓ
（ｏｕ ｔ） ）との−時的な相対時間差が計測され
、計算される。時間差ｄＴｉはｄＴｉ＝ （ｄＴｌ−、
＋Ｔｓ（ｏｕｔ） ） ｎ＋ｏｄ（Ｔｓ（ｉｎ））で表
わされる。このＴｓ（ｏｕｔ）は構造的量子エラーのな
い概算値と置き換えてもよい。この場合補間及びサンプ
リング周波数が減少する時は帯域制限による折返し防止
が行われる。
また、任意の比率に対するサンプリング周波数変換の２
つの原理（多段及び単一段）が知られている。多段変換
では係数の少ない単一フィルターがカスケード状に用い
られ、サンプリング周波数は何回かのステップで変換さ
れる。第６図はア・７プモード（サンプリング周波数が
増加モード）の多段サンプリング周波数変換を示す。こ
の第６図波数がＫだけ減少することを示す。
つの原理（多段及び単一段）が知られている。多段変換
では係数の少ない単一フィルターがカスケード状に用い
られ、サンプリング周波数は何回かのステップで変換さ
れる。第６図はア・７プモード（サンプリング周波数が
増加モード）の多段サンプリング周波数変換を示す。こ
の第６図波数がＫだけ減少することを示す。
また、第７図はダウンモードサンプリング周波数が減少
モードの多段サンプリング周波数変換を示す。特開昭５
７−１１５０１５号公報に記載されている如くアップモ
ードではサンプリング周波数増加フィルタは急峻であり
、サンプリング周波数減少（補間）フィルタは穏やかで
あり、ダウンモードではサンプリング周波数減少（補間
）フィルタは急峻であり、サンプリング周波数増加フィ
ルタは穏やかである。補間係数はクロックプロセッサに
よって計算される一時的時間差ｄｔの関数であり、フィ
ルタは係数が少ないので機能は非常に簡単な選択である
。
モードの多段サンプリング周波数変換を示す。特開昭５
７−１１５０１５号公報に記載されている如くアップモ
ードではサンプリング周波数増加フィルタは急峻であり
、サンプリング周波数減少（補間）フィルタは穏やかで
あり、ダウンモードではサンプリング周波数減少（補間
）フィルタは急峻であり、サンプリング周波数増加フィ
ルタは穏やかである。補間係数はクロックプロセッサに
よって計算される一時的時間差ｄｔの関数であり、フィ
ルタは係数が少ないので機能は非常に簡単な選択である
。
第８図は単一段サンプリング周波数変換を示し、この単
一段サンプリング周波数変換では大きなフィルタ （長
さは一般的に２００万）が一つだけ用いられるためにア
ップモード及びダウンモードに対して種々の標準的型式
が選択されることで制御を面素化している。係数ｄｔを
基により小さいセノト（−船釣に８Ｋ）から補間される
。単一段サンプリング周波数変換はプロットタイプに実
施されている０乗算／加算の回数は理論上の最小にされ
ている。線型補間は乗算／加算の回数を５０％増加させ
ているがそれでも多段サンプリング周波数変換での計算
よりかなり少ない。この単一段サンプリング周波数変換
は、従来のディジタル回路に実施するのに非常に適して
いる。サンプリング周波数を増加するか減少するかの固
定比率はフィルタを簡素化するために通常２のべき乗に
選択されている。サンプリング周波数変換での残留信号
の折返しを回避するためにディジタル・フィルタの減衰
定数を９６ｄＢ以上にしなければならない。第８図せた
Ｋｌによるサンプリング周波数の増加を示す。
一段サンプリング周波数変換では大きなフィルタ （長
さは一般的に２００万）が一つだけ用いられるためにア
ップモード及びダウンモードに対して種々の標準的型式
が選択されることで制御を面素化している。係数ｄｔを
基により小さいセノト（−船釣に８Ｋ）から補間される
。単一段サンプリング周波数変換はプロットタイプに実
施されている０乗算／加算の回数は理論上の最小にされ
ている。線型補間は乗算／加算の回数を５０％増加させ
ているがそれでも多段サンプリング周波数変換での計算
よりかなり少ない。この単一段サンプリング周波数変換
は、従来のディジタル回路に実施するのに非常に適して
いる。サンプリング周波数を増加するか減少するかの固
定比率はフィルタを簡素化するために通常２のべき乗に
選択されている。サンプリング周波数変換での残留信号
の折返しを回避するためにディジタル・フィルタの減衰
定数を９６ｄＢ以上にしなければならない。第８図せた
Ｋｌによるサンプリング周波数の増加を示す。
また、現在ディジタル・フィルタは簡素なアナログ・フ
ィルタと共にディジタル−アナログ（Ｄ−Ａ）変換に用
いられている（ディジタル・フィルタによってサンプリ
ング周波数が増加されなければならないことをオーバー
サンプリングという）。
ィルタと共にディジタル−アナログ（Ｄ−Ａ）変換に用
いられている（ディジタル・フィルタによってサンプリ
ング周波数が増加されなければならないことをオーバー
サンプリングという）。
最近では、ディジタル・フィルタによってサンプリング
周波数が減少されなければならないオーバーサンプルド
Ａ−Ｄ変換にも導入されている。オーバーサンプリング
Ｄ−Ａ変換やオーバーサンプルドＡ−Ｄ変換に用いられ
るほとんどのシステムは２．２＋２ ＜即ち４）と増加
するディジクル・フィルタを用いている０通常これは良
好なり−Ａ変換の得る減衰定数を有するがサンプリング
周波数には十分でない。
周波数が減少されなければならないオーバーサンプルド
Ａ−Ｄ変換にも導入されている。オーバーサンプリング
Ｄ−Ａ変換やオーバーサンプルドＡ−Ｄ変換に用いられ
るほとんどのシステムは２．２＋２ ＜即ち４）と増加
するディジクル・フィルタを用いている０通常これは良
好なり−Ａ変換の得る減衰定数を有するがサンプリング
周波数には十分でない。
第９図はオーバーサンプリングＤ−Ａ変換の原理を示し
、第１０図はオーバーサンプリングＡ−Ｄ変換の原理を
示す。
、第１０図はオーバーサンプリングＡ−Ｄ変換の原理を
示す。
本発明は係る点に層み簡単な構成でサンプリング周波数
を任意に変換したディジタル信号を得たり、ディジタル
信号をアナログ信号に変換したり、アナログ信号をディ
ジタル信号に変換したりできるディジタル信号処理装置
を提案することを目的とする。
を任意に変換したディジタル信号を得たり、ディジタル
信号をアナログ信号に変換したり、アナログ信号をディ
ジタル信号に変換したりできるディジタル信号処理装置
を提案することを目的とする。
この第１の発明は、例えば第１図に示す如く、サンプリ
ング周波数ｆｓｌの第１のディジタル信号が入力されサ
ンプリング周波数ｆｓ２ （ｆｓｌ＜ ｆｓ２）の第２
のディジタル信号が出力される第１のディジタル・フィ
ルタ（１）と、第２のディジタル信号が入力され対応す
るアナログ信号が出力されるディジタル・アナログ変換
回路（２）と、この第２のディジタル信号が入力されサ
ンプリング周波数ｆｓ３（ｆｓ２＞ｆｓ３）の第３のデ
ィジタル信号が出力される第２のディジタル・フィルタ
（３）とより成りこの第２のディジタル信号をこのディ
ジクル・アナログ変換回路（２）とこの第２のフィルタ
（３）とに選択的に供給するようにし、また第２の発明
は第２図に示す如くサンプリング周波数ｆｓｌの第１の
ディジタル信号が入力されサンプリング周波数ｆｓ２（
ｆ ｓｌ＜ ｆ ｓ２）の第２のディジタル信号が出力
される第１のディジタル・フィルタ（４）と、アナログ
信号が入力され対応するサンプリング周波数ｆｓ２（ｆ
ｓｌ＜ｆｓ２）の第３のディジタル信号が出力されるア
ナログ・ディジタル変換回路（５）と、この第２及び第
３のディジタル信号を選択するスイッチ回路（６）と、
この第２又は第３のディジクル信号が入力されサンプリ
ング周波数ｆｓ３ （ｒｓ２＞ ｆｓ３）の第４のディ
ジタル信号が出力される第２のディジタル・フィルタ（
７）とより成るものである。
ング周波数ｆｓｌの第１のディジタル信号が入力されサ
ンプリング周波数ｆｓ２ （ｆｓｌ＜ ｆｓ２）の第２
のディジタル信号が出力される第１のディジタル・フィ
ルタ（１）と、第２のディジタル信号が入力され対応す
るアナログ信号が出力されるディジタル・アナログ変換
回路（２）と、この第２のディジタル信号が入力されサ
ンプリング周波数ｆｓ３（ｆｓ２＞ｆｓ３）の第３のデ
ィジタル信号が出力される第２のディジタル・フィルタ
（３）とより成りこの第２のディジタル信号をこのディ
ジクル・アナログ変換回路（２）とこの第２のフィルタ
（３）とに選択的に供給するようにし、また第２の発明
は第２図に示す如くサンプリング周波数ｆｓｌの第１の
ディジタル信号が入力されサンプリング周波数ｆｓ２（
ｆ ｓｌ＜ ｆ ｓ２）の第２のディジタル信号が出力
される第１のディジタル・フィルタ（４）と、アナログ
信号が入力され対応するサンプリング周波数ｆｓ２（ｆ
ｓｌ＜ｆｓ２）の第３のディジタル信号が出力されるア
ナログ・ディジタル変換回路（５）と、この第２及び第
３のディジタル信号を選択するスイッチ回路（６）と、
この第２又は第３のディジクル信号が入力されサンプリ
ング周波数ｆｓ３ （ｒｓ２＞ ｆｓ３）の第４のディ
ジタル信号が出力される第２のディジタル・フィルタ（
７）とより成るものである。
第１の発明によれば第１のディジタル・フィルタ＋１１
と第２のディジタル・フィルタ（３）とにより、任意の
サンプリング周波数に変換したディジタル信号を得るこ
とができると共に第１のディジタルフィルタ（１）とデ
ィジタル・アナログ変換回路（２）とによりディジタル
信号をアナログ信号に変換でき、第１のディジタルフィ
ルタ（１）を兼用しているのでそれだけ構成が簡単とな
る。
と第２のディジタル・フィルタ（３）とにより、任意の
サンプリング周波数に変換したディジタル信号を得るこ
とができると共に第１のディジタルフィルタ（１）とデ
ィジタル・アナログ変換回路（２）とによりディジタル
信号をアナログ信号に変換でき、第１のディジタルフィ
ルタ（１）を兼用しているのでそれだけ構成が簡単とな
る。
また第２の発明によれば第１のディジタル・フィルタ（
４）と第２のディジタル・フィルタ（７）とにより、任
意のサンプリング周波数に変換したディジタル信号を得
ることができると共に、アナログ・ディジタル変換回路
（５）と第２のディジタル・フイルタ（７）とによりア
ナログ信号をディジタル信号に変換でき、第２のディジ
タル・フィルタ（７）を兼用しているのでそれだけ構成
が而単になる。
４）と第２のディジタル・フィルタ（７）とにより、任
意のサンプリング周波数に変換したディジタル信号を得
ることができると共に、アナログ・ディジタル変換回路
（５）と第２のディジタル・フイルタ（７）とによりア
ナログ信号をディジタル信号に変換でき、第２のディジ
タル・フィルタ（７）を兼用しているのでそれだけ構成
が而単になる。
以下第１図を参照しながら第１の発明につき説明しよう
。
。
第１図において、（１）はディジタル・フィルタを示し
、このディジタル・フィルタ（１）の入力側に例えばサ
ンプリング周波数がＦｓｌのディジタル信号が供給され
る如くなされている。このディジタル・フィルタ（１）
の出力信号をスイッチ回路（８）に供給しこのスイッチ
回路（８）の一方の出力側をディジタル信号をアナログ
信号に変換するＩ）−Ａ変換回路（２）の入力側に接続
し、このＤ−Ａ変換回路（２）の出力信号をアナログ・
フィルタ（９）を介してアナログ回路に供給する如くす
る。また、スイッチ回路（８）の他方の出力側をバッフ
ァ回路Ｏ１を介してディジタル・フィルタ（３）の入力
側に接続し、このディジタル・フィルタ（３）の出力側
よりサンプリング周波数がＦｓ２のディジタル信号を得
る如くする。
、このディジタル・フィルタ（１）の入力側に例えばサ
ンプリング周波数がＦｓｌのディジタル信号が供給され
る如くなされている。このディジタル・フィルタ（１）
の出力信号をスイッチ回路（８）に供給しこのスイッチ
回路（８）の一方の出力側をディジタル信号をアナログ
信号に変換するＩ）−Ａ変換回路（２）の入力側に接続
し、このＤ−Ａ変換回路（２）の出力信号をアナログ・
フィルタ（９）を介してアナログ回路に供給する如くす
る。また、スイッチ回路（８）の他方の出力側をバッフ
ァ回路Ｏ１を介してディジタル・フィルタ（３）の入力
側に接続し、このディジタル・フィルタ（３）の出力側
よりサンプリング周波数がＦｓ２のディジタル信号を得
る如くする。
第１図において、αυはクロック周波数Ｆｓｌ及びクロ
ック周波数Ｆｓ２のクロック信号が供給されるクロック
プロセッサーを示す。
ック周波数Ｆｓ２のクロック信号が供給されるクロック
プロセッサーを示す。
斯る第１図によれば、スイッチ回路（８）の入力端を一
方の出力側に接続したときは、Ｄ−Ａ変換回路として動
作しサンプリング周波数がＦｓｌのディジタル信号がア
ナログ信号に変換される。また、スイッチ回路（８）の
入力側を他方の出力側に接続したときはサンプリング周
波数がＦｓｌのディジタル信号がサンプリング周波数Ｆ
ｓ２のディジタル信号に変換され出力される。
方の出力側に接続したときは、Ｄ−Ａ変換回路として動
作しサンプリング周波数がＦｓｌのディジタル信号がア
ナログ信号に変換される。また、スイッチ回路（８）の
入力側を他方の出力側に接続したときはサンプリング周
波数がＦｓｌのディジタル信号がサンプリング周波数Ｆ
ｓ２のディジタル信号に変換され出力される。
この応用はサンプリング周波数が増加するとき（例えば
ＣＤの４４．ＩＫＩｌｚからＤＡＴの４８ＫＩＩｚ）ま
たはほとんど変化しないとき （同一の名目サンプリン
グ周波数の非同期システム）に使用できる。大きな比率
でサンプリング周波数を減少させると、アップモードで
は折返しによる歪を生ずる。Ｄ−Ａ変換は固定サンプリ
ング周波数の与えられたディジタル信号から始まり、ナ
イキスト帯域以内の帯域 □制服は必要でない。こ
れはアップモード変換と同様であり、サンプリング周波
数は増加され、入力ナイキスト帯域外の要素が除去され
る。
ＣＤの４４．ＩＫＩｌｚからＤＡＴの４８ＫＩＩｚ）ま
たはほとんど変化しないとき （同一の名目サンプリン
グ周波数の非同期システム）に使用できる。大きな比率
でサンプリング周波数を減少させると、アップモードで
は折返しによる歪を生ずる。Ｄ−Ａ変換は固定サンプリ
ング周波数の与えられたディジタル信号から始まり、ナ
イキスト帯域以内の帯域 □制服は必要でない。こ
れはアップモード変換と同様であり、サンプリング周波
数は増加され、入力ナイキスト帯域外の要素が除去され
る。
ダウンモードではＤ−Ａ変換とは関係ないがＡ−Ｄ変換
と関係がある。ダウンモード変換では、入力ナイキスト
帯域内の要素が存在するので、これらを除去しな（では
ならない。オーバーサンプルドＡ−Ｄ変換でも同し状況
が存在する（オーハーサンプルドＡ−Ｄ変漠の口約は急
峻なアナログ・フィルタを回避することである）。
と関係がある。ダウンモード変換では、入力ナイキスト
帯域内の要素が存在するので、これらを除去しな（では
ならない。オーバーサンプルドＡ−Ｄ変換でも同し状況
が存在する（オーハーサンプルドＡ−Ｄ変漠の口約は急
峻なアナログ・フィルタを回避することである）。
また第２図を参照しながら第２の発明につき説明しよう
。
。
第２図において、（４）はディジタル・フィルタを示し
、このディジタル・フィルタ（４）の入力端に例えばサ
ンプリング周波数がＦｓｌのディジタル信号が供給され
る如くなされている。このディジタル・フィルタ（４）
の出力信号をスイッチ回路（６）の一方の入力側に供給
し、またアナログ信号をアナログ・フィルタ叩を介して
Ａ−Ｄ変換回路（５）に供給してディジタル信号に変換
すると共にこのＡ−Ｄ変換回路（５）の出力側に得られ
るディジタル信号をスイッチ回路（６）の他方の入力側
に供給する。このスイッチ回路（６）の出力側に得られ
るディジタル信号をバッファ回路０３を介してディジタ
ル・フィルタ（７）に供給しこのディジタル・フィルタ
（７）の出力側にサンプリング周波数Ｆｓ２のディジタ
ル信号を得る如くする。
、このディジタル・フィルタ（４）の入力端に例えばサ
ンプリング周波数がＦｓｌのディジタル信号が供給され
る如くなされている。このディジタル・フィルタ（４）
の出力信号をスイッチ回路（６）の一方の入力側に供給
し、またアナログ信号をアナログ・フィルタ叩を介して
Ａ−Ｄ変換回路（５）に供給してディジタル信号に変換
すると共にこのＡ−Ｄ変換回路（５）の出力側に得られ
るディジタル信号をスイッチ回路（６）の他方の入力側
に供給する。このスイッチ回路（６）の出力側に得られ
るディジタル信号をバッファ回路０３を介してディジタ
ル・フィルタ（７）に供給しこのディジタル・フィルタ
（７）の出力側にサンプリング周波数Ｆｓ２のディジタ
ル信号を得る如くする。
斯る第２図によれば、スイッチ回路（６）の一方の入力
側を出力側に接続したときはサンプリング周波数がＦｓ
ｌのディジタル信号がサンプリング周波数Ｆｓ２のディ
ジタル信号に変換されて出力される。
側を出力側に接続したときはサンプリング周波数がＦｓ
ｌのディジタル信号がサンプリング周波数Ｆｓ２のディ
ジタル信号に変換されて出力される。
また、このスイッチ回路（６）の他方の入力側を出力側
に接続したときには、Ａ−Ｄ変換回路として動作しアナ
ログ・フィルタθ力に供給されるアナログ信号がサンプ
リング周波数Ｆ３２のディジタル信号として出力される
。
に接続したときには、Ａ−Ｄ変換回路として動作しアナ
ログ・フィルタθ力に供給されるアナログ信号がサンプ
リング周波数Ｆ３２のディジタル信号として出力される
。
この、第２図においてはディジタルフィルタ（７）をＡ
−Ｄ変換とサンプリング周波数変換においてサブサンプ
リングと帯域制限に共用することができる。またこの第
２図においてはＡ−Ｄ変換回路（５）が非同期式の場合
であり、バッファ回路ＯＪも共用される。このＡ−Ｄ変
換回路（５）が同期式の場合は、第３図に示す如くフィ
ルタ（４）の出力をバ、ファ回路側に供給する如くし、
サンプリング周波数変換のみに使用される。第３図は、
第２の発明の他の例を示し、その他は第２図と同様に構
成する。
−Ｄ変換とサンプリング周波数変換においてサブサンプ
リングと帯域制限に共用することができる。またこの第
２図においてはＡ−Ｄ変換回路（５）が非同期式の場合
であり、バッファ回路ＯＪも共用される。このＡ−Ｄ変
換回路（５）が同期式の場合は、第３図に示す如くフィ
ルタ（４）の出力をバ、ファ回路側に供給する如くし、
サンプリング周波数変換のみに使用される。第３図は、
第２の発明の他の例を示し、その他は第２図と同様に構
成する。
第４図に示す如く、固定サンプリング周波数Ｆｓで作動
するディジタルシステム（スイッチングマトリックス、
プロダクションセンター、ディジタルハイウェー・・・
）をサンプリング周波数が異なる入力あるいは出力、ま
たはアナログ入出力に接続することが必要な場合もある
。オーバーサンプリング及びアンダーサンプリングは、
Ａ−Ｄ変換及びＤ−Ａ変換に使用され、ディジタル・フ
ィルタをサンプリング周波数変換と、Ａ−Ｄ変換及びＤ
−Ａ変換とに兼用することによりそれだけ構成が簡単に
できる。
するディジタルシステム（スイッチングマトリックス、
プロダクションセンター、ディジタルハイウェー・・・
）をサンプリング周波数が異なる入力あるいは出力、ま
たはアナログ入出力に接続することが必要な場合もある
。オーバーサンプリング及びアンダーサンプリングは、
Ａ−Ｄ変換及びＤ−Ａ変換に使用され、ディジタル・フ
ィルタをサンプリング周波数変換と、Ａ−Ｄ変換及びＤ
−Ａ変換とに兼用することによりそれだけ構成が簡単に
できる。
尚、本発明は上述実施例に限る事なく本発明の要旨を逸
脱する事なくその他の構成が取り得る事は勿論である。
脱する事なくその他の構成が取り得る事は勿論である。
本発明によれば、簡単な構成でサンプリング周波数を任
意に変換したディジタル信号を得たり、ディジタル信号
をアナログ信号に変換したり、アナログ信号をディジタ
ル信号に変換したりできるディジタル信号処理装置を得
る事ができる利益がある。
意に変換したディジタル信号を得たり、ディジタル信号
をアナログ信号に変換したり、アナログ信号をディジタ
ル信号に変換したりできるディジタル信号処理装置を得
る事ができる利益がある。
第１図は第１の発明の一実施例を示す構成図、第２図は
第２の発明の一実施例を示す構成図、第３図は第２の発
明の他の実施例を示す構成図、第４図〜第１０図は夫々
本発明に供する線図である。 ｆｉｌ、 ｆ３＋、 ｆ４１及び（７）は夫々ディジタ
ル・フィルタ、（２）はＤ−Ａ変換回路、（５）はＡ−
Ｄ変換回路、（６）及び（８）は夫々スイッチ回路、（
９）及び０のは夫々アナログ・フィルタ、ＯＩ及びａｌ
は夫々バッファ回路、０υはクロックプロセンサーであ
る。
第２の発明の一実施例を示す構成図、第３図は第２の発
明の他の実施例を示す構成図、第４図〜第１０図は夫々
本発明に供する線図である。 ｆｉｌ、 ｆ３＋、 ｆ４１及び（７）は夫々ディジタ
ル・フィルタ、（２）はＤ−Ａ変換回路、（５）はＡ−
Ｄ変換回路、（６）及び（８）は夫々スイッチ回路、（
９）及び０のは夫々アナログ・フィルタ、ＯＩ及びａｌ
は夫々バッファ回路、０υはクロックプロセンサーであ
る。
Claims (1)
- 【特許請求の範囲】 １、サンプリング周波数ｆｓ１の第１のディジタル信号
が入力されサンプリング周波数ｆｓ２（ｆｓ１＜ｆｓ２
）の第２のディジタル信号が出力される第１のディジタ
ル・フィルタと、 上記第２のディジタル信号が入力され対応するアナログ
信号が出力されるディジタル・アナログ変換回路と、 上記第２のディジタル信号が入力されサンプリング周波
数ｆｓ３（ｆｓ２＞ｆｓ３）の第３のディジタル信号が
出力される第２のディジタル・フィルタとより成ること
を特徴とするディジタル信号処理装置。 ２、上記第２のディジタル信号を上記ディジタル・アナ
ログ変換回路と上記第２のフィルタとに選択的に供給す
るスイッチ回路を有することを特徴とする特許請求の範
囲第１項記載のディジタル信号処理装置。 ３、サンプリング周波数ｆｓ１の第１のディジタル信号
が入力されサンプリング周波数ｆｓ２（ｆｓ１＜ｆｓ２
）の第２のディジタル信号が出力される第１のディジタ
ル・フィルタと、 アナログ信号が入力され対応するサンプリング周波数ｆ
ｓ２（ｆｓ１＜ｆｓ２）の第３のディジタル信号が出力
されるアナログ・ディジタル変換回路と、上記第２及び
第３のディジタル信号を選択するスイッチ回路と、 上記第２又は第３のディジタル信号が入力されサンプリ
ング周波数ｆｓ３（ｆｓ２＞ｆｓ３）の第４のディジタ
ル信号が出力される第２のディジタル・フィルタとより
成ることを特徴とするディジタル信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33239487A JPH01175309A (ja) | 1987-12-29 | 1987-12-29 | ディジタル信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33239487A JPH01175309A (ja) | 1987-12-29 | 1987-12-29 | ディジタル信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01175309A true JPH01175309A (ja) | 1989-07-11 |
Family
ID=18254481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33239487A Pending JPH01175309A (ja) | 1987-12-29 | 1987-12-29 | ディジタル信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01175309A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0431537A2 (en) * | 1989-12-04 | 1991-06-12 | Sony Corporation | A digital information signal reproducing apparatus |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5243308A (en) * | 1975-10-01 | 1977-04-05 | Fujitsu Ltd | Signal transmitting system |
| JPS5765918A (en) * | 1980-10-13 | 1982-04-21 | Victor Co Of Japan Ltd | Sampling frequency converter |
| JPS604324A (ja) * | 1983-06-23 | 1985-01-10 | Sony Corp | サンプリングレ−ト変換装置 |
| JPS6142138B2 (ja) * | 1978-10-12 | 1986-09-19 | Gen Motors Corp | |
| JPS61239713A (ja) * | 1985-04-17 | 1986-10-25 | Nec Corp | 非同期標本化周波数変換方式 |
| JPS63282965A (ja) * | 1987-05-15 | 1988-11-18 | Hitachi Ltd | デイジタルオ−デイオレコ−ダ |
-
1987
- 1987-12-29 JP JP33239487A patent/JPH01175309A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5243308A (en) * | 1975-10-01 | 1977-04-05 | Fujitsu Ltd | Signal transmitting system |
| JPS6142138B2 (ja) * | 1978-10-12 | 1986-09-19 | Gen Motors Corp | |
| JPS5765918A (en) * | 1980-10-13 | 1982-04-21 | Victor Co Of Japan Ltd | Sampling frequency converter |
| JPS604324A (ja) * | 1983-06-23 | 1985-01-10 | Sony Corp | サンプリングレ−ト変換装置 |
| JPS61239713A (ja) * | 1985-04-17 | 1986-10-25 | Nec Corp | 非同期標本化周波数変換方式 |
| JPS63282965A (ja) * | 1987-05-15 | 1988-11-18 | Hitachi Ltd | デイジタルオ−デイオレコ−ダ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0431537A2 (en) * | 1989-12-04 | 1991-06-12 | Sony Corporation | A digital information signal reproducing apparatus |
| US5138601A (en) * | 1989-12-04 | 1992-08-11 | Sony Corporation | Digital information signal reproducing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5274372A (en) | Sampling rate conversion using polyphase filters with interpolation | |
| US5451950A (en) | Method for reducing errors in switched-capacitor digital-to-analog converter systems and apparatus therefor | |
| US5610942A (en) | Digital signal transcoder and method of transcoding a digital signal | |
| US5068716A (en) | Sampling rate converter | |
| US5798724A (en) | Interpolating digital to analog converter architecture for improved spurious signal suppression | |
| US5717617A (en) | Rate change filter and method | |
| US4876543A (en) | Multi-rate cascaded noise shaping modulator | |
| US5689449A (en) | Decimation filter | |
| US5606319A (en) | Method and apparatus for interpolation and noise shaping in a signal converter | |
| JPH06244679A (ja) | ディジタルフィルタ回路 | |
| US5191334A (en) | Sampling frequency conversion apparatus | |
| Saramaki et al. | An efficient approach for conversion between arbitrary sampling frequencies | |
| JP2703126B2 (ja) | Ａ／ｄ，ｄ／ａ変換装置 | |
| CN112865751A (zh) | 三级级联结构滤波器 | |
| GB2179815A (en) | Interpolator/decimator filter structure and filter | |
| JPH0983299A (ja) | 櫛型フィルタとそれを用いた送受信装置 | |
| JPH01175309A (ja) | ディジタル信号処理装置 | |
| JPH11122080A (ja) | データ速度を減少させる装置 | |
| JPH0376318A (ja) | ディジタル／アナログ変換器またはアナログ／ディジタル変換器におけるデルタシグマ変調回路 | |
| JPS61192113A (ja) | レ−ト変換デイジタル・フイルタ | |
| JP2002528989A (ja) | シグマ・デルタ変調器内のアナログ・デジタル変換器のための遅延補償 | |
| JP2691174B2 (ja) | Ａｄ変換回路 | |
| JPH07106974A (ja) | Ｄａ変換器 | |
| JP2823751B2 (ja) | サンプリング周波数変換装置 | |
| CA2144111C (en) | Digital signal transcoder and method of transcoding a digital signal |