JPH07311689A - 情報処理装置の検証方式 - Google Patents

情報処理装置の検証方式

Info

Publication number
JPH07311689A
JPH07311689A JP6102441A JP10244194A JPH07311689A JP H07311689 A JPH07311689 A JP H07311689A JP 6102441 A JP6102441 A JP 6102441A JP 10244194 A JP10244194 A JP 10244194A JP H07311689 A JPH07311689 A JP H07311689A
Authority
JP
Japan
Prior art keywords
logic
verification
event
program
trace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6102441A
Other languages
English (en)
Inventor
Kazuyuki Torii
和之 取違
Haruhito Ota
晴仁 太田
Junichi Tashiro
淳一 田代
Zentaro Hirose
善太郎 廣瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Computer Electronics Co Ltd
Hitachi Ltd
Original Assignee
Hitachi Computer Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Computer Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Computer Electronics Co Ltd
Priority to JP6102441A priority Critical patent/JPH07311689A/ja
Publication of JPH07311689A publication Critical patent/JPH07311689A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】 (修正有) 【目的】論理不良対策後の正常性確認を行うことが可能
な情報処理装置の検証方式を提供する。 【構成】検証プログラム110a,bを実行管理する制
御プログラム111内において、検証プログラム起動情
報の採取・記録と動作再現要求により、検証プログラム
110a,bの自動起動を行う起動要求処理102と論
理による同期/非同期的な事象毎や一定サイクル毎の検
証プログラム110a,bの実行タイミングをトレース
情報として常に採取し、トレース情報テーブル103に
記録することと不当な事象発生の検出や、検証プログラ
ム110a,bからのトレース停止要求時にトレースを
停止させ、該トレース情報テーブル103を補助記憶装
置107にロギングするトレース情報記録処理106と
該トレース情報により、論理不良発生までの一連の動作
を再現させる動作確認処理108を設ける。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、情報処理装置の検証に
おいて検証プログラムの実行及び論理動作のタイミング
に依存する再現性の低い論理不良の現象を容易に再現可
能とし、論理不良の解析のための再現テストを支援する
情報処理装置の検証方式に関する。
【0002】
【従来の技術】情報処理装置の論理不良を摘出する方法
として検証プログラムが用いられるが、近年情報処理装
置の論理は大規模・複雑化しており、パイプラインによ
る先行制御,分岐命令の分岐方向予測,多重プロセッサ
による競合動作など、論理不良は多種の要因が重複して
発生するため、論理動作の微妙なタイミング差により論
理不良の現象が再現しない場合が多い。したがって論理
不良の発生現場を補足することが困難であり、論理不良
解析に長時間を要していた。
【0003】このため、(イ)従来技術では情報処理装
置の各ユニットの論理信号を記録するステージトレーサ
を用い、論理不良摘出時に該ステージトレーサを停止さ
せ、一発で論理不良発生時の論理動作状態を補足し、該
トレース情報を編集,LOG出力し論理不良の解析に供
する障害解析支援装置(特開平4−297933号公報
参照)により、論理不良現象の再現そのものを不要とす
る方法が用いられている。
【0004】しかしながら、依然として障害解析支援装
置が接続されていない情報処理装置が多いことから、有
効な方法とは言えなかった。
【0005】また、(ロ)上記障害解析支援装置によっ
て論理不良の解析が行えた場合でも、論理不良対策後の
正常性確認作業では、やはり論理不良現象発生時の実行
タイミングにおいて検証する必要があるが、この方法に
ついては配慮されていなかった。
【0006】
【発明が解決しようとする課題】このように、従来の方
法では、(イ)障害解析支援装置が接続されている場合
にのみ有効であり、依然としてこの様な情報処理装置が
少ないこと、また、(ロ)論理不良対策後の正常性確認
には有効でなかった。
【0007】本発明の目的は、上記の課題を解決し、
(イ)論理不良原因解析のための論理不良現象再現を可
能とし、(ロ)論理不良対策後の正常性確認を容易に行
うことが可能な情報処理装置の検証方式を提供すること
にある。
【0008】
【課題を解決するための手段】上記目的を達成するため
に、本発明の方式は、(イ)制御プログラムにおいて、
検証プログラム起動情報、論理による同期/非同期的な
事象毎や一定サイクル毎に、検証プログラム実行状況の
詳細である事象発生の時間,部位,内容などを論理不良
発生時から一定時間分を遡り主記憶装置にトレース情報
として常に採取・記録する手段と、該制御プログラムに
よる不当な事象発生の検出や、検証プログラムからの論
理不良検出報告時に該トレースを停止状態にする手段
と、該トレース情報を補助記憶装置にロギングする手段
と/論理不良発生までの一連の動作をを再現するために
該トレース情報に格納されているタイミング情報に従っ
た検証プログラムの実行手段、論理動作の非同期的な事
象である割込みを制御するためのタイマ設定手段及び論
理において割込みを設定タイマ値に従い発生させる手段
と、該再現手段を操作員からの要求により起動させる手
段により、論理不良現象の容易な再現が達成される。
【0009】また、(ロ)論理不良対策後の正常性確認
も、該再現手段により論理不良が発生しないことを確認
することで達成される。
【0010】
【作用】本発明においては、情報処理装置の論理不良現
象が発生するまでの論理による同期/非同期な事象毎や
一定サイクル毎の検証プログラムの実行状況の詳細なタ
イミング情報を記録し、再現テストでは、制御プログラ
ムによって該トレース情報に従い、検証プログラムの実
行及び論理動作のタイミングを制御することにより、論
理不良現象発生時の状態を作り出すことによって、タイ
ミングに依存する論理不良の現象を再現させる。
【0011】
【実施例】次に本発明の実施例について、図面により詳
細に説明する。
【0012】図1は、本発明の一実施例による検証方式
のブロック図、図2は、一実施例による制御プログラム
における検証プログラム起動処理の流れ図、図3は、一
実施例による制御プログラムにおける事象トレース処理
の流れ図、図4は、一実施例による制御プログラムにお
ける動作再現処理の流れ図、図5は、一実施例によるト
レーステーブルのフォーマットを示す。
【0013】図1において、検証プログラム110a及
び110bは、操作員によるコンソール装置101から
の起動要求コマンド122の入力により、制御プログラ
ム111の起動要求処理102が受付け、要求内容を解
析し、タスクスケジューラ109に起動要求123を行
う。そして、タスクスケジューラ109は、検証プログ
ラム格納デバイス113a又は113bより指定された
プログラムを読込み実行(131)させる。その時、起
動要求処理102は、検証プログラム110a又は11
0bの起動時の各種情報によって後述するトレース情報
テーブル103を更新/記録(125a)する。
【0014】また、検証プログラム110a又は110
bは検証対象論理104に対して検証のための命令を発
行することにより(動作要求130)各種の状態を設定
しながら検証するが、該検証対象論理104による各種
割込み(プログラム、I/O、タイマ等)の事象報告1
24の発生時に、事象受付け解析処理105を介してト
レース情報記録処理106によりトレース情報テーブル
103に後述する詳細な事象情報を更新/記録(125
b)する。
【0015】もし、検証実施中に検証プログラム110
a又は110bによって論理不良を検出したり、事象受
付け解析処理105によって不当な事象を検出した場合
には、それぞれトレース停止要求120,121をトレ
ース情報記録処理106に指示する。
【0016】そして、このトレース停止要求120又は
121を受付けたトレース情報記録処理106は、トレ
ース情報テーブル103への記録を中断し、トレース情
報内容を補助記憶装置107へ格納する。また、検証プ
ログラム110a又は110bが正常に動作終了した場
合は、補助記憶装置107への格納は行わずに終了す
る。
【0017】次に、図1により論理不良発生時の再現方
式について説明する。
【0018】先ず、操作員によるコンソール装置101
からの再現要求コマンド129の入力により、制御プロ
グラム111の起動要求処理102が受付け、要求内容
を解析し、トレース情報テーブル103の後述する検証
プログラム名格納領域を参照(126b)することによ
って論理不良発生時に実行されていた全ての検証プログ
ラム名称を調べ、さらに該トレース情報テーブル103
に記録されている後述する起動タイミングに従いタスク
スケジューラ109へ該検証プログラムの起動指示12
3を行う。そして、タスクスケジューラ109において
も、トレース情報テーブル103を参照(126c)
し、検証プログラム格納デバイス113a又は113b
より指定されたプログラムを読込み後述する方式でタイ
ミング情報に従い実行させて行く。
【0019】また、該検証対象論理104による非同期
なタイミングで発生する各種割込み(I/O、タイマ
等)の事象報告124の発生時に、事象受付け解析処理
105を介して動作再現確認処理108によりトレース
情報テーブル103に記録された後述する詳細な事象情
報を用いて後述する方式で非同期タイミングから同期タ
イミングへの制御を行う。
【0020】以上の制御を実施することで、検証プログ
ラム及び論理動作の実行タイミングに依存する論理不良
の現象を再現可能とする。
【0021】図2は、図1における制御プログラム11
1内の起動要求処理102の流れ図を示している。
【0022】図2において、操作員によるコンソール装
置からの入力コマンドが、トレース情報テーブルに格納
されている情報による動作の再現要求か判定(201)
する。
【0023】もし、動作再現要求以外の場合、トレース
情報を格納するトレース情報テーブルエリア103を確
保(202)し、後述のように検証プログラムの起動情
報である検証プログラム名、実行メモリサイズ、オプシ
ョンデータ、検証対象のデバイス名、検証プログラムの
起動時間を、トレース情報テーブル103内の検証プロ
グラム起動情報テーブル204へ記録(203)する。
そして、トレース情報記録モードを設定(205)し、
制御プログラム111のタスクスケジューラ109に要
求検証プログラムの起動要求123を行う(208)す
る。
【0024】また、操作員によるコンソール装置からの
入力コマンドが、動作再現要求の場合、図1に示すトレ
ース情報テーブルを格納している補助記憶装置107か
らトレース情報テーブル103を読出し(206)、該
トレース情報テーブル内の検証プログラム起動情報テー
ブル204を基に起動順序(起動時間)に従い制御プロ
グラム111のタスクスケジューラ109に検証プログ
ラムの起動要求123を自動的に行う(207)。
【0025】以上の処理により検証プログラムの起動情
報記録および自動起動が可能となる。
【0026】図3は、図1における制御プログラム11
1内の事象受付け/解析処理105及びトレース情報記
録処理106によるトレース処理の流れ図を示してい
る。
【0027】図3において、検証対象論理104におい
て事象が発生(301)した場合、制御プログラム11
1内の事象受付け/解析処理105に制御が移る(12
4)。
【0028】制御が移ることによって該事象受付け/解
析処理105処理において事象内容の判定302を行
い、正常な事象であると判断した場合、トレース情報記
録処理106に事象報告303を行う(127)。ま
た、不当な事象であると判断した場合、トレース情報記
録処理106にトレース停止要求304を行う(12
0)。
【0029】次に、検証プログラム110a,110b
において論理不良を検出(311)した場合は、トレー
ス情報記録処理106にトレース停止要求121を行
う。
【0030】そして、以上で述べたトレース情報記録処
理106への事象報告127、トレース停止要求120
及びトレース停止要求121によりトレース情報記録処
理106へ制御が移る。
【0031】制御が移ることによってトレース情報記録
処理106は、事象発生時のトレース情報であるプログ
ラム状態語、事象発生時刻、事象要因、実行開始時刻、
事象発生デバイス・アドレスを採取(305)し、トレ
ース情報テーブル内の事象情報テーブル307に記録
(306)する。
【0032】次にトレース停止要求120,121であ
るか事象報告127であるか判定(308)する。この
結果、事象報告と判断した場合、トレース情報記録モー
ドを解除(309)してトレース情報記録を止め、トレ
ース情報を補助記憶装置107へ格納(310)する。
【0033】図4は、図1における制御プログラム11
1内の事象受付け/解析処理105及び動作再現確認処
理108による論理不良の現象再現処理の流れ図を示し
ている。
【0034】図4において、検証対象論理104におい
て事象が発生(401)した場合、制御プログラム11
1内の該事象受付け/解析処理105に制御が移る(1
24)。
【0035】制御が移ることによって該事象受付け/解
析処理105において、論理不良の動作再現モードの判
定402を行う。ここで、動作再現モードの場合、制御
プログラム111内の動作再現確認処理108に制御が
移行する。
【0036】該動作再現確認処理108では、事象発生
時の事象情報を採取(403)し、先に取得したトレー
ス情報テーブル103内の事象情報テーブル309から
実行順に読出し比較(404)し、もし記録されている
タイミング情報(時間)どおりに発生しなかった場合に
は、検証プログラムの再起動(405)を行い、再度、
動作再現要求を行う。
【0037】また、記録されているタイミング情報(時
間)どおりに発生した場合は、論理からの事象が非同期
的なものか判定(406)し非同期事象であった場合、
次にエントリされている非同期事象が、該事象を発生さ
せる論理から、同一タイミングで発生するように、該論
理に対して事象抑止タイマ設定要求407を行い該論理
に事象抑止タイマ値(408)を設定する。この時該論
理では、処理が終了した場合に発生させる終了報告の事
象を、抑止タイマ設定要求407により設定された事象
抑止タイマ値(408)に従い事象を発生させることに
より非同期事象を同期事象にかえる機能を持つ。
【0038】次に検証プログラムの切替えが必要か判定
409し、必要な場合、検証プログラムの実行切替え要
求モードを設定410して動作再現確認処理108を終
了させる。該処理終了後、事象受付け/解析処理105
に制御を戻し、検証プログラムの実行切替え要求モード
が設定されているか判定411し、設定されている場
合、検証プログラムの実行制御を行うタスクスケジュー
ラ109へ検証プログラムの実行切替え要求128を行
う。
【0039】以上述べた各処理によって、非同期的な動
作を同期化し、検証プログラム、論理動作の実行タイミ
ングを制御することにより、論理不良発生時の動作を再
現することを可能とする。
【0040】図5は、本検証方式において使用される図
1におけるトレース情報テーブル103の詳細なフォー
マットを示している。
【0041】図5に示すトレース情報テーブル103
は、検証プログラム起動情報テーブル208と事象情報
テーブル308の2つから構成されている。
【0042】また、検証プログラム起動情報テーブル2
08は、制御プログラム111内の検証プログラム内の
起動要求処理102において参照・設定する。
【0043】また、事象情報テーブル309は、制御プ
ログラム111内のトレース情報記録処理106と動作
再現確認処理108において参照・設定する。
【0044】以上、該トレース情報テーブル103によ
り論理不良動作の再現かつ論理不良対策後の論理正常性
確認が、容易にできる。
【0045】
【発明の効果】以上説明したように、本発明は、情報処
理装置の論理不良現象が発生するまでの論理による同期
/非同期な事象毎や一定サイクル毎の検証プログラムの
実行状況の詳細なタイミング情報を記録し、再現テスト
では、制御プログラムによって該トレース情報に従い、
検証プログラムの実行及び論理動作の同期/非同期タイ
ミングを制御し、論理不良現象発生時の状態を作り出す
ことによって、タイミングに依存する論理不良の現象を
再現させること、及び論理不良対策後の正常性確認が容
易にできることから、該論理不良の原因調査及び正常性
確認時間の大幅な短縮を図れる効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例による検証方式の全体ブロッ
ク図である。
【図2】本発明の一実施例による制御プログラムにおけ
る検証プログラム起動処理の流れ図である。
【図3】本発明の一実施例による制御プログラムにおけ
る事象トレース処理の流れ図である。
【図4】本発明の一実施例による制御プログラムにおけ
る動作再現処理の流れ図である。
【図5】本発明の一実施例によるトレーステーブルのフ
ォーマットを示す。
【符号の説明】
101…コンソール装置、 102…起動要求処理、 103…トレース情報テーブル、 104…検証対象論理、 105…事象受付/解析処理、 106…トレース情報記録処理、 107…補助記憶装置、 108…動作再現確認処理、 109…タスクスケジューラ、 110a…検証プログラム、 110b…検証プログラム、 111…制御プログラム、 112…情報処理装置、 113a…検証プログラムの格納デバイス、 113b…検証プログラムの格納デバイス、 208…起動情報テーブル、 308…事象情報テーブル。
フロントページの続き (72)発明者 太田 晴仁 神奈川県秦野市堀山下1番地 株式会社日 立コンピュータエレクトロニクス内 (72)発明者 田代 淳一 神奈川県秦野市堀山下1番地 株式会社日 立コンピュータエレクトロニクス内 (72)発明者 廣瀬 善太郎 神奈川県秦野市堀山下1番地 株式会社日 立製作所汎用コンピュータ事業部内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】制御プログラムによって実行管理されてい
    る情報処理装置の検証を行う検証プログラムにより、該
    情報処理装置の機能に基づいて命令列およびオペランド
    ・データを生成し、該命令列を該オペランド・データに
    従って該情報処理装置で実行することにより、実行結果
    を求め、一方で該命令列およびオペランドデータに従っ
    て実行結果の正解値を期待値として求めておき、該実行
    結果と期待値とを比較することにより検証を行う情報処
    理装置の検証方式において、 制御プログラムにより、検証プログラム起動情報、論理
    による同期/非同期的な事象毎や一定サイクル毎の検証
    プログラムの実行タイミングを主記憶装置にトレース情
    報として常に採取・記録し、制御プログラムによる不当
    な事象発生の検出や、検証プログラムからの論理不良検
    出報告時にトレースを停止させ、該トレース情報を補助
    記憶装置にロギングする過程と、該トレース情報により
    論理不良発生までの一連の動作タイミングを再現させる
    過程と、該再現手段を操作員からの要求により起動する
    過程により容易に論理不良の現象を再現させることが可
    能であることを特徴とする情報処理装置の検証方式。
  2. 【請求項2】請求項1に記載の情報処理装置の検証方式
    において、上記の過程により論理不良対策後の論理正常
    性確認が容易に可能であることを特徴とする情報処理装
    置の検証方式。
JP6102441A 1994-05-17 1994-05-17 情報処理装置の検証方式 Pending JPH07311689A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6102441A JPH07311689A (ja) 1994-05-17 1994-05-17 情報処理装置の検証方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6102441A JPH07311689A (ja) 1994-05-17 1994-05-17 情報処理装置の検証方式

Publications (1)

Publication Number Publication Date
JPH07311689A true JPH07311689A (ja) 1995-11-28

Family

ID=14327559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6102441A Pending JPH07311689A (ja) 1994-05-17 1994-05-17 情報処理装置の検証方式

Country Status (1)

Country Link
JP (1) JPH07311689A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012128489A (ja) * 2010-12-13 2012-07-05 Nec Computertechno Ltd 情報処理装置、情報処理装置障害再現方法および情報処理装置障害再現プログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012128489A (ja) * 2010-12-13 2012-07-05 Nec Computertechno Ltd 情報処理装置、情報処理装置障害再現方法および情報処理装置障害再現プログラム

Similar Documents

Publication Publication Date Title
US7415699B2 (en) Method and apparatus for controlling execution of a child process generated by a modified parent process
JPH09212385A (ja) 並列プログラムデバッグ装置
JPH07311689A (ja) 情報処理装置の検証方式
JPH05224995A (ja) 情報処理装置の試験方式
JPS6045453B2 (ja) 多重プロセツサ
JPH0194453A (ja) トレース収集出力方式
JP2533532B2 (ja) オンラインテスト方式
JPS6380343A (ja) トレ−ス情報の出力方式
JPH022780A (ja) トレース情報採取方式
JP3165105B2 (ja) プログラムのトレーサ、コンパイラ及びリンカー
JPH05173846A (ja) 障害解析情報トレース方法
JPH0212538A (ja) 自動メモリダンプ方式
JPS59178542A (ja) 情報処理装置
JPS5927355A (ja) 情報処理システム
JPS62211739A (ja) デ−タ処理装置の論理試験装置及び方法
JPH0229833A (ja) 保守診断方式
JPH0488439A (ja) エラーログ方法及びその装置
JPH04107647A (ja) エラーログ出力方式
JPH0750445B2 (ja) プログラムのデバツグ方式
JPS60198650A (ja) ログ情報収集方式
JPH01276249A (ja) ログアウト制御方式
JPS59119953A (ja) テスト自動化方式
JPS61210444A (ja) 命令実行事象記録の制御方式
JPH0355640A (ja) 周辺制御装置の障害解析情報採取方式
JPH05257760A (ja) マイクロプロセッサ