JPH0730452A

JPH0730452A - 受信回路

Info

Publication number: JPH0730452A
Application number: JP5171740A
Authority: JP
Inventors: Nobuhisa Aoki; 信久青木; Hisafumi Okubo; 尚史大久保; Yoshiharu Tozawa; 義春戸澤
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1993-07-12
Filing date: 1993-07-12
Publication date: 1995-01-31

Abstract

(57)【要約】（修正有）【目的】簡単な構成で不要な電力消費を削減できる受
信回路の提供。【構成】能動素子を含む能動回路１であって、受信信
号の処理に係るものと、受信信号に基づいて受信機の受
信状態を検出する検出回路２と、能動回路のバイアス制
御を行うバイアス制御回路３とを備え、バイアス制御回
路は検出回路が所定以上の受信状態を検出していること
により能動回路における消費電力を少なくするようにバ
イアス制御を行う。バイアス制御回路は、検出回路の出
力と所定の基準値とを比較する１又は２以上のコンパレ
ータ回路により構成されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は受信回路に関し、更に詳
しくは電池等により動作するような通信端末装置に好適
する受信回路に関する。今日、特に携帯用の通信端末装
置においては、電池によるより長時間の使用が要望され
ており、このために通信端末装置における消費電力の削
減は重要な課題となっている。勿論、通常の電源により
動作する通信装置においても消費電力の一層の削減が望
まれている。

【０００２】

【従来の技術】従来の受信回路においては、専らＳＮ比
の改善等に設計の主眼が置かれており、例えば受信信号
の増幅回路、周波数変換回路等については、受信機が保
証するところの最低の受信電界強度においても規定の通
信品質が得られるだけのＳＮ比、ゲイン等を確保できる
ように設計されている。

【０００３】

【発明が解決しようとする課題】しかるに、一般に受信
電力（受信電界強度）のダイナミックレンジはかなり広
い。にも係わらず、従来は、比較的大きな受信信号が入
力していても受信回路では最低の受信電力で必要となる
ような過剰バイアスを常時行っており、このために従来
の受信回路では不要な電力消費が発生していた。

【０００４】従って、本発明の目的は、簡単な構成で不
要な電力消費を削減できる受信回路を提供することにあ
る。

【０００５】

【課題を解決するための手段】上記の課題は図１の構成
により解決される。即ち、本発明の受信回路は、能動素
子を含む能動回路１であって、受信信号の処理に係るも
のと、受信信号に基づいて受信機の受信状態を検出する
検出回路２と、能動回路１のバイアス制御を行うバイア
ス制御回路３とを備え、バイアス制御回路３は検出回路
２が所定以上の受信状態を検出していることにより能動
回路１における消費電力を少なくするようにバイアス制
御を行うものである。

【０００６】

【作用】図１の（Ａ）において、一例として、能動回路
１が受信信号の増幅素子としてＮＰＮトランジスタＱを
備えている場合を説明する。この場合の能動回路１が消
費する電力は、電源Ｖ_CCよりトランジスタＱに供給され
る平均電力と考えて良く、この平均電力はトランジスタ
Ｑのバイアス動作点Ｑに依存する。

【０００７】図１の（Ｂ）のトランジスタＱの出力特性
において、トランジスタＱのベースに比較的大きいバイ
アス電圧Ｖ_BLを加えると、その動作点はＱ_Lになり、こ
の時に電源Ｖ_CCからトランジスタＱに供給される平均電
力Ｐ_CCL＝Ｖ_CCＩ_CQLである。またバイアス電圧Ｖ_BLよ
り小さいＶ_BHを加えると、その動作点はＱ_Hになり、こ
の時に電源Ｖ_CCからトランジスタＱに供給される平均電
力Ｐ_CCH＝Ｖ_CCＩ_CQHである。ここで、Ｉ_CQL＞Ｉ_CQH
であるから、Ｐ_CCL＞Ｐ_CCHになり、従って、ベースバ
イアス電圧Ｖ_B（即ち、ベースバイアス電流Ｉ_B）を変
えることで能動回路１における消費電力Ｐ_CCを変えられ
る。

【０００８】一方、受信信号の電力（例えば受信電界強
度）が十分に大きい時は、トランジスタＱの動作点をＱ
_Hにしても、該Ｑ_Hを中心として比較的大きな小振幅信
号ｉ _bHが入力するので、トランジスタＱの出力には十分
な増幅信号が得られ、受信機の受信状態はあまり劣化し
ない。また受信電力が小さい時は、トランジスタＱの動
作点をＱ_Lにすれば、該Ｑ_Lを中心として比較的小さな
小振幅信号ｉ_bLが入力しても、一般に動作点Ｑ_Lにおけ
る小信号電流増幅率ｈ_feは動作点Ｑ_Hにおけるｈ_feより
も大きいので十分にゲインを稼げる。従って、受信機の
受信状態を所望に保てる。

【０００９】そこで、図１の（Ａ）において、検出回路
２は受信信号に基づいて受信機の受信状態（図の例では
受信電界強度）を検出する。そして、バイアス制御回路
３は検出回路２が所定以上の受信状態（受信電界強度）
を検出していることにより、実用上の受信品質の劣化の
ない範囲内で、能動回路１の消費電力を少なくするよう
にバイアスを制御する。

【００１０】なお、能動素子としてＰＮＰトランジスタ
又はＰ／ＮチャネルのＦＥＴ等を備える能動回路１につ
いても同様に考えられる。好ましくは、能動回路１は、
受信信号の増幅回路、減衰回路、周波数変換回路、フィ
ルタ回路、復調回路、又は受信信号を直接入力しない回
路であって該受信信号の処理に直接関係する回路であ
る。

【００１１】また好ましくは、検出回路２は、受信信号
の受信電界強度、復調ベースバンド信号の振幅変動、位
相ジッタ、又は復調データの誤り検出情報に基づいて受
信状態を検出する。この場合に、例えば受信電界強度
は、入力ＩＮ側の受信信号Ｓ₂から検出し又は図示の如
く出力ＯＵＴ側の受信信号Ｓ₁から検出しても良い。ま
た信号Ｓ₃は例えば後段の不図示の復調回路からのもの
である。

【００１２】また好ましくは、バイアス制御回路３は、
検出回路２の出力と所定の基準値とを比較する１又は２
以上のコンパレータ回路により構成されている。２以上
のコンパレータ回路を使用した場合は、受信機の受信状
態に応じたきめの細かいバイアス制御と、きめの細かい
消費電力の削減制御とが同時に可能になる。また好まし
くは、コンパレータ回路の動作閾値はヒステリシス特性
を有する。図１の（Ａ）に示す如く、例えば検出回路２
が出力ＯＵＴ側の受信電界強度を検出しているような場
合には、バイアスを下げるとこれに応じて検出受信電界
強度が下がり、直ちにバイアスを上げなくてはならない
と言うように制御がバタ付く恐れがある。そこで、この
場合のコンパレータ回路の動作閾値はこのような制御の
バタ付きを防止するためにヒステリシス特性を有する。

【００１３】また好ましくは、能動回路１に加えたバイ
アス電圧Ｖ_Bと、該能動回路１の出力より検出された受
信電界強度の検出電圧Ｖ_Aとに基づいて、バイアス電圧
の変化分により生じた受信電界強度の検出電圧の変化分
を補償し、もって不連続の無い補正受信電界強度信号を
生成する補正回路４を更に備える。従って、能動回路１
のバイアス電圧を途中で変えても実際の受信電界強度に
応じた不連続の無い補正受信電界強度信号をシステムに
提供できる。

【００１４】また好ましくは、図９に示すように、複数
の受信系を切り替えてフェージングによる影響の軽減を
図るダイバーシチ選択形受信回路において、複数系の受
信信号を夫々に増幅する複数の受信増幅部３１と、各受
信増幅部３１における受信電界強度を夫々に検出する複
数の検出回路２と、検出回路２が所定以上の受信電界強
度を検出していることにより対応する受信増幅部３１に
おける消費電力を少なくするようにバイアス制御を行う
複数のバイアス制御回路３と、受信増幅部３１に加えた
バイアス電圧と、同じ系の検出回路２の検出電圧とに基
づいてバイアス電圧の変化分により生じた受信電界強度
の検出電圧の変化分を補償し、もって不連続の無い補正
受信電界強度信号を生成する複数の補正回路４と、各補
正回路４の補正受信電界強度信号を比較することにより
最大の受信系を抽出する抽出回路３３と、抽出回路３３
の出力に対応する受信系を選択する選択回路３４とを備
える。従って、ダイバーシチ選択形受信回路における無
駄な消費電力も有効に削減できる。

【００１５】また好ましくは、図１０に示すように、複
数の受信系を切り替えてフェージングによる影響の軽減
を図るダイバーシチ選択形受信回路において、複数系の
受信信号を夫々に増幅する複数の受信増幅部３１と、各
受信増幅部３１における受信電界強度を夫々に検出する
複数の検出回路２と、各検出回路２の検出出力を比較す
ることにより最大の受信系を抽出する抽出回路３５と、
抽出回路３５の出力に対応する検出回路２の検出出力を
選択するスイッチ回路３６と、スイッチ回路３６の出力
が所定の基準値を越えていることにより複数の受信増幅
部３１における消費電力を少なくするようにバイアス制
御を行うバイアス制御回路３と、抽出回路３５の出力に
対応する受信系を選択する選択回路３４とを備える。従
って、簡単な回路構成にも係わらず、ダイバーシチ選択
の利益を損なわずに、しかもより多くの無駄な消費電力
の削減が可能になる。

【００１６】また好ましくは、選択回路３４が選択して
いない受信系であって、かつ受信電界強度の検出に係わ
らない部分の回路の電源を遮断し、又はパワーセーブモ
ードにするように構成する。また好ましくは、図１１に
示すように、複数の受信系の信号を合成してフェージン
グによる影響の軽減を図るダイバーシチ選択形受信回路
において、複数系の受信信号を夫々に増幅する複数の受
信増幅部３１と、受信増幅部３１の出力の位相調整を行
う移相調整部３７，３８と、位相の揃った各受信信号を
合成する合成部３９と、合成部３９の出力に基づいて受
信機の受信状態を検出する検出回路２と、検出回路２が
所定以上の受信状態を検出していることにより複数の受
信増幅部３１における消費電力を少なくするようにバイ
アス制御を行うバイアス制御回路３とを備える。

【００１７】

【実施例】以下、添付図面に従って本発明による実施例
を詳細に説明する。なお、全図を通して同一符号は同一
又は相当部分を示すものとする。図２は実施例の受信回
路の一部構成を示す図で、図において１₁は増幅回路、
２₁は受信電界強度の検出回路、３₁はバイアス制御回
路、ＣＭＰはヒステリシス付きのコンパレータ、４₁は
補正回路、ＡＭＰは演算増幅器である。なお、検出回路
２₁は受信波を包絡線検波し、その検波出力の所定時間
に渡っての平均値を出力するような回路でも良い。また
図３は実施例のバイアス制御動作を説明する図であり、
以下、図２，３を参照して動作を説明する。

【００１８】図２において、入力ＩＮのＦＭ変調波信号
は、増幅回路１₁で増幅され、出力ＯＵＴに出力され
る。検出回路２₁は増幅されたＦＭ変調波信号の受信電
界強度を検出して対応する検出電圧Ｖ_Aを出力する。バ
イアス制御回路３₁は検出電圧Ｖ_Aと基準電圧Ｖ_REFと
を比較し、Ｖ_A≦Ｖ_REFの間は一定の相対的に高いバイ
アス電圧Ｖ_BLを出力する。この場合のトランジスタＱの
動作点はコレクタ電流Ｉ _Cの大きい方に位置し、このた
めにトランジスタＱに供給される平均電力（消費電力）
は相対的に大きいが、この領域では小信号電流増幅率ｈ
_feも大のため、受信電界強度が規定の最低の場合でも受
信機に所要の受信品質（例えば所定以上のＳＩＮＡＤ）
が得られる。一方、Ｖ_A＞Ｖ_REFになると、バイアス制
御回路３₁はＶ_BLよりも低い一定のバイアス電圧Ｖ_BHを
出力する。この場合のトランジスタＱの動作点はＩ_Cの
小さい方に位置し、このためにトランジスタＱに供給さ
れる平均電力は相対的に小さくなる。この場合でも受信
信号パワーは大きいので、受信機には所要の受信品質が
得られる。

【００１９】次に、図３に従い、受信信号パワーの変化
に沿った動作を説明する。検出電圧Ｖ_Aは受信信号パワ
ーに比例しており、受信電界強度が弱い時は受信信号パ
ワーが増すとＶ_ALの軌跡上を上昇し、やがてＶ_AL＞Ｖ
_REFHになると、バイアス電圧Ｖ_BLはΔＶ_Bだけ減少し、
一定のＶ_BHになる。その結果、検出電圧Ｖ_ALはΔＶ_Aだ
け減少し、その時点のＶ_AHに下がる。その後、更に受信
信号パワーが増すと検出電圧Ｖ_AはＶ_AHの軌跡上を上昇
する。バイアス制御回路３₁のコンパレータはヒステリ
シス特性を有しており、バイアス電圧Ｖ_BLがＶ_BHに変化
すると、内部の動作閾値電圧はＶ_REFHからＶ_REFLに変化
する。この状態で受信信号パワーが減ると、検出電圧Ｖ
_AはＶ_AHの軌跡上を下降する。そして、やがてＶ_AH＜Ｖ
_REFLになると、バイアス電圧Ｖ_BHはΔＶ_Bだけ増加し、
一定のＶ_BLになる。その結果、検出電圧Ｖ_AHはΔＶ_Aだ
け増加し、その時点のＶ_ALに上昇する。その後、更に受
信信号パワーが減ると検出電圧Ｖ_AはＶ_ALの軌跡上を下
降する。

【００２０】このようにバイアス制御回路３₁のコンパ
レータは動作閾値にヒステリシス特性を有しているの
で、Ｖ_A＞Ｖ_REFの検出によりバイアス電圧Ｖ_Bを下
げ、これにより検出電圧Ｖ_Aが下がっても直ちにＶ_A＜
Ｖ_REFを検出することは無い。補正回路４は、バイアス
電圧Ｖ_Bを切り換えることによる受信電界強度の検出電
圧Ｖ_Aにずれ（不連続）が生じるのを補正する。即ち、
図３によれば、バイアス電圧Ｖ_Bの推移と受信電界強度
の検出電圧Ｖ_Aの推移との間には次の関係がある。

【００２１】Ｖ_AL＝Ｖ_AH＋ΔＶ_A Ｖ_BL＝Ｖ_BH＋ΔＶ_B また図２により、補正回路４₁の演算増幅器（ＡＭＰ）
の出力電圧Ｖ_Oは、Ｖ_O＝（１＋Ｒ₂／Ｒ₁）Ｖ_B−（Ｒ₂／Ｒ₁）Ｖ_A である。そして、該出力電圧Ｖ_Oは、受信電界強度が強
い時は、Ｖ_OH＝（１＋Ｒ₂／Ｒ₁）Ｖ_BH−（Ｒ₂／Ｒ₁）Ｖ_AH で推移する。また受信電界強度が弱い時は、Ｖ_OL＝（１＋Ｒ₂／Ｒ₁）Ｖ_BL−（Ｒ₂／Ｒ₁）Ｖ_AL ＝（１＋Ｒ₂／Ｒ₁）（Ｖ_BH＋ΔＶ_B）−（Ｒ₂／Ｒ₁）（Ｖ_AH＋ΔＶ_A）＝（１＋Ｒ₂／Ｒ₁）Ｖ_BH−（Ｒ₂／Ｒ₁）Ｖ_AH ＋（１＋Ｒ₂／Ｒ₁）ΔＶ_B−（Ｒ₂／Ｒ₁）ΔＶ_A で推移する。そこで、ΔＶ_A＞ΔＶ_Bの関係が成り立つ
場合には、（１＋Ｒ₂／Ｒ₁）ΔＶ_B−（Ｒ₂／Ｒ₁）ΔＶ_A＝０を満足するようにＲ₁，Ｒ₂を選んで置けば、Ｖ_OHとＶ
_OLの関係式は一致することとなり、従って、Ｖ_OHとＶ_OL
の推移は一直線に重なる。

【００２２】なお、ΔＶ_A＜ΔＶ_Bの関係が成り立つ場
合には、Ｖ_AをＡＭＰの＋端子に、かつＶ_BをＡＭＰの
−端子に接続すれば良い。また、補正回路４₁はディジ
タル回路で構成しても良い。例えば受信電界強度の検出
電圧Ｖ_AをＡ／Ｄ変換してデータ「Ｖ_A」とする。一
方、バイアス電圧Ｖ _Bは例えばＶ_BL＝１，Ｖ_BH＝０の２
値信号に変換する。そして、演算回路（不図示）は、Ｖ
_B＝１の時は、「Ｖ_A」−ΔＶ_Aを行い、またＶ_B＝０
の時は「Ｖ_A」をそのまま出力する。この場合の補正出
力Ａ´はＶ_AHと一直線になる。又は、Ｖ_B＝１の時は
「Ｖ_A」をそのまま出力し、またＶ_B＝０の時は
「Ｖ_A」＋ΔＶ _Aを行う。この場合の補正出力Ａ´はＶ
_ALと一直線になる。

【００２３】また、この実施例の基準値Ｖ_REFは、コン
パレータのヒステリシス特性も考慮した上で、ＦＭ復調
器の性能を測る一つの指標であるＳＩＮＡＤが所定の基
準値よりも小さくならないような値に予め設定されてい
る。また、上記実施例ではＦＭ変調波信号について述べ
たが、他のＦＳＫ，ＰＳＫ、ＡＳＫ、ＱＡＭ等の変調方
式でも受信電界強度等は検出可能なので、同様にして本
発明を適用できる。

【００２４】また、上記実施例では受信電界強度の検出
は増幅回路１₁の後段で行っているが、例えば増幅回路
１₁の前段で検出を行っても良く、この場合はバイアス
制御回路３₁のコンパレータはヒステリシス特性を有す
る必要はない。図４は他の例の能動回路への適用例を説
明する図で、図４の（Ａ）において、１₂はミキサ（周
波数変換回路）、７はローカル発振器、１₃はミキサ１
₂における諸変動の影響が前段のローカル発振器７に及
ばないためのバッファアンプ（緩衝増幅器）、５はアク
ティブ回路によるバンドパスフィルタ（ＢＰＦ）、６は
レベル変換回路である。

【００２５】この例では、ミキサ１₂の入力において高
周波受信信号ＲＦにローカル発振器７の局発信号Ｌ_Oを
インジェクションし、これをトランジスタＱ_Mの非線形
特性を利用して非線形増幅している。トランジスタＱ_M
の出力信号は（ω_RF±ω_LO）の成分を含んでおり、バン
ドパスフィルタ５により例えば（ω_RF−ω_LO）の中間周
波信号ＩＦを抽出している。

【００２６】図４の（Ｂ）はトランジスタＱ_Mの入力特
性を示しており、得られた中間周波信号ＩＦの受信電界
強度が小さい時は、ベースバイアス電圧Ｖ_Bを相対的に
高くして、例えばＶ_BELとする。これにより入力特性の
動作点はＱ_Lとなり、これに伴ってそのエミッタＩ
_E（即ち、コレクタＩ_C）は増加し、トランジスタＱ_M
の消費電力は相対的に増加するが、出力の中間周波信号
ＩＦには利得が得られる。また中間周波信号ＩＦの受信
電界強度が大きい時は、ベースバイアス電圧Ｖ_Bを相対
的に低くし、例えばＶ_BEHとする。これにより入力特性
の動作点はＱ_Hとなり、これに伴ってそのエミッタ電流
Ｉ_E減少し、これによりトランジスタＱ_Mの消費電力を
低減できる。

【００２７】なお、この例ではバイアス制御回路３₁の
バイアス制御電圧Ｖ_BはトランジスタＱ_Mをカットオフ
付近にバイアスするものであるから、レベル変換回路６
を介してバッファアンプ１₃のバイアスを図２の場合と
同様にして同時に制御している。このように、本発明は
受信信号を直接入力しない回路であって該受信信号の処
理に直接関係するようなバッファアンプ１₃にも適用可
能である。また同様にして、アクティブ回路によるバン
ドパスフィルタ５のバイアスを制御しても良いし、更に
は後段の不図示の復調回路等に適用しても良い。

【００２８】図５は更に他の例の能動回路を示す図で、
該図は能動素子としてダイオードを有するダイオードア
ッテネータ（減衰器）１₄を示している。端子ＩＮの入
力信号は端子ＣＯＮＴに加える制御信号に従って減衰量
を制御され、端子ＯＵＴに出力される。この場合でも、
端子ＢＩＡＳに加えるバイアス電圧が低ければアッテネ
ータ１₄による消費電力は減少し、バイアス電圧が高け
れば消費電力は増大する。

【００２９】図６はＦＥＴによる能動回路への適用例を
説明する図である。図６の（Ａ）において、増幅段を構
成するＦＥＴＱは例えばガリウム砒素（ＧａＡｓ）によ
るＮチャネルのＦＥＴであり、該ＦＥＴにはＶ_GS＝０Ｖ
でもかなりのドレイン電流Ｉ_Dが流れる。そこで、通常
は、例えばＶ_B＝０Ｖにバイアスしておくと、その時の
ソース電流Ｉ_Sにより抵抗Ｒ_Sに逆起電力が生じ、これ
によりゲートはソースに対してより負にバイアスされ、
ＦＥＴＱは所定の動作点に保たれる。そして、受信機の
受信状態が良い場合にはＶ_Bを負の電圧に制御する。こ
れにより、ソース電流Ｉ_S（即ち、ドレイン電流Ｉ_D）
は減少し、従って、ＦＥＴＱに加えられる平均電力を低
減できる。

【００３０】ところで、受信機によっては負のバイアス
電圧Ｖ_Bの生成が困難な場合も少なからず有る。そこ
で、図６の（Ｂ）では、ソース抵抗Ｒ_S1と並列に抵抗Ｒ
_S2を設け、これをＦＥＴ（ＧａＡｓとは限らない）によ
るスイッチＱ₂を介してＧＮＤに接続している。今、Ｆ
ＥＴＱ₁のゲートは不図示の固定バイアス回路によりＶ
_G＝０Ｖにバイアスされているとする。一方、通常の受
信状態では、ＦＥＴＱ₂のゲートに加えるバイアス制御
信号ＢはＨＩＧＨレベルであり、これによりＦＥＴＱ₂
は導通している。例えばこの場合の抵抗Ｒ_S1と抵抗Ｒ_S2
の合成抵抗を１００Ωとし、かつこの状態でソース電流
Ｉ_S＝５ｍＡが流れたとすると、ＦＥＴＱ ₁のソース電
圧Ｖ_Sは５００ｍＶになる。そして、受信機の受信状態
が良い場合は、バイアス制御信号ＢをＬＯＷレベルに
し、これによりＦＥＴＱ₂はカットオフする。例えばこ
の場合の抵抗Ｒ_S1を２００Ωとし、もしソース電流Ｉ_S
＝５ｍＡが流れたとすると、ＦＥＴＱ₁のソース電圧Ｖ
_Sは１Ｖになる。しかし、これではＦＥＴＱ₁のＶ_GSは
より深く負にバイアスされることになるから、実際には
Ｉ_S＝５ｍＡは流れない。従って、ＦＥＴＱ₁のドレイ
ン電流Ｉ_Dは減少し、もって負のバイアス電圧を使用し
なくても消費電力を低減できる。

【００３１】図６の（Ｃ）では、デュアルゲート端子の
ＦＥＴを使用しており、ゲートＧ₁にはバイアス制御電
圧Ｖ_Bを加えてドレイン電流Ｉ_Dを定電流制御する。ま
たゲートＧ₂には受信信号ＲＦを加え、上記定電流制御
の下で信号増幅を行う。図６の（Ｄ）は図６の（Ｃ）と
同等の回路をディスクリートのＦＥＴＱ₁とＱ₂とで構
成したものである。

【００３２】図６の（Ｅ）では、定電流源回路（ＣＣ
Ｓ）８を備えている。この場合のＦＥＴＱ₂は可変抵抗
素子として機能し、ゲートに加えたバイアス制御電圧Ｖ
_Bに応じてそのソース−ドレイン間の抵抗値を変化させ
る。その結果、ＦＥＴＱ₁にはＦＥＴＱ₂のソース−ド
レイン間に生じる逆起電力Ｖ_DS（即ち、ＦＥＴＱ₁のＶ
_GS）に応じた電流が流れ、もし抵抗値が一定に保たれて
いるなら、ＦＥＴＱ₁を流れる電流も一定に保たれる。
従って、バイアス制御電圧Ｖ_Bを変えることにより消費
電力を低減できる。

【００３３】図７は他の実施例の検出回路を説明する図
で、図において、１１はアンテナ、１２は高周波増幅回
路（ＲＦＡ）、１３，１５はミキサ、１４，１６はバン
ドパスフィルタ（ＢＰＦ）、１７は中間周波増幅回路
（ＩＦＡ）、１８は例えばＱＰＳＫの復調部（ＱＤＥ
Ｍ）、１９は自動周波数制御回路（ＡＦＣ）、２０は電
圧制御発振器（ＶＣＯ）、２１は復号部、２１₁，２１
₂は復号器（ＤＥＣ）、２２はビットタイミング再生部
（ＢＴＲ）、２２₁はエッジ検出部（ＥＤ）、２２ ₂は
位相比較回路（ＰＤ）、２２₃はループフィルタ（Ｌ
Ｆ）、２２₄は電圧制御発振器（ＶＣＯ）、そして、２
₂は他の実施例の検出回路である。

【００３４】この検出回路２₂は、例えば自動周波数制
御回路１９における搬送波再生ジッタを検出するような
ものでも良い。即ち、受信周波数が変動し、又はＶＣＯ
２０が位相同期前の状態では受信機の受信状態が悪いの
でその旨の検出信号Ａを出力する。この場合の受信回路
は電力削減を行わない。同様にして、検出回路２₂は、
ビットタイミング再生部２２における復調ベースバンド
信号Ｉ（Ｑでも良い）の変化点のジッタを検出するよう
なものでも良い。更には、検出回路２₂は、復調ベース
バンド信号Ｉ，Ｑの振幅とそれらの復号信号Ｑ_H，Ｉ_H
との間の振幅の変動を検出するようなものでも良い。更
には、例えば復号部２１として軟判定ビタビ復号器を使
用し、ここで検出されるビット誤り率等に応じて受信機
の受信状態を判別し、バイアス制御回路３に通信品質を
に応じた電圧、コード、周波数、パルス列等の信号で連
続的、又は断続的に送るものであっても良い。更には、
受信された「ユニクワード」を内部の固定パターンと比
較し、誤りの状態を検出するようなものでも良い。この
場合のバイアス制御回路３は、必ずしもコンパレータは
必要なく、検出回路２₂から送られるコード、周波数、
パルス列等をデコードして対応するバイアス制御電圧Ｖ
_Bを形成するものでも良い。

【００３５】図８は他の実施例のバイアス制御回路の回
路図である。図８の（Ａ）では、バイアス制御回路３₂
は検出回路２の出力電圧Ｖ_Aと複数の異なる基準値Ｖ
_REF1〜Ｖ_REFnとを夫々に比較する複数のコンパレータを
含んでいる。一例の基準値はＶ_REF1＜Ｖ_REF2＜…＜Ｖ
_REFnと等間隔に選ばれており、また抵抗Ｒ₁〜Ｒ_nの各
抵抗値は等しい。この場合の演算増幅器ＡＭＰは検出電
圧Ｖ_Aのリニアな増加に応じて段階的に下降するような
バイアス制御電圧Ｖ_Bを形成する。このようなバイアス
制御回路３₂は、受信電界強度のリニアな増加と共に増
幅回路１₁における消費電力のきめ細かい段階的な削減
を行い、かつ増幅回路１₁の出力の受信電界強度を略一
定に保つように動作する。このため、この構成は受信機
の受信品質が常に一定になるような状態を保ちつつ、そ
の都度、必要なだけの不要な消費電力を削減すると言う
特徴のある回路になる。

【００３６】なお、各基準値や各抵抗値の選択は自由で
あり、よって入力の電圧Ｖ_Aに応じた様々な態様のバイ
アス制御電圧Ｖ_Bを生成できる。更に、図８の（Ｂ）の
バイアス制御回路３₃は差動増幅回路（ＡＭＰ）より成
っており、更にきめ細かい制御が可能になる。また図８
の（Ｃ）は、コンパレータ１０と図８の（Ａ）又は
（Ｂ）に示すようなバイアス制御回路３₂又は３₃とを
組合わせたものであり、ここでは、例えば入力側の受信
電界強度が基準値Ｖ_REFaよりも大きい時は、アナログス
イッチ（ＡＳＷ）９の接点ａ−ｃ間を接続することによ
り増幅後の受信信号の受信電界強度を一定にするような
バイアス制御電圧Ｖ_Bを出力し、入力側の受信電界強度
が基準値Ｖ_REFaよりも小さい時は、アナログスイッチ９
の接点ｂ−ｃ間を接続することによりバイアス制御電圧
Ｖ_Bを一定の電圧Ｖ_Cに保つ回路構成である。受信電力
がある程度大きい時は受信品質を一定に保ちつつ実際の
受信電力に応じた消費電力の削減を行うが、バイアス電
圧を上げても出力の受信電力が大きくならない程に入力
の受信電力が小さくなったような場合には、むしろバイ
アス制御電圧を一定にして、不必要な電流を流さないも
のである。

【００３７】図９は他の実施例の受信回路のブロック図
であり、該図は複数の受信系を切り替えてフェージング
による影響の軽減を図るダイバーシチ選択形受信回路を
示している。図において１１₁，１１₂はアンテナ、３
１₁，３１₂は受信増幅部、３２₁，３２₂は復調部、
３３はコンパレータ（ＣＭＰ）より成る抽出回路、３４
はセレクタ（ＳＥＬ）より成る選択回路、２₁₁，２₁₂は
受信電界強度の検出回路（Ｄ）、３₁₁，３₁₂はバイアス
制御回路（ＣＭＰ）、４₁₁，４₁₂は補正回路（ＡＭ
Ｐ）、Ｉはインバータ回路である。

【００３８】２つの受信系で受信増幅及び復調を夫々独
立に行うと共に、受信電界強度の検出及びこれに基づく
バイアス制御も夫々独立う。即ち、消費電力の削減は夫
々の系で独自に行う。この状態で、補正回路４₁₁，４₁₂
は不連続の無い補正受信電界強度信号を夫々に生成し、
抽出回路３３は両補正受信電界強度信号を比較すること
により受信電界強度が大きい方の受信系を抽出する。そ
して、選択回路３４は抽出回路３３が抽出した系の受信
復調信号を選択して出力する。

【００３９】また、この例の復調部３２₁，３２₂は、
受信電界強度の検出に係わらない部分の回路に該当して
いるので、選択回路３４が選択していない受信系の復調
部３２₁又は３２₂の電源を遮断し、又はパワーセーブ
モード（即ち、動作パラメータ保持部等への一部給電を
残すモード）にするこにより、消費電力の一層の削減を
図る。なお、復調部は、図示のように各受信系に設ける
のでは無く、選択回路３４の後段に１個設けるようにし
ても良い。

【００４０】図１０は更に他の実施例の受信回路のブロ
ック図であり、上記同様にダイバーシチ選択形受信回路
を示している。図において３５はコンパレータ（ＣＭ
Ｐ）より成る抽出回路、３６はアナログスイッチ（ＡＳ
Ｗ）である。抽出回路３５は各検出回路２₁₁，２₁₂で検
出した受信電界強度を比較することにより該強度が大き
い方の受信系を抽出する。アナログスイッチ３６は抽出
回路３５が抽出した系の受信電界強度信号を選択出力す
る。そして、バイアス制御回路３₁はアナログスイッチ
３６の出力の検出電圧Ｖ_Aが所定の基準値Ｖ_REFを越え
ていることにより全受信増幅部３１₁，３１₂における
消費電力を少なくするようにバイアス制御を行う。ま
た、選択回路３４は抽出回路３５が抽出した系の受信復
調信号を選択して出力する。

【００４１】こうすれば、少なくとも何れか１の受信系
の受信電界強度の検出電圧Ｖ_Aが基準値Ｖ_REFを越えて
いる間は、全受信増幅部３１₁，３１₂の消費電力を少
なくするようにバイアス制御するので、不要な消費電力
の一層の削減が図れる。図１１は更に他の実施例の受信
回路のブロック図であり、該図は復調前の受信波を合成
するタイプのダイバーシチ受信回路を示している。

【００４２】図において３７₁，３７₂は夫々受信信号
の位相を検出する位相検出部、３８ ₁，３８₂は検出さ
れた位相に従って両受信信号の位相を合わせるように移
相する移相部、３９は位相の揃った各受信信号を合成す
る合成部である。この例では合成後の受信電界強度に基
づいて全受信増幅部３１₁，３１₂のバイアス制御を行
っている。勿論、復調部３２における他の受信状態を示
す信号に基づいて全受信増幅部３１₁，３１₂のバイア
ス制御を行っても良い。

【００４３】なお、上記図９〜図１１の実施例では２系
統のダイバーシチ受信回路を示したが、受信経路は３系
統以上あっても良い。また、上記図９〜図１１の実施例
ではスペースダイバーシチの場合を説明したが、本発明
は他の例えば周波数ダイバーシチ、偏波ダイバーシチ、
角度ダイバーシチ（スペースダイバーシチの変形）にも
適用できる。

【００４４】また、上記実施例ではエミッタ接地（ソー
ス接地）形の能動回路について述べたが、本発明は他の
種類の接地形の能動回路にも適用できる。また、上記実
施例では複数の特徴的な構成例を示したが、本発明思想
を逸脱しない範囲内で、各部の具体的構成の変更、各実
施例で示した特徴的部分の組合せの変更等を行うことが
可能である。

【００４５】

【発明の効果】以上述べた如く本発明によれば、受信機
の受信電力が大きい、又は受信品質が良好な場合には、
その受信回路、又は受信信号を直接入力しない回路であ
って該受信信号の処理に直接関係する回路のバイアス電
圧を該回路の消費電力を少なくする方向に変えるので、
通信品質を実用上において劣化させることなく消費電力
を減少することができる。従って、特に電池で動作する
ような携帯機の使用時間の延長に寄与するところが大き
い。また、通常の電源により動作する受信機においても
電力節約に寄与する。

【図面の簡単な説明】

【図１】図１は本発明の原理を説明する図である。

【図２】図２は実施例の受信回路の一部構成を示す図で
ある。

【図３】図３は実施例のバイアス制御動作を説明する図
である。

【図４】図４は他の例の能動回路への適用例を説明する
図である。

【図５】図５は更に他の例の能動回路を示す図である。

【図６】図６はＦＥＴによる能動回路への適用例を説明
する図である。

【図７】図７は他の実施例の検出回路を説明する図であ
る。

【図８】図８は他の実施例のバイアス制御回路の回路図
である。

【図９】図９は他の実施例の受信回路のブロック図であ
る。

【図１０】図１０は更に他の実施例の受信回路のブロッ
ク図である。

【図１１】図１１は更に他の実施例の受信回路のブロッ
ク図である。

【符号の説明】

１能動回路２検出回路３バイアス制御回路

Claims

【特許請求の範囲】

【請求項１】能動素子を含む能動回路（１）であっ
て、受信信号の処理に係るものと、受信信号に基づいて受信機の受信状態を検出する検出回
路（２）と、能動回路（１）のバイアス制御を行うバイアス制御回路
（３）とを備え、バイアス制御回路（３）は検出回路（２）が所定以上の
受信状態を検出していることにより能動回路（１）にお
ける消費電力を少なくするようにバイアス制御を行うこ
とを特徴とする受信回路。
【請求項２】能動回路（１）は、受信信号の増幅回
路、減衰回路、周波数変換回路、フィルタ回路、復調回
路、又は受信信号を直接入力しない回路であって該受信
信号の処理に直接関係する回路であることを特徴とする
請求項１の受信回路。
【請求項３】検出回路（２）は、受信信号の受信電界
強度、復調ベースバンド信号の振幅変動、位相ジッタ、
又は復調データの誤り検出情報に基づいて受信状態を検
出することを特徴とする請求項１の受信回路。
【請求項４】バイアス制御回路（３）は、検出回路
（２）の出力と所定の基準値とを比較する１又は２以上
のコンパレータ回路により構成されていることを特徴と
する請求項１の受信回路。
【請求項５】コンパレータ回路の動作閾値はヒステリ
シス特性を有することを特徴とする請求項４の受信回
路。
【請求項６】能動回路（１）に加えたバイアス電圧
と、該能動回路（１）の出力より検出された受信電界強
度の検出電圧とに基づいて、バイアス電圧の変化分によ
り生じた受信電界強度の検出電圧の変化分を補償し、も
って不連続の無い補正受信電界強度信号を生成する補正
回路（４）を更に備えることを特徴とする請求項１の受
信回路。
【請求項７】複数の受信系を切り替えてフェージング
による影響の軽減を図るダイバーシチ選択形受信回路に
おいて、複数系の受信信号を夫々に増幅する複数の受信増幅部
（３１）と、各受信増幅部（３１）における受信電界強度を夫々に検
出する複数の検出回路（２）と、検出回路（２）が所定以上の受信電界強度を検出してい
ることにより対応する受信増幅部（３１）における消費
電力を少なくするようにバイアス制御を行う複数のバイ
アス制御回路（３）と、受信増幅部（３１）に加えたバイアス電圧と、同じ系の
検出回路（２）の検出電圧とに基づいてバイアス電圧の
変化分により生じた受信電界強度の検出電圧の変化分を
補償し、もって不連続の無い補正受信電界強度信号を生
成する複数の補正回路（４）と、各補正回路（４）の補正受信電界強度信号を比較するこ
とにより最大の受信系を抽出する抽出回路（３３）と、抽出回路（３３）の出力に対応する受信系を選択する選
択回路（３４）とを備えることを特徴とする受信回路。
【請求項８】複数の受信系を切り替えてフェージング
による影響の軽減を図るダイバーシチ選択形受信回路に
おいて、複数系の受信信号を夫々に増幅する複数の受信増幅部
（３１）と、各受信増幅部（３１）における受信電界強度を夫々に検
出する複数の検出回路（２）と、各検出回路（２）の検出出力を比較することにより最大
の受信系を抽出する抽出回路（３５）と、抽出回路（３５）の出力に対応する検出回路（２）の検
出出力を選択するスイッチ回路（３６）と、スイッチ回路（３６）の出力が所定の基準値を越えてい
ることにより複数の受信増幅部（３１）における消費電
力を少なくするようにバイアス制御を行うバイアス制御
回路（３）と、抽出回路（３５）の出力に対応する受信系を選択する選
択回路（３４）とを備えることを特徴とする受信回路。
【請求項９】選択回路（３４）が選択していない受信
系であって、かつ受信電界強度の検出に係わらない部分
の回路の電源を遮断し、又はパワーセーブモードにする
ように構成したことを特徴とする請求項７又は８の受信
回路。
【請求項１０】複数の受信系の信号を合成してフェー
ジングによる影響の軽減を図るダイバーシチ選択形受信
回路において、複数系の受信信号を夫々に増幅する複数の受信増幅部
（３１）と、受信増幅部（３１）の出力の位相調整を行う移相調整部
（３７，３８）と、位相の揃った各受信信号を合成する合成部（３９）と、合成部（３９）の出力に基づいて受信機の受信状態を検
出する検出回路（２）と、検出回路（２）が所定以上の受信状態を検出しているこ
とにより複数の受信増幅部（３１）における消費電力を
少なくするようにバイアス制御を行うバイアス制御回路
（３）とを備えることを特徴とする受信回路。