KR19990037565A - 수신 장치 - Google Patents

수신 장치 Download PDF

Info

Publication number
KR19990037565A
KR19990037565A KR1019980046662A KR19980046662A KR19990037565A KR 19990037565 A KR19990037565 A KR 19990037565A KR 1019980046662 A KR1019980046662 A KR 1019980046662A KR 19980046662 A KR19980046662 A KR 19980046662A KR 19990037565 A KR19990037565 A KR 19990037565A
Authority
KR
South Korea
Prior art keywords
signal
gain
amplification
level
amplifying means
Prior art date
Application number
KR1019980046662A
Other languages
English (en)
Other versions
KR100567709B1 (ko
Inventor
고따로 다까기
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR19990037565A publication Critical patent/KR19990037565A/ko
Application granted granted Critical
Publication of KR100567709B1 publication Critical patent/KR100567709B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H03G3/3068—Circuits generating control signals for both R.F. and I.F. stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers

Abstract

RF 신호의 입력 레벨의 변동에 적절히 대처할 수 있는 수신 장치가 개시되는데, 여기서 상기 수신 장치는, 입력 신호의 증폭 및 감쇠를 선택적으로 행하고, 이 장치에 의해 처리된 통신 대역의 신호를 처리하는 제1 증폭 수단(13), 및 제1 증폭 수단(13)의 출력으로부터 중간 주파수 신호 또는 베이스 밴드 신호로 전환된 신호를 이득 가변 증폭하는 제2 증폭 수단(18)을 구비하며, 제2 증폭 수단(18)의 이득은 제2 증폭 수단(18)의 출력 레벨의 검출에 기초하여 설정되며, 제1 증폭 수단(13)에서의 증폭이나 감쇠의 선택은 제1 증폭 수단으로부터의 출력의 검출 레벨에 기초하여 행해진다.

Description

수신 장치
본 발명은 예를 들면 베이스 밴드에서 높은 정도의 디지털 신호 처리를 수행하는 다양한 종류의 무선 응용기기에 사용하기 적합한 고주파 신호를 수신하기 위한 수신 장치에 관한 것으로, 특히 수신 신호의 이득을 제어하기 위한 기술에 관한 것이다.
무선 신호 등을 수신하고 처리하기 위한 수신 장치에 있어서, 수신 신호의 입력 레벨을 일정한 레벨로 유지하기 위하여 이득 가변 방식으로 입력 신호를 증폭하기 위한 이득 가변 증폭기가 수신 회로 시스템에 제공되고, 증폭기의 이득을 입력 신호의 레벨에 대응하여 제어하는 자동 이득 제어 회로(AGC 회로)가 결합된다.
특히, 디지털 데이터를 수신하기 위한 통신 기기의 경우에, 수신된 신호 레벨을 적절하게 제어한다는 것은 매우 중요한 데, 이는 수신된 신호를 디지털 데이터로 변환하기 위한 아날로그/디지털 변환기의 입력 레벨이 적절하게 제어되지 않는 경우, 아날로그/디지털 변환기가 디지털 변환을 적절하게 수행할 수 없기 때문이다.
그 반면에, 고주파 입력 신호(RF 신호)를 증폭하는 증폭기를 이득 가변용으로 구성한 경우, 예를 들면, 가장 일반적인 바이폴라 트랜지스터로 구성되는 경우, 증폭기 자체의 증폭 특성의 직선성을 유지하면서, 이득 제어를 성공적으로 수행한다는 것은 곤란하다. 더욱이, AGC 회로가 아날로그 방식으로 피드백을 적용한 회로이기 때문에, 급격한 입력 신호의 변화에 대해 시스템이 안정된 상태로 수렴하기 위해서는 시간이 필요하다는 문제점이 있다.
이득을 성공적으로 제어하는 이득 가변 증폭기를 이용하는 다른 방식으로는, 임의의 신호 레벨보다 더 높은 레벨을 가진 강 입력이 수신되는 경우 비선형 소자를 이용하여 RF 증폭기의 바이어스 전류를 차단하는 처리[일명 션트(shunt) 처리라 함]를 행하여, 증폭기에서 증폭이 행해지는 것을 방지하기 위하여 임의의 회로와 결합될 수도 있다. 그러한 회로의 경우에, 강 입력시에는 증폭기 소자에서 증폭이 수행되지 않기 때문에 임의의 경우에도 신호의 선형성이 뛰어나다.
그러나, 그러한 션트 처리를 수행하기 위한 RF 증폭기가 종래 기술의 수신 회로에 결합되는 경우에는, 강 입력의 검출로 인해 RF 증폭기에서 증폭을 행하지 않는 상태에서, 입력 레벨이 감소한 때에 대처할 수 있도록 하기 위하여, 션트 처리될 RF 증폭기의 전단에서 입력 레벨을 검출할 필요가 있으며, 입력 신호를 증폭하는 증폭기와 그 증폭된 출력을 검출하는 검출 회로는 션트 처리될 RF 증폭기와 병렬이 될 필요가 있게 되어, 제어 구성이 매우 복잡하게 되는 문제점이 발생된다. 게다가, 션트 처리가 RF 증폭기에서 수행되는 경우 입력 레벨이 급격히 변화되는데, 이러한 션트 처리 직후의 레벨 변동으로 인해 수신 시스템이 불안정하게 되는 문제점이 있다.
전술된 문제점의 견지에서, 본 발명의 목적은 RF 신호의 입력 레벨의 변동에 적절하게 대처할 수 있는 수신 장치를 제공하는데 있다.
본 발명의 특징에 따르면, 선정된 통신 대역에서 원하는 채널 신호를 수신하는 수신 장치는 입력 신호의 증폭 및 감쇠를 선택적으로 수행하고 상기 통신 대역의 신호를 처리하는 제1 증폭기 수단; 상기 제1 증폭기 수단으로부터 출력된 채널 신호를 중간 주파수 신호 또는 베이스 밴드 신호로 변환하는 변환 수단; 변환 수단에 의해 변환된 신호를 이득 가변 방식으로 증폭하는 제2 증폭 수단; 제2 증폭 수단의 출력 레벨을 검출함으로써 수신 채널의 신호 레벨을 검출하는 레벨 검출 수단; 레벨 검출 수단의 검출 출력에 기초하여 제2 증폭 수단의 이득을 설정하는 이득 설정 수단; 제1 증폭 수단의 출력을 검파함으로써 입력 신호 레벨을 검파하는 검파 수단; 및 검파 수단의 검파 출력에 기초하여 제1 증폭 수단의 증폭 또는 감쇠를 선택하는 제어 수단을 포함한다.
도 1은 본 발명의 제1 실시예에 따른 수신 장치의 구성을 나타낸 블럭도.
도 2는 본 발명의 제2 실시예에 따른 저잡음 증폭기의 구성예를 나타낸 회로도.
도 3은 본 발명의 제1 실시예에 따른 이득 제어 처리를 나타낸 흐름도.
도 4는 본 발명의 제1 실시예에 따른 처리 타이밍의 일례를 나타낸 도면.
도 5는 본 발명의 제1 실시예에 따른 처리 타이밍의 다른 예를 나타낸 도면.
도 6은 본 발명의 제2 실시예에 따른 수신 장치의 구성을 나타낸 블럭도.
도 7은 본 발명의 제3 실시예에 따른 수신 장치의 구성을 나타낸 블럭도.
도 8은 본 발명의 제4 실시예에 따른 수신 장치의 구성을 나타낸 블럭도.
<도면의 주요 부분에 대한 부호의 설명>
11 : 입력 단자
12, 14, 17 : 밴드 패스 필터
13 : 저잡음 증폭기(LNA)
15, 19 : 믹서
16 : 제1 중간 주파수 신호
18 : 프로그램 이득 증폭기
20 : 제2 중간 주파수 신호
21 : 아날로그/디지털 변환기
22 : 디저털 믹서
이하, 본 발명의 실시예가 첨부된 도면들을 참조하여 기술될 것이다. 우선, 본 발명의 제1 실시예는 도 1 내지 도 5를 참조하여 기술된다.
본 실시예에서, 본 발명은 미리 할당된 선정 주파수의 통신 대역(예를 들면, 수 GHz대) 중에서 설정된 채널(이 채널은 예를 들면 통신 대역 중에 일정한 주파수 간격으로 설정됨)에서 고주파 신호(RF 신호)에 변조되어 무선 전송되는 신호를 수신 처리하는 통신 기기의 수신부에 적용한 것으로, 전송된 데이터로는 선정된 시스템에서 변조된 디지털 데이터가 있다.
도 1은 본 발명에 따른 수신 시스템의 구성을 나타내는 것으로, 안테나에 의해 수신된 고주파 신호가 입력 단자(11)에서 얻어지며, 이 입력 단자(11)에서 얻어진 신호는 밴드 패스 필터(BPF)(12)를 통하여 저잡음 증폭기(LNA)(13)에 공급된다. 여기서, 이 밴드 패스 필터(12)는 본 장치에 의해 수신된 통신 대역 신호가 패스되게 하지만, 이 대역 신호 이외의 고주파 대역 신호는 제거하도록 되어 있는 필터이다.
저잡음 증폭기(13)는 실리콘 바이폴라 트랜지스터를 사용하는 비선형 특성의 저잡음 증폭기로서, 증폭용 전원 전압은 후술되는 제어부(28)에 의해 제어된다. 증폭용 전원 전압이 저잡음 증폭기(13)에 인가되는 상태에서, 입력 신호는 선정된 양(본 실시예에서는 +10 dB)만큼 증폭되어 출력되는 반면에, 증폭용 전원 전압이 인가되지 않는 상태에서는, 입력 신호가 선정된 양(본 실시예에서는 -20 dB)만큼 감쇠되어 출력된다.
한편, 저잡음 증폭기(13)의 구성예가 도 2에 나타나 있으며, 입력 단자(13a)에서 얻어진 신호는 커패시터 C1을 통하여 NPN-형 바이폴라 트랜지스터 Q1의 베이스에 공급된다. 이 트랜지스터 Q1으로서, 비선형 증폭 특성을 가진 소자가 사용된다. 트랜지스터 Q1의 베이스는 저항 R1을 통하여 접지에 접속되고 입력 단자(13a)측은 코일 L1을 통하여 접지에 접속된다. 트랜지스터 Q1의 에미터는 저항 R2와 커패시터 C2로 구성된 병렬 회로를 통하여 접지에 접속된다. 트랜지스터 Q1의 컬렉터에서 얻어진 신호는 커패시터 C3를 통하여 출력 단자(13b)에 전송된다.
더우기, 이 증폭기를 구동하기 위한 전원 전압으로서 베이스-바이어스 신호가 제어부(28)로부터 공급되는 전원 공급 단자(13c)는 저항 R3를 통하여 트랜지스터 Q1의 베이스에 접속된다. 전원 공급 회로 B로부터의 전원 전압 Vcc는 코일 L2에 인가되어 선정된 전류를 생성하고, 트랜지스터 Q1의 컬렉터에 공급된다.
도 2에 나타난 회로 구성을 이용함으로써, 선정된 전압 신호가 제어부(28)로부터 전원 공급 단자(13c)로 공급되는 경우, 저항들 R1, R3에 의해 분압된 전압은 트랜지스터 Q1의 베이스 전압이 되기 때문에 트랜지스터 Q1은 온 상태가 되고, 전원 공급 회로 B와 코일 L2를 통해 컬렉터 전류를 공급한다. 따라서, 입력 단자측에서 취득된 고주파 신호를 증폭하여 출력 단자(13b)로부터 출력된다.
제어부(28)로부터 전원 공급 단자(13c)로 공급된 신호의 전압이 로우이고 트랜지스터 Q1이 오프-상태로 바뀌는 경우, 컬렉터 전류는 공급되지 않기 때문에 트랜지스터 Q1에 의한 증폭은 수행되지 않는다. 이 때, 입력 단자(13a)에서 취득된 고주파 신호의 주파수가 상대적으로 높은 주파수 대역, 예를 들면 수 GHz 내에 있는 경우, 신호 흐름은 트랜지스터 Q1이 오프 상태에 있다고 할지라고 트랜지스터 Q1에 의해 완벽하게 차단되지 않는다. 따라서, 입력 단자(13a)에서 얻어진 고주파 신호는 감쇠되어 출력 단자(13b)로 전송된다. 따라서, 트랜지스터 Q1이 전원 공급 단자(13c)에서 얻어진 신호에 의해 오프 상태에 있게 되면, 도 2에 나타난 회로는 선정된 감쇠량을 가지는 감쇠기로서 작용한다.
도 1에 나타난 바와 같이 전술된 저잡음 증폭기(13)가 결합되어 있는 회로에 대한 설명으로 돌아가서, 저잡음 증폭기(13)의 출력은 밴드 패스 필터(14)를 통하여 믹서(15)에 공급된다. 밴드 패스 필터(14)는, 본 장치에 의해 수신된 통신 대역 신호는 통과되도록 하지만, 이 대역 신호 이외의 임의의 고주파 신호를 제거하도록 되어 있는 필터로서, 이는 저잡음 증폭기(13)의 전단에 배치된 밴드 패스 필터(12)와 유사하다.
믹서(15)는 밴드 패스 필터(14)로부터 공급된 고주파 신호와 제1 중간 주파수 신호 발진기(16)로부터의 발진 출력을 혼합하여 제1 중간 주파수 신호를 발생시키는 회로이다. 수신 장치의 수신 채널은 제1 중간 주파수 신호 발진기(16)의 발진 주파수에 의해 결정된다. 믹서(15)로부터 출력된 제1 중간 주파수 신호는 밴드 패스 필터(17)를 통하여 프로그램 이득 증폭기(PGA)에 공급된다. 밴드 패스 필터(17)는 하나의 전송 채널의 제1 중간 주파수 신호가 통과되도록 하는 특성을 가지는 필터이다. 프로그램 이득 증폭기(18)는 레지스터(31)를 통하여 이득 설정 회로(30)로부터 공급된 이득 설정 신호에 의해 이득이 설정되는 가변 이득 증폭기이고, 증폭기(18)의 출력 레벨에 기초하여 이득이 설정되는 일명 자동 이득 제어 루프(이하, AGC 루프라고 칭함)가 형성된다. 본 실시예에 있어서, 프로그램 이득 증폭기(18)는 -20 dB과 +60 dB 사이에서 이득이 변화되도록 형성된다.
프로그램 이득 증폭기(18)의 증폭 출력은 믹서(19)에 공급되어, 증폭기(18)의 출력과 제2 중간 주파수 신호 발진기(20)의 발진 출력을 혼합하여 제2 중간 주파수 신호를 생성한다. 믹서(19)로부터 출력된 제2 중간 주파수 신호는 아날로그/디지털 변환기(21)에 공급된다. 이 아날로그/디지털 변환기(21)에서, 디지털 데이터는 상기 공급된 신호를 샘플링함으로써 생성되고 이 디지털 데이터는 디지털 믹서(22)에 공급되어 I 성분 및 Q 성분으로 분리되게 된다. 그리고 나서, 분리된 I 및 Q 성분들이 디코더(23)에 공급되어 디코드된 수신 데이터를 생성하는 소정의 디코딩 처리를 행하게 되며, 출력 단자(24)로부터 후단의 수신 데이터 처리 시스템에 공급된다. 본 발명에 따른 디코더(23)에 있어서, 디코드된 수신 데이터의 에러율은 선정된 방법(예를 들면, 에러 정정 개수에 의해 판정됨)에 의해 판정되고, 이 판정 결과는 제어부(28)로 공급된다. 게다가, 본 실시예에 따른 아날로그/디지털 변환기(21)는 입력 신호 레벨이 -5 dBm인 경우에 적절한 디지털 변환을 수행할 수 있는 회로이다.
프로그램 이득 증폭기(18)의 이득을 설정하기 위한 AGC 루프의 구성에 있어서, 아날로그/디지털 증폭기(21)의 변환된 출력은 레벨 검출 회로(29)에 의해 판단되고 이득 설정 회로(30)은 이득 설정 신호를 프로그램 이득 증폭기(18)에 공급하여 판단된 레벨이 적절한 상태가 되도록 한다. 이 실시예에서, 이득 설정 회로(30)로부터 출력된 이득 설정 신호는 레지스터(31)에 의해 보유되고 또한 이 보유된 이득 설정 신호를 제어부(28)로 공급한다. 레벨 검출 회로(29)가 밴드 패스 필터(17)를 통해서만 수신된 채널 신호를 통과시킨 후 디지털 변환된 제2 중간 주파수 신호로부터 신호 레벨을 판단하기 때문에, 수신된 채널 신호의 레벨(방해파가 없는 희망파의 레벨)이 판단된다.
저잡음 증폭기(13)에서 증폭 처리 또는 감쇠 처리를 선택하기 위한 구성을 이하에서 기술한다. 믹서(15)로부터 출력된 제1 중간 주파수 신호는 검출 회로(25)에 공급되고, 이 레벨을 DC 레벨로서 검출하여 이 검출 신호를 비교기(26)의 플러스(plus)측 입력 단자로 공급한다. 기준 신호 입력 단자(27)에서 얻어진 기준 신호는 비교기(26)의 마이너스측 입력 단자로 공급되고, 믹서(15)의 출력 레벨과 기준 신호에 의해 결정된 레벨을 비교하여 이 비교 결과(상기 레벨이 전술된 기준 레벨인지의 여부에 대한 판정 결과)를 제어부(28)로 공급한다.
비교기에 의한 판단은 밴드 패스 필터들(12, 14)을 통과하는 통신 대역 내의 신호에 기초하여 수행되기 때문에, 전체 통신 대역 내의 수신 레벨이 판단된다. 만일 소망의 수신 채널 신호 외의 어떤 방해파(jamming waves)가 존재하면, 방해파를 포함하는 수신 신호의 레벨이 판단된다. 제어부(28)에서는, 공급된 비교 결과, 레지스터(31)로부터 공급된 프로그램 이득 증폭기(18)용의 이득 설정 신호, 및 디코더(23)로부터 공급된 에러율값을 판단하여 저잡음 증폭기(13)에 의한 처리가 증폭 처리 또는 감쇠 처리 중 어느 하나인지를 판정하고 그 상태가 해당 처리가 되도록 제어한다.
본 실시예에서는, 제어부(28)의 제어하의 저잡음 증폭기(13)의 감쇠 처리와 증폭 처리간의 절환은 비수신 기간의 타이밍에서 수행된다. 구체적으로, 본 실시예에 따른 장치에 의해 수행되는 통신 상태는, 예를 들면 횡좌표가 시간을 나타내는 도 4에 도시된 바와 같이 수신 슬롯 RX의 수신 처리와 전송 슬롯 TX의 전송 처리가 단속적으로 수행되는 TDMA 시스템과 같은 통신 상태에서 저잡음 증폭기(13)의 감쇠 처리와 증폭 처리간의 절환이 적어도 수신 슬롯 RX의 수신 처리가 수행되지 않는 타이밍 "ta" (바람직하게는 이 타이밍 "ta"은 전송 처리가 수행되지 않는 타이밍임)에서 수행되게 되어 있는 상태이다. 또한, 도 5에 도시된 바와 같이, 선정된 시간폭의 통신 버스트가 주기적으로 설정되고 각각의 통신 버스트에서 전송 처리 및 수신 처리가 수행되면(장치가 수신 처리만을 수행하는 경우, 수신 처리가 수행됨), 저잡음 증폭기(13)의 감쇠 처리와 증폭 처리간의 절환은 각각의 통신 버스트들 사이의 동기 기간 내의 타이밍 "tb"에서 수행된다.
본 실시예에 따르면, 저잡음 증폭기(13)의 상태가 전환되면, 전환시에 초래되는 제2 중간 주파수 신호의 레벨 변동을 보상하기 위하여, 제어부(28)로부터 대응하는 제어 신호가 이득 설정 회로(30)에 공급되어 프로그램 이득 증폭기(18)의 이득을 레벨 변동을 보상하는 양만큼 변화시킨다.
제어부(28)에 의한 저잡음 증폭기(13)의 제어 처리 및 이 저잡음 증폭기(13)의 제어 처리와 관련한 프로그램 이득 증폭기(18)의 이득 설정 처리에 대하여 도 3의 흐름도를 참조하여 설명한다. 본 실시예에 따른 처리는 아날로그/디지털 변환기(21)로의 입력 레벨이 적당한 레벨(이 실시예에서는 -5 dBm)이 되게 하기 위하여 수행된다.
우선, 본 실시예에 따른 수신 장치에 의해 신호 수신이 개시되면, 제어부(28)의 제어하의 저잡음 증폭기(13)에 의해 증폭 처리가 수행되도록 하는 상태가 설정된다(단계 101). 그 후, 방해파 검출용 플래그이며 제어부(28)에서 설정되는 "I" 비트가 "0"으로 설정된다 (단계 102). 만일 기준 레벨보다 적으면, 저잡음 증폭기(13)의 상태는 그대로 유지되고(즉, 증폭 처리가 계속됨) 레벨 검출 회로(29)에 의해 판단된 레벨에 기초하여 이득 설정 회로(30)의 제어하의 프로그램 이득 증폭기(18)에 의해 아날로그/디지털 변환기(21)로의 입력 레벨이 적당한 레벨이 되게 하기 위하여 AGC 루프에 의한 이득 제어 처리가 수행된다.
만일 단계 103에서 기준 레벨보다 큰 것으로 판단되면, 수신 상태는 강 입력 상태로서 판단되고 제어부(28)는 레지스터(31)에 유지된 이득 설정 신호(현재 증폭기(18)에 설정된 이득)를 판단하여 설정 이득(증폭률)이 선정된 기준 레벨 th1을 초과하는지 여부를 판단한다 (단계 104). 이 경우에, 기준 레벨 th1은 저잡음 증폭기(13)가 증폭 상태에 있을 때 설정 레벨이 너무 높은지를 검출하기 위한 기준 레벨이다 (즉, 이득이 기준 레벨보다 크게 설정되면, 이득이 너무 높기 때문에 신호가 왜곡될 수 있다). 만일 프로그램 이득 증폭기(18)에 설정된 이득이 기준 레벨 th1보다 높으면, 방해파 검출용 플래그인 I 비트가 "1"로 설정된다 (단계 105).
I 비트가 1로 설정된 경우에 그리고 이득이 기준 레벨 th1보다 적은 것으로 판단되는 경우에, 제어부(28) 내에 구비된 레지스터의 값 n이 1만큼 가산되도록 증분 처리가 수행된다 (단계 106). 이 증분 처리 후에, 제어부(28)는 레지스터에 유지된 값 n을 판단하여 그것이 선정된 규정값보다 작은지 여부를 판단한다 (단계 107). 만일 n의 값이 비교적 단시간 내에 선정된 규정값이 되었다고 판단되면(이 규정값은 "2"보다 큰 선정된 정수값임), 제어부(28)에서 타이머가 세트되고 저잡음 증폭기(13)는 타이머가 선정된 시간의 경과(예를 들면, 수십 초에서 수 분의 경과)를 카운트업할 때까지 현상태(이 경우에는, 증폭 상태)에 유지될 것이다. 타이머가 세트된 후에, 제어부(28) 내의 레지스터에 저장된 값 n은 "0"으로 리셋되고 (단계 109), 처리는 단계 102에서의 I 비트의 세팅 처리로 복귀한다.
만일 단계 107에서 n이 규정값보다 적은 것으로 판단되면, 현재 통신 타이밍이 신호 수신 기간인지 여부가 판단된다 (단계 110). 만일 신호 수신 기간이면, 처리는 이 단계에서 기다린다. 신호 수신 기간이 아닌 타이밍에서, 저잡음 증폭기(13)의 상태는 제어부(18)의 제어하에 증폭 상태에서 감쇠 상태로 전환된다 (단계 111). 저잡음 증폭기(13)의 상태가 전환되면, 이 상태 전환에 따른 제2 중간 주파수 신호의 레벨 변동량만큼 프로그램 이득 증폭기(18)의 이득이 증가되는 처리가 바로 수행된다 (단계 112). 구체적으로는, 만일 프로그램 이득 증폭기(18)의 이득이 Gpga이고, 증폭 상태에서의 저잡음 증폭기(13)의 이득이 Glna이고 감쇠 상태에서의 저잡음 증폭기(13)의 삽입 손실이 Llna라고 가정하면, 프로그램 이득 증폭기(18)의 이득 Gpga를 갱신하기 위한 처리는 다음 수학식 1에 표현된 바와 같이 수행된다.
Gpga = Gpga + (Llna + Glna)
프로그램 이득 증폭기(18)의 이득이 변경된 후에, AGC 루프가 안정될 때까지 잠시 기다린 다음(단계 113) 방해파 검출용 플래그인 I 비트의 값이 판단된다 (단계 114). 만일 I 비트의 값이 "0"이면, 소망 파가 수신될 가능성이 높은 것으로 판단되고 제어부(28)은 프로그램 이득 증폭기(18)의 이득 설정 신호를 판단하여 설정된 이득(증폭률)이 선정된 기준 레벨 th2를 초과하는지 여부를 판단한다 (단계 115). 이 경우에, 기준 레벨 th2는 저잡음 증폭기(13)가 감쇠 상태에 설정된 경우에 설정된 이득이 너무 높은지를 검출하기 위한 기준 레벨이다 (즉, 이득이 기준 레벨보다 높게 설정되면, 이득이 너무 높기 때문에 신호가 왜곡될 수 있다). 만일 프로그램 이득 증폭기(18)에 설정된 이득이 기준 레벨 th2보다 낮으면, AGC 루프의 이득 제어하에 신호 수신 처리가 계속된다.
만일 단계 115에서 이득이 기준 레벨 th2보다 커진 것으로 판단되면, 현재 통신 타이밍이 신호 수신 기간인지 여부가 판단되고 (단계 116), 만일 신호 수신 기간 중이면, 이 단계에서 기다린다. 통신 타이밍이 신호 수신 기간이 아닌 타이밍에서, 제어부(28)의 제어 하에, 저잡음 증폭기(13)는 감쇠 상태에서 증폭 상태로 절환(change over)된다(단계 117). 저잡음 증폭기(13)의 상태가 절환되면, 프로그램 이득 증폭기(18)의 이득이 이와 같은 상태의 변경에 기인해 제2 중간 주파수 신호의 레벨 변동량만큼 감소되는 처리가 즉시 실행된다(단계 118). 구체적으로, 프로그램 이득 증폭기(18)의 이득이 Gpga라고 가정한다면, 증폭 상태에서 저잡음 증폭기(13)의 삽입 로스(insertion loss)는 Glna이고, 감쇠 상태에서 저잡음 증폭기(13)의 삽입 로스는 Llna이며, 프로그램 이득 증폭기(18)의 이득 Gpga를 업데이트하는 처리가 하기 수학식에 의해 나타낸 바와 같이 행해진다.
Gpga = Gpga - (Llna + Glna)
프로그램 이득 증폭기(18)의 이득이 변경된 다음, AGC 루프가 안정될 때 까지의 기간동안 대기한 후(단계 119), 단계 102에서 I 비트를 설정하는 처리로 복귀한다.
I 비트의 값이 단계 114에서 1 이라고 판단된 경우에, 방해파(jamming wave)가 수신될 가능성은 높다고 판단되며, 제어부(28)는 그것이 기준 레벨 이상인지의 여부를 판단하기 위하여 비교기(26)의 비교 출력을 판단한다(단계 120). 그것이 기준 레벨 이하여서 방해파의 레벨이 저하되었다고 판단된다면, 신호 수신 기간이 아닌 타이밍에서 저잡음 증폭기(13)의 상태가 증폭 상태로 전환되는 단계 116의 처리를 시작한다. 그것이 기준 레벨 이상이며, 선정된 규정 에러율보다 악화되었다고 판단된다면, 양호한 상태의 신호를 수신하는 것이 불가능하다는 것이 수신하는 데이터의 디코딩 결과에서 에러율로 판단함으로써 결정되고, 저잡음 증폭기(13)의 상태가 신호 수신 기간이 아닌 타이밍에서 증폭 상태로 전환되는 단계 116의 처리를 시작한다.
상술한 바와 같이, 저잡음 증폭기(13)의 상태 및 프로그램 이득 증폭기(18)의 이득을 제어함으로써, 방해파가 높은 레벨로 수신될 수 있는 강 입력 상태에 프로그램 이득 증폭기(18) 및 믹서들(15, 19)에 의한 수신 신호의 왜곡(distortion)이 회피될 수 있다. 다시 말하면, 희망파의 고 레벨에 기인한 강 입력 상태의 경우에, 감쇠 처리가 저잡음 증폭기(13)에 의해 행해지며, 적절한 레벨의 신호가 프로그램 이득 증폭기(18)에 후속하는 시스템에 공급되어 양호한 신호 수신 처리가 행해진다. 방해파의 레벨이 높은 강 입력 상태의 경우, 단지 감쇠 처리가 저잡음 증폭기(13)에서 수행되며, 신호 수신 상태가 양호한 상태에서 유지될 수 없는 때에만, 저잡음 증폭기(13)가 증폭 상태로 전환되어, 방해파가 높은 레벨에 있을 때에라도 양호한 신호 수신이 가능해 진다.
이와 같은 경우에, 본 실시예에 따라서, 도 3의 흐름도에 도시된 처리를 실행함으로써, 희망파에 기인한 강 입력의 검출을 실행하기 위한 처리나 회로를 제공하는 것이 불필요하므로, 신호 수신 배열이 어느 정도까지 간소화될 수 있다.
본 실시예의 경우, 제어부(28)에서 희망파들의 레벨을 판단하기 위한 처리가 프로그램 이득 증폭기(18)의 이득 설정 신호에 기초하여 수행되기 때문에, 희망파의 레벨을 판단하기 위한 처리를 분리하여 수행하는 것이 불필요하므로 높은 처리율을 달성할 수 있다.
또한, 본 실시예에 따르면, 저잡음 증폭기(13)가 증폭 상태와 감쇠 상태 사이에서 절환될 때, 프로그램 이득 증폭기(18)의 증폭 인자는 대응량에 의해 변경된다. 이와 같이, 저잡음 증폭기(13)의 상태의 절환 직후의 갑작스런 레벨 변동 및 저잡음 증폭기(13)의 상태의 절환에서부터 신호 수신 시스템이 안정화될 때까지의 시간 기간은 뚜렷하게 단축될 수 있다. 또한, 본 실시예에 따르면, 증폭 상태와 감쇠 상태 사이에 저잡음 증폭기(13)를 절환하는 처리가 신호 수신 기간이 아닌 타이밍에서 실행되어, 수신된 중간 주파수 신호 레벨의 일시적 변동들에 기인한 신호 수신 상태의 악화를 회피하는 것이 가능하다.
또한, 도 3의 흐름도에서 단계 108에 도시된 바와 같이, 저잡음 증폭기(13)의 상태의 절환이 상대적으로 자주 실행된다면, 신호 수신 상태가 저잡음 증폭기(13)의 상태의 빈번한 변경에 기인하여 불안정하게 되는 것을 방지하기 위하여 선정된 시간 기간 동안 저잡음 증폭기(13)의 상태를 고정하도록(본 실시예에서는 증폭 상태가 유지됨), 타이머가 설정된다.
다음으로, 본 발명에 따른 제2 실시예를 도 6을 참조하여 설명한다. 도 6에서는, 도 1에서 설명한 제1 실시예의 구성 요소들과 동일한 구성 요소들을 동일한 참조 번호에 의해 표현하며, 그것에 관한 상세한 설명을 생략한다.
제2 실시예에 따르면, 제1 중간 주파수 신호의 레벨을 판단하기 위한 2개의 검출 회로 및 2개의 비교 회로가 구비되며, 기준 레벨과 제1 중간 주파수의 레벨 사이의 비교가 히스테리시스(hysteresis)에 의해 판단된다. 즉, 믹서(15)로부터 출력된 제1 중간 주파수 신호는 DC 레벨로서 그 레벨을 검출하는 검출 회로(25)로 공급되며, 상기 검출 신호는 비교기(26)의 (+)측 입력 단자로 공급된다. 비교기(26)의 (-)측 입력 단자로는 기준 신호 입력 단자에서 얻어진 기준 신호가 공급되어, 기준 신호에 의해 결정된 레벨을 갖는 믹서(15)의 출력 레벨을 비교한다. 다음으로, 비교 결과(기준 레벨 이상인지 또는 이하인지 여부에 대한 판단 결과)가 제어부(28')로 공급된다. 믹서(15)로부터 출력된 제1 중간 주파수 신호는 또한 검출 회로로 공급되어, DC 레벨로서 그 레벨을 검출하며, 그 검출 신호는 비교기(33)의 (-)측 입력 단자로 공급된다. 비교기(33)의 (+)측 입력 단자로는 기준 신호 입력 단자(34)에서 얻어진 기준 신호가 공급되어, 믹서(15)의 출력 레벨을 기준 신호에 의해 설정된 레벨과 비교한 다음, 비교 결과(기준 레벨 이상인지 또는 이하인지의 여부에 대한 판단 결과)가 제어부(28')로 공급된다. 이 경우, 입력 단자들(27, 34)에서 얻어진 기준 신호들의 레벨들은 서로 다른 레벨들로 설정된다.
제어부(28')에서는, 신호 수신 레벨이 기준 레벨보다 높게 되는지 여부에 대한 판단이 비교기(26)의 비교 출력에 기초하여 실행되며, 신호 수신 레벨이 기준 레벨보다 낮게 되는지 여부에 대한 판단이 비교기(33)의 비교 출력에 기초하여 실행된다. 제어부(28')에서의 다른 제어 처리들은 본 발명의 제1 실시예에서 기술되었던 제어부(28)에서의 처리와 동일하다. 도 1에 도시된 것과 동일한 참조 기호들에 의해 표시된 도 6의 다른 구성 요소들의 배열은 본 발명의 제1 실시예와 동일한 배열이며, 그 신호 수신 처리들은 도 3의 흐름도에 도시된 바와 동일한 방법에 의해 실행된다.
이와 같은 배열에 의해, 신호 수신 레벨의 판단은 히스테리시스를 갖게 되며, 양호한 판단이 이루어 지게 된다.
본 발명의 제3 실시예를 도 7을 참조하여 이하에서 설명한다. 도 7에서는, 도 1에서 설명한 제1 실시예의 구성 요소들과 동일한 구성 요소들을 동일한 참조 번호에 의해 표현하며, 그것에 관한 상세한 설명을 생략한다.
제3 실시예에서는, 중간 주파수 신호로부터 I 성분 데이터 및 Q 성분 데이터를 얻기 위한 처리 구성은 제1 실시예와 다른 구성을 갖게 된다. 구체적으로, 프로그램 이득 증폭기(18)로부터 출력된 제1 중간 주파수 신호는 2개의 믹서들(41I, 41Q)로 공급된다. I/Q 복조기에 이용하는 발진기(42)의 발진 출력은 믹서(41I)로 직접 공급되며, I/Q 복조기에 이용하는 발진기(42)의 발진 출력은 π/2 이상기(43, phase-shifter)에 의해 π/2 만큼 위상 변이되어 믹서(41Q)로 직접 공급된다. 믹서(41I)로부터 출력된 베이스 밴드 신호는 아날로그/디지털 교환기(44Q)로 공급되어 Q 성분의 디지털 데이터를 구동한다. 그 결과, I 성분의 데이터 및 Q 성분의 데이터가 두 데이터 모두를 디코딩 처리하는 디코더(23)로 공급된다.
아날로그/디지털 교환기(44Q)의 출력 데이터는 양 출력 데이터에 기초하여 레벨을 판단하는 레벨 검출 회로(29')로 공급되며, 이득 설정 회로(30)로 그 판단 결과를 공급한다. 다른 구성 요소들의 배열들은 제1 실시예에서와 동일하며, 그 신호 수신 처리들은 도 3에서의 흐름도와 역시 동일하다.
제3 실시예에서 보인 바와 같이, I 성분 및 Q 성분이 2개의 아날로그/디지털 교환기들에 의해 개별적으로 교환된다고 하더라도, 제1 실시예와 동일한 신호 수신 처리가 달성될 수 있고, 동일한 효과가 얻어질 수 있다. 더우기, I 성분 및 Q 성분이 제3 실시예서 보인 바와 같이 서로 다른 2개의 아날로그/디지털 교환기들에 의해 교환될 때 조차도, 신호 수신 레벨의 판단은 제2 실시예에서 설명한 바와 같은 히스테리시스를 가질 수 있다.
본 발명의 제4 실시예를 도 8을 참조하여 설명한다. 도 8에서는, 도 1 및 도 7에서 설명한 제1 및 제3 실시예의 구성 요소들과 동일한 구성 요소들을 동일한 참조 번호에 의해 표현하며, 그것에 관한 상세한 설명을 생략한다.
제4 실시예에 따르면, 신호 수신에 의해 얻어진 I 성분 및 Q 성분 데이터는 제3 실시예와 동일한 2개의 분리 믹서들(41I, 41Q)에 의해 처리되며, 프로그램 이득 증폭기들이 믹서들(41I, 41Q)의 후단(rear-stage)에 개별적으로 접속된다. 특히, 믹서(41I)의 출력은 프로그램 이득 증폭기(45I)로 공급되며, 프로그램 이득 증폭기(45I)의 증폭된 출력은 아날로그/디지털 교환기(44I)로 공급된다. 이와 동일하게, 믹서(41Q)의 출력은 프로그램 이득 증폭기(45Q)로 공급되며, 프로그램 이득 증폭기(45Q)의 증폭된 출력은 아날로그/디지털 교환기(44Q)로 공급된다. 각 프로그램 이득 증폭기(45I, 45Q)의 이득들은 이득 설정 회로(30)로부터 레지스터(31)를 경유하여 공급된 공통 이득 설정 신호에 의해 동일한 이득이 되도록 제어된다. 그러나, 이 이득들은 I 성분 및 Q 성분 각각의 검출 레벨들에 기초하여 분리 제어될 수 있다. 다른 구성 요소들의 배열들은 제3 실시예에서와 동일하며, 그 신호 수신 처리들은 도 3에서의 흐름도와 역시 동일하다.
제4 실시예에서 설명한 바와 같이, I 성분 및 Q 성분이 분리되어 증폭되더라도, 양호한 수신 처리가 다른 실시예들과 동일하게 달성될 수 있다.
제1 실시예에서 설명된 증폭 상태와 감쇠 상태 사이에서 절환되기 위하여 증폭기 역할을 하는 저잡음 증폭기의 배열은 단지 예일 뿐이므로, 저잡음 증폭기는 이와 같은 배열에만 한정되지는 않는다.
본 발명의 제1 특징에 따르면, 강 입력 기간이 제1 증폭 수단에서 RF 입력 신호의 증폭과 감쇠간에 선택함으로써 대처되며, 연속적인 레벨 제어가 제2 증폭 수단에서의 이득 가변 증폭에 의해 실행되고, RF 신호의 입력 레벨은 강 입력 상태에서부터 약 입력 상태까지 양호한 상태에서 연속적으로 처리될 수 있다.
본 발명의 제2 특징에 따르면, 본 발명의 제1 특징에서는 제어 수단의 제어에 기초하여 제1 증폭 수단에서 증폭과 감쇠간의 절환이 입력 신호의 수신 처리가 실행되지 않는 타이밍에 실행되기 때문에, 신호 수신 동안에는 수신 레벨에서 어떠한 갑작스런 변동도 일어나지 않으며, 양호한 신호 수신 처리가 달성될 수 있다.
본 발명의 제3 특징에 따르면, 본 발명의 제1 특징에서는 이득 설정 수단에 의해 설정된 제2 증폭 수단의 이득 값에 의해 입력 신호의 레벨을 제어 수단이 판단하고, 제1 증폭 수단에서 증폭과 감쇠간의 선택이 제어 수단의 판단과 검출 수단의 검출 출력에 기초하여 실행되기 때문에, 제1 증폭 수단의 제어 처리는 이득 설정 수단에 의해 설정된 이득 값의 판단에 의해서만 간략하고 신속하게 달성될 수 있다.
본 발명의 제4 특징에 따르면, 본 발명의 제1 특징에서는 제1 증폭 수단에서 증폭과 감쇠간의 절환이 증폭 수단으로의 전원을 제어함으로써 실행되기 때문에, 증폭과 감쇠간의 절환은 증폭 수단으로의 전원을 제어함으로써 용이하게 실행될 수 있다.
본 발명의 제5 특징에 따르면, 본 발명의 제1 특징에서는 제1 증폭 수단에서 증폭과 감쇠간의 절환이 실행될 때, 이 절환에 기인한 신호 레벨의 변동이 제2 증폭 수단의 이득 변화에 의해 보상되어 신호의 갑작스런 변동을 억제하여 레벨을 억제한다.
본 발명의 제6 특징에 따르면, 본 발명의 제1 특징에서는 검출 수단이 강 입력 신호를 검출하고 입력 신호가 제1 증폭 수단에 의해 감쇠될 때, 수신 채널의 신호 레벨이 소정의 레벨 이하인 것을 레벨 검출 수단이 검출한다면, 입력 신호는 제1 증폭 수단에 의해 증폭되고, 제2 증폭 수단의 이득은 그것에 따라 감소되며, 방해파에 기인한 강 입력 시간은 적절하게 대처된다.
본 발명의 제7 특징에 따르면, 본 발명의 제1 특징에서는 검출 수단이 강 입력 신호를 검출하고 입력 신호가 제1 증폭 수단에 의해 감쇠될 때, 제2 증폭 수단의 증폭 출력을 디코딩함으로써 얻어진 데이터의 에러율이 소정치보다 악화된다면, 입력 신호는 제1 증폭 수단에 의해 증폭되며, 또한 제2 증폭 수단의 이득은 그것에 따라 감소하게 되며, 방해파에 기인한 강 입력시의 대처(countermeasure)는 수신된 데이터의 디코딩 상태에 기초하여 적절하게 실행된다.
본 발명의 제8 특징에 따르면, 본 발명의 제1 특징에서는 제1 증폭 수단에서 입력 신호의 증폭과 감쇠간의 절환이 선정된 복수의 시간들 동안 연속적으로 실행될 때, 제어 수단은 소정의 시간 기간 동안 제1 증폭 수단의 상태에 고정되므로, 그 레벨이 절환점 부근에 있는 수신 신호가 얻어지더라도, 증폭 처리와 감쇠 처리 사이의 절환이 연속하여 불안정하지는 않으며, 수신 상태가 안정하게 된다.
첨부된 도면들을 참조하여 본 발명의 양호한 실시예들을 설명하였지만, 본 발명이 상술한 실시예들에 의해 제한되지 않으며, 첨부된 청구 범위에 의해 규정되는 본 발명의 사상과 범위로부터 벗어남이 없이 본 분야의 숙련된 기술자에 의해 다양한 변경 및 변형이 행해질 수 있음을 이해하여야 한다.

Claims (8)

  1. 소정의 통신 대역 내의 소망 채널 신호를 수신하는 수신 장치에 있어서:
    입력 신호의 증폭 및 감쇠(attenuation)를 선택적으로 실시하고 상기 통신 대역 내의 신호를 처리하는 제1 증폭 수단;
    상기 제1 증폭 수단으로부터 출력된 상기 채널 신호를 중간 주파수 신호 또는 베이스 밴드 신호로 변환하는 변환 수단;
    상기 변환 수단에 의해 변환된 신호를 이득 가변 방식(gain variable fashion)으로 증폭하기 위한 제2 증폭 수단;
    상기 제2 증폭 수단의 출력 레벨을 검출함으로써 수신 채널의 신호 레벨을 검출하는 레벨 검출 수단(level detecting means);
    상기 레벨 검출 수단에서 검출된 출력에 기초하여 상기 제2 증폭 수단의 이득을 설정하는 이득 설정 수단(gain setting means);
    상기 제1 증폭 수단의 출력을 검출함으로써 상기 입력 신호 레벨을 검파하는 검파 수단(detector means); 및
    상기 검파 수단의 검파 출력에 기초하여 상기 제1 증폭 수단에서의 증폭 또는 감쇠를 선택하는 제어 수단
    을 포함하는 수신 장치.
  2. 제1항에 있어서, 상기 제어 수단의 제어에 기초한 상기 제1 증폭 수단에서의 증폭과 감쇠간의 절환(change-over)은 입력 신호의 수신 처리가 행해지지 않는 타이밍에서 행해지는 수신 장치.
  3. 제1항에 있어서, 상기 제어 수단은 상기 이득 설정 수단에 의해 설정된 상기 제2 증폭 수단의 이득 값으로부터 입력 신호를 판단하고, 그 판단 및 상기 검파 수단의 검파 출력에 기초하여 상기 제1 증폭 수단에서의 증폭 또는 감쇠를 선택하는 수신 장치.
  4. 제1항에 있어서, 상기 제1 증폭 수단에서의 증폭과 감쇠간의 절환은 상기 제1 증폭 수단으로의 전원을 제어함으로써 행해지는 수신 장치.
  5. 제1항에 있어서, 상기 제1 증폭 수단에서의 증폭과 감쇠간의 절환이 행해질 때, 상기 절환에 기인한 신호 레벨 변동(signal level fluctuating)은 상기 제2 증폭 수단의 이득 변화에 의해 보상되는 수신 장치.
  6. 제1항에 있어서, 상기 검파 수단이 그 검파에 의해 강 입력 신호(strong input signal)를 검출하고, 상기 제1 증폭 수단이 입력 신호를 감쇠시키는 경우, 상기 레벨 검출 수단이 상기 수신 채널의 신호 레벨이 소정 레벨 이하라고 검파한다면, 상기 제1 증폭 수단이 입력 신호를 증폭하고, 동시에 상기 제2 증폭 수단의 이득이 대응되게 감소하게 되는 수신 장치.
  7. 제1항에 있어서, 상기 검파 수단은 그 검파에 의해 강 입력 신호를 검출하고, 상기 제1 증폭 수단이 입력 신호를 감쇠시키는 경우, 상기 제2 증폭 수단의 증폭된 출력을 디코딩함으로써 얻어진 데이터의 에러율이 소정율보다 악화된다면, 상기 제1 증폭 수단이 입력 신호를 증폭하고, 동시에 상기 제2 증폭 수단의 이득이 대응되게 감소하게 되는 수신 장치.
  8. 제1항에 있어서, 상기 제1 증폭 수단에서의 입력 신호의 증폭과 감쇠간의 절환이 소정의 복수회 연속적으로 행해질 때, 상기 제어 수단은 일정 기간 동안 상기 제1 증폭 수단의 상태를 고정하는 수신 장치.
KR1019980046662A 1997-10-31 1998-10-31 수신장치 KR100567709B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-301326 1997-10-31
JP9301326A JPH11136154A (ja) 1997-10-31 1997-10-31 受信装置

Publications (2)

Publication Number Publication Date
KR19990037565A true KR19990037565A (ko) 1999-05-25
KR100567709B1 KR100567709B1 (ko) 2006-05-25

Family

ID=17895524

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980046662A KR100567709B1 (ko) 1997-10-31 1998-10-31 수신장치

Country Status (5)

Country Link
US (1) US6226504B1 (ko)
EP (1) EP0913934B1 (ko)
JP (1) JPH11136154A (ko)
KR (1) KR100567709B1 (ko)
DE (1) DE69828854T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100726958B1 (ko) * 2006-08-22 2007-06-14 인티그런트 테크놀로지즈(주) 수신기 및 그 증폭이득 제어장치

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI981515A (fi) 1998-07-01 2000-01-02 Nokia Multimedia Network Terminals Oy Menetelmä ja laite digitaalivastaanottimen signaalitason säätämiseksi
FI106660B (fi) * 1998-11-06 2001-03-15 Nokia Mobile Phones Ltd Menetelmä ja järjestely radiovastaanottimen linearisoimiseksi
JP2000269759A (ja) * 1999-03-18 2000-09-29 Matsushita Electric Ind Co Ltd 自動利得制御回路およびその回路を備えた受信装置、受信装置における自動利得制御方法、並びに、記録媒体
US6388526B1 (en) * 2000-07-06 2002-05-14 Lucent Technologies Inc. Methods and apparatus for high performance reception of radio frequency communication signals
DE10043744C1 (de) * 2000-09-05 2002-07-11 Infineon Technologies Ag Empfangsschaltung für Mobilfunkempfänger mit automatischer Verstärkungssteuerung
US6628932B1 (en) * 2000-09-29 2003-09-30 Northrop Grumman Corporation Radio receiver automatic gain control techniques
GB0028300D0 (en) * 2000-11-21 2001-01-03 Pace Micro Tech Plc Adaptive nature a AGC thresholds and gains to maximise received signal quality
US7397867B2 (en) * 2000-12-14 2008-07-08 Pulse-Link, Inc. Mapping radio-frequency spectrum in a communication system
FR2821228B1 (fr) * 2001-02-16 2003-04-11 Thomson Multimedia Sa Dispositif de reception a controle de gain automatique
US6831957B2 (en) 2001-03-14 2004-12-14 Texas Instruments Incorporated System and method of dual mode automatic gain control for a digital radio receiver
EP1284542A1 (en) * 2001-08-12 2003-02-19 Semiconductor Ideas to The Market BV Stereodecoder
JP3770231B2 (ja) * 2002-04-16 2006-04-26 松下電器産業株式会社 高周波信号受信装置
US7072424B2 (en) * 2002-04-23 2006-07-04 Kyocera Wireless Corp. Adaptive direct conversion receiver
US7218905B1 (en) * 2002-06-14 2007-05-15 Skyworks Solutions, Inc. Gain compensation
EP1614233A4 (en) * 2003-04-15 2007-06-27 Rf Monolithics SYSTEM, METHOD, AND CIRCUIT FOR DYNAMIC RANGE ENHANCEMENT IN A COMMUNICATION SYSTEM
US7212798B1 (en) * 2003-07-17 2007-05-01 Cisco Technology, Inc. Adaptive AGC in a wireless network receiver
JP2005094502A (ja) * 2003-09-18 2005-04-07 Matsushita Electric Ind Co Ltd 受信回路
JP4246622B2 (ja) * 2003-12-26 2009-04-02 古野電気株式会社 マイクロ波周波数変換器
JP4282524B2 (ja) * 2004-03-30 2009-06-24 三洋電機株式会社 Ａｍ受信回路
DE102004035609A1 (de) * 2004-07-22 2006-02-16 Infineon Technologies Ag Mobilfunkempfänger mit hybrider Einstellung der Verstärkung und entsprechendes Verfahren zur Einstellung der Verstärkung in einem Mobilfunkempfänger
US7599670B2 (en) * 2005-07-21 2009-10-06 Microsoft Corporation Dynamic bias for receiver controlled by radio link quality
JP2007336463A (ja) * 2006-06-19 2007-12-27 Sony Corp 情報処理装置、方法、およびプログラム
US7890075B2 (en) * 2006-12-29 2011-02-15 Silicon Laboratories, Inc. Mechanism for controlling amplifier gain in a radio receiver
EP2073383B1 (en) * 2007-12-19 2011-08-10 Sequans Communications Amplifier arrangement
JP5245459B2 (ja) * 2008-03-04 2013-07-24 富士通株式会社 無線端末装置及び送信電力制御方法
US7920026B2 (en) * 2008-04-07 2011-04-05 National Semiconductor Corporation Amplifier output stage with extended operating range and reduced quiescent current
TWI392227B (zh) * 2009-07-22 2013-04-01 Sunplus Technology Co Ltd 具有遲滯切換的自動增益控制系統
US8938036B2 (en) * 2012-01-30 2015-01-20 Dsp Group Ltd. Fast automatic gain control
CN104272686B (zh) 2012-05-07 2017-09-05 中兴通讯(美国)公司 微波数字无线电应用中的双接收机信号电平和干扰检测接收机结构
JP6225041B2 (ja) * 2014-02-05 2017-11-01 パナソニック株式会社 受信装置
JP6180953B2 (ja) * 2014-02-05 2017-08-16 パナソニック株式会社 受信装置
US10873486B1 (en) 2020-01-23 2020-12-22 Goodix Technology Inc. Receiver circuits with blocker attenuating RF filter
US11804811B2 (en) * 2021-04-29 2023-10-31 Silicon Laboratories Inc. Apparatus for determining when an automatic gain control circuit has settled

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5345250B2 (ko) * 1974-10-02 1978-12-05
US5940143A (en) 1995-10-06 1999-08-17 Hitachi, Ltd. High-definition television signal receiving apparatus and gain control circuit thereof
JPH09163265A (ja) * 1995-10-06 1997-06-20 Hitachi Ltd テレビジョン信号受信装置及びその自動利得制御回路
JP2996170B2 (ja) 1996-03-21 1999-12-27 日本電気株式会社 利得制御回路
US5930693A (en) * 1997-02-03 1999-07-27 Ford Motor Company Radio receiver with underpass detector

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100726958B1 (ko) * 2006-08-22 2007-06-14 인티그런트 테크놀로지즈(주) 수신기 및 그 증폭이득 제어장치

Also Published As

Publication number Publication date
KR100567709B1 (ko) 2006-05-25
US6226504B1 (en) 2001-05-01
JPH11136154A (ja) 1999-05-21
DE69828854D1 (de) 2005-03-10
EP0913934A2 (en) 1999-05-06
DE69828854T2 (de) 2005-06-30
EP0913934A3 (en) 2000-11-29
EP0913934B1 (en) 2005-02-02

Similar Documents

Publication Publication Date Title
KR100567709B1 (ko) 수신장치
US9001942B2 (en) Automatic gain control with out of band blocking signal compensation
US6498926B1 (en) Programmable linear receiver having a variable IIP3 point
US6668164B2 (en) Method and apparatus for reducing intermodulation distortion in a low current drain automatic gain control system
CN103703683A (zh) 接收装置以及增益控制方法
US20050159148A1 (en) Radio communication system and radio-frequency integrated circuit
JPH07336283A (ja) 線形受信機
US6775336B1 (en) Receiver and gain control method of the same
US7756499B2 (en) Receiver and amplification-gain controlling device thereof
US5204977A (en) Apparatus and method of automatic gain control in a receiver
KR100956667B1 (ko) 트랜스시버 디바이스에 대한 디지털 자동 이득 제어
JP5567404B2 (ja) アナログ及びデジタル利得制御を備える受信機及び方法
JP4350689B2 (ja) チューナ回路およびデジタル放送受信機
WO2006109296A2 (en) A method for tuning an rf base-band circuit of a receiver
US7920840B2 (en) Wireless receiver apparatus provided with gain control amplifier
US20050260964A1 (en) Amplifier assembly, receiver comprising said assembly and method for operating a programmable amplifier
US8041322B2 (en) RF receiver device
US7155186B2 (en) AM receiver with controllable RF input circuit
JP2004080455A (ja) 受信回路およびこれを用いた無線通信装置
JP4218436B2 (ja) Ｄｃオフセット調整回路、チューナユニット、および受信装置
JP2009177568A (ja) 受信装置とこれを用いた電子機器
JP2008544716A (ja) Ｒｆ通信機器のための増分利得調整を伴う信号レベル調整器
JP4593344B2 (ja) 周波数ホッピング通信における受信方法及び受信装置
JP2000124826A (ja) 無線受信装置
JPH07326980A (ja) 移動通信用受信機

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120319

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee