JPH0729820A - 半導体保護ダイオード - Google Patents
半導体保護ダイオードInfo
- Publication number
- JPH0729820A JPH0729820A JP15510893A JP15510893A JPH0729820A JP H0729820 A JPH0729820 A JP H0729820A JP 15510893 A JP15510893 A JP 15510893A JP 15510893 A JP15510893 A JP 15510893A JP H0729820 A JPH0729820 A JP H0729820A
- Authority
- JP
- Japan
- Prior art keywords
- region
- cathode region
- cathode
- integrated circuit
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】保護されるバイポーラ集積回路を構成するバイ
ポーラトランジスタの耐圧よりも低くその耐圧を調整可
能な半導体保護ダイオードを提供すること。 【構成】第一導電型の半導体基板に形成される第二導電
型のカソード領域、コレクタ領域内に島状に形成される
第一導電型のアノード領域、カソード領域よりも高濃度
の第二導電型で、アノード領域をリング状に所定の間隔
で取り囲んでカソード領域内に形成される高濃度領域、
を有し、アノード領域とカソード領域が逆バイアスされ
てカソード領域内に広がる空乏層を高濃度領域までに限
定させると共に、間隔を調整することによりアノード領
域とカソード領域の接合の降伏電圧の値を調整すること
を特徴とする。
ポーラトランジスタの耐圧よりも低くその耐圧を調整可
能な半導体保護ダイオードを提供すること。 【構成】第一導電型の半導体基板に形成される第二導電
型のカソード領域、コレクタ領域内に島状に形成される
第一導電型のアノード領域、カソード領域よりも高濃度
の第二導電型で、アノード領域をリング状に所定の間隔
で取り囲んでカソード領域内に形成される高濃度領域、
を有し、アノード領域とカソード領域が逆バイアスされ
てカソード領域内に広がる空乏層を高濃度領域までに限
定させると共に、間隔を調整することによりアノード領
域とカソード領域の接合の降伏電圧の値を調整すること
を特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路を静電
気などのサージ電圧から保護する半導体保護ダイオード
に関するものである。
気などのサージ電圧から保護する半導体保護ダイオード
に関するものである。
【０００２】
【従来の技術】サージ電圧による半導体集積回路の破壊
は、ＭＯＳ集積回路において顕著であるが、バイポーラ
集積回路においても、スイッチング電源用の集積回路な
どは高いサージ電圧を受ける可能性があり、その保護の
為に、同一半導体基板上にバイポーラトランジスタと共
に形成される図２に示すような保護ダイオードが用いら
れていた。
は、ＭＯＳ集積回路において顕著であるが、バイポーラ
集積回路においても、スイッチング電源用の集積回路な
どは高いサージ電圧を受ける可能性があり、その保護の
為に、同一半導体基板上にバイポーラトランジスタと共
に形成される図２に示すような保護ダイオードが用いら
れていた。
【０００３】図２は、従来の半導体保護ダイオードの縦
断面図である。図２において、半導体保護ダイオード
は、保護される半導体集積回路を構成するバイポーラト
ランジスタのベースとコレクタと共に形成されるカソー
ド領域２２とアノード領域２３を有し、それらのＰＮ接
合を用いた構成となっている。
断面図である。図２において、半導体保護ダイオード
は、保護される半導体集積回路を構成するバイポーラト
ランジスタのベースとコレクタと共に形成されるカソー
ド領域２２とアノード領域２３を有し、それらのＰＮ接
合を用いた構成となっている。
【０００４】カソード領域２２は、例えばＰ型の半導体
基板１０上に積層されたＮ型のエピタキシャル層２０に
Ｐ+型のアイソレーション領域２１がリング状に拡散さ
れてその内部に島状のＮ型領域として形成され、アノー
ド領域２３はカソード領域２２の内部にＰ型の不純物が
島状に拡散されて形成されている。
基板１０上に積層されたＮ型のエピタキシャル層２０に
Ｐ+型のアイソレーション領域２１がリング状に拡散さ
れてその内部に島状のＮ型領域として形成され、アノー
ド領域２３はカソード領域２２の内部にＰ型の不純物が
島状に拡散されて形成されている。
【０００５】そして、バイポーラ集積回路の保護される
端子である保護端子３０をカソード領域２２に接続し、
カソード領域２２とアノード領域２３とのＰＮ接合が逆
バイアスの状態とするバイアス電圧が印加されるバイア
ス端子３１をアノード領域２３に接続する。
端子である保護端子３０をカソード領域２２に接続し、
カソード領域２２とアノード領域２３とのＰＮ接合が逆
バイアスの状態とするバイアス電圧が印加されるバイア
ス端子３１をアノード領域２３に接続する。
【０００６】そして、例えばバイアス端子３１が接地さ
れ、バイポーラ集積回路の保護端子３０、即ち半導体保
護ダイオードのカソード領域２２にプラスのサージ電圧
が印加されたような場合、保護端子３０に接続されたバ
イポーラ集積回路を構成するバイポーラトランジスタよ
りも半導体保護ダイオードを先に降伏させ、バイポーラ
集積回路側にはサージ電圧が印加されないようにしてバ
イポーラ集積回路を保護しようとするものである。
れ、バイポーラ集積回路の保護端子３０、即ち半導体保
護ダイオードのカソード領域２２にプラスのサージ電圧
が印加されたような場合、保護端子３０に接続されたバ
イポーラ集積回路を構成するバイポーラトランジスタよ
りも半導体保護ダイオードを先に降伏させ、バイポーラ
集積回路側にはサージ電圧が印加されないようにしてバ
イポーラ集積回路を保護しようとするものである。
【発明が解決しようとする課題】しかし、図３に示すよ
うに、バイアス端子３１が接地され、保護端子３０がバ
イポーラ集積回路を構成するバイポーラトランジスタＱ
のエミッタに接続され、保護端子３０にプラスのサージ
電圧が印加された場合、バイポーラトランジスタＱのベ
ースエミッタ接合の耐圧ＢＶEBは、エミッタの不純物濃
度が高いことから半導体保護ダイオードのアノードカソ
ード接合の耐圧ＢＶPNよりも小さい為、半導体保護ダイ
オードＤよりも先にバイポーラトランジスタＱのベース
エミッタ接合が降伏してしまう、即ちバイポーラ集積回
路を保護することができないという問題点があった。
うに、バイアス端子３１が接地され、保護端子３０がバ
イポーラ集積回路を構成するバイポーラトランジスタＱ
のエミッタに接続され、保護端子３０にプラスのサージ
電圧が印加された場合、バイポーラトランジスタＱのベ
ースエミッタ接合の耐圧ＢＶEBは、エミッタの不純物濃
度が高いことから半導体保護ダイオードのアノードカソ
ード接合の耐圧ＢＶPNよりも小さい為、半導体保護ダイ
オードＤよりも先にバイポーラトランジスタＱのベース
エミッタ接合が降伏してしまう、即ちバイポーラ集積回
路を保護することができないという問題点があった。
【０００７】本発明は、従来の有するこのような問題点
に鑑みてなされたものであり、その目的とするところ
は、保護されるバイポーラ集積回路を構成するバイポー
ラトランジスタの耐圧よりも低くその耐圧を調整可能な
半導体保護ダイオードを提供することである。
に鑑みてなされたものであり、その目的とするところ
は、保護されるバイポーラ集積回路を構成するバイポー
ラトランジスタの耐圧よりも低くその耐圧を調整可能な
半導体保護ダイオードを提供することである。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、第一導電型の半導体基板の主表面に島状
に形成される前記第一導電型と反対極性の第二導電型の
カソード領域と、前記カソード領域内に島状に形成され
る前記第一導電型のアノード領域と、前記カソード領域
よりも高濃度の前記第二導電型で、前記アノード領域を
リング状に所定の間隔で取り囲んで前記カソード領域内
に形成される高濃度領域と、を有し、前記アノード領域
と前記カソード領域が逆バイアスされて前記カソード領
域内に広がる空乏層を前記高濃度領域までに限定させる
と共に、前記間隔を調整することにより前記アノード領
域と前記カソード領域の接合の降伏電圧の値を調整可能
にしたことを特徴とする半導体保護ダイオードである。
に、本発明は、第一導電型の半導体基板の主表面に島状
に形成される前記第一導電型と反対極性の第二導電型の
カソード領域と、前記カソード領域内に島状に形成され
る前記第一導電型のアノード領域と、前記カソード領域
よりも高濃度の前記第二導電型で、前記アノード領域を
リング状に所定の間隔で取り囲んで前記カソード領域内
に形成される高濃度領域と、を有し、前記アノード領域
と前記カソード領域が逆バイアスされて前記カソード領
域内に広がる空乏層を前記高濃度領域までに限定させる
と共に、前記間隔を調整することにより前記アノード領
域と前記カソード領域の接合の降伏電圧の値を調整可能
にしたことを特徴とする半導体保護ダイオードである。
【０００９】
【作用】このような本発明では、高濃度領域はカソード
領域とアノード領域が逆バイアスされた場合にカソード
領域内の空乏層の延びを高濃度領域までに限定させて表
面での電界を大きくさせ、カソード領域とアノード領域
の接合の降伏電圧を低下させると共に、アノード領域と
高濃度領域との間隔が調整されることにより半導体保護
ダイオードの降伏電圧の値が調整される。
領域とアノード領域が逆バイアスされた場合にカソード
領域内の空乏層の延びを高濃度領域までに限定させて表
面での電界を大きくさせ、カソード領域とアノード領域
の接合の降伏電圧を低下させると共に、アノード領域と
高濃度領域との間隔が調整されることにより半導体保護
ダイオードの降伏電圧の値が調整される。
【００１０】
【実施例】次に、本発明の実施例について図面を用いて
説明する。尚、以下の図面において、図２と重複する部
分は同一番号を付してその説明は適宜に省略する。
説明する。尚、以下の図面において、図２と重複する部
分は同一番号を付してその説明は適宜に省略する。
【００１１】図１は本発明の具体的な実施例を示す縦断
面図である。図１において、半導体保護ダイオードは、
図２に示した半導体保護ダイオードのカソード領域２２
に、Ｎ+型の高濃度領域２４が形成されて構成されてい
る。
面図である。図１において、半導体保護ダイオードは、
図２に示した半導体保護ダイオードのカソード領域２２
に、Ｎ+型の高濃度領域２４が形成されて構成されてい
る。
【００１２】高濃度領域２４は、バイポーラトランジス
タのエミッタ拡散時にＮ型の不純物として例えばリンが
カソード領域２２よりも不純物濃度が高く拡散され、ア
ノード領域２３をリング状に取り囲んで形成され、それ
らの間には間隔ｔが形成されている。
タのエミッタ拡散時にＮ型の不純物として例えばリンが
カソード領域２２よりも不純物濃度が高く拡散され、ア
ノード領域２３をリング状に取り囲んで形成され、それ
らの間には間隔ｔが形成されている。
【００１３】そして、図２に示した半導体保護ダイオー
ドと同様に、カソード領域２２をバイポーラ集積回路の
保護される端子である保護端子３０に接続し、アノード
領域２３をカソード領域２２とアノード領域２３とのＰ
Ｎ接合が逆バイアスの状態となるようなバイアス電圧が
印加されるバイアス端子３１に接続する。
ドと同様に、カソード領域２２をバイポーラ集積回路の
保護される端子である保護端子３０に接続し、アノード
領域２３をカソード領域２２とアノード領域２３とのＰ
Ｎ接合が逆バイアスの状態となるようなバイアス電圧が
印加されるバイアス端子３１に接続する。
【００１４】そして、例えばバイアス端子３１が接地さ
れ、バイポーラ集積回路の保護端子３０、即ち半導体保
護ダイオードのカソード領域２２にプラスのサージ電圧
が印加された場合、カソード領域２２に空乏層２５が広
がることとなる。
れ、バイポーラ集積回路の保護端子３０、即ち半導体保
護ダイオードのカソード領域２２にプラスのサージ電圧
が印加された場合、カソード領域２２に空乏層２５が広
がることとなる。
【００１５】そして、この空乏層２５は、カソード領域
２２の表面に存在するリング状の高濃度領域２４までし
か広がることができず、その表面部分のＰＮ接合にかか
る電界は内部のそれよりも大きくなり、半導体保護ダイ
オードは、図２に示した半導体保護ダイオードよりも低
い電圧で降伏することとなる。
２２の表面に存在するリング状の高濃度領域２４までし
か広がることができず、その表面部分のＰＮ接合にかか
る電界は内部のそれよりも大きくなり、半導体保護ダイ
オードは、図２に示した半導体保護ダイオードよりも低
い電圧で降伏することとなる。
【００１６】従って、図３に示したように、バイポーラ
集積回路の保護端子３０がバイポーラトランジスタＱの
エミッタに接続されている場合でも、半導体保護ダイオ
ードＤの降伏電圧ＢＶPNを、間隔ｔの大きさを調整する
ことによってバイポーラトランジスタＱのベースエミッ
タ接合の耐圧ＢＶEBよりも小さくなるように調整するこ
とができるので、バイポーラ集積回路を保護することが
できる。
集積回路の保護端子３０がバイポーラトランジスタＱの
エミッタに接続されている場合でも、半導体保護ダイオ
ードＤの降伏電圧ＢＶPNを、間隔ｔの大きさを調整する
ことによってバイポーラトランジスタＱのベースエミッ
タ接合の耐圧ＢＶEBよりも小さくなるように調整するこ
とができるので、バイポーラ集積回路を保護することが
できる。
【００１７】また、本発明においては、半導体保護ダイ
オードのＰ型，Ｎ型の極性をすべて入れ替えても同様の
半導体保護ダイオードを実現させることができる。
オードのＰ型，Ｎ型の極性をすべて入れ替えても同様の
半導体保護ダイオードを実現させることができる。
【００１８】
【発明の効果】本発明は、以上説明したように、カソー
ド領域よりも高濃度の第二導電型で、アノード領域をリ
ング状に取り囲む高濃度領域をカソード領域中に形成
し、この高濃度領域とアノード領域との間隔を調整でき
るように構成されているので、保護されるバイポーラ集
積回路を構成するバイポーラトランジスタの耐圧よりも
低くその耐圧を調整可能な半導体保護ダイオードを提供
することができる。
ド領域よりも高濃度の第二導電型で、アノード領域をリ
ング状に取り囲む高濃度領域をカソード領域中に形成
し、この高濃度領域とアノード領域との間隔を調整でき
るように構成されているので、保護されるバイポーラ集
積回路を構成するバイポーラトランジスタの耐圧よりも
低くその耐圧を調整可能な半導体保護ダイオードを提供
することができる。
【図１】本発明の具体的な実施例を示す縦断面図であ
る。
る。
【図２】従来の半導体保護ダイオードの縦断面図であ
る。
る。
【図３】従来の半導体保護ダイオードを使用する場合の
一例を示す回路図である。
一例を示す回路図である。
１０ 半導体基板 ２２ カソード領域 ２３ アノード領域 ２４ 高濃度領域 ２５ 空乏層 ｔ 間隔
Claims (1)
- 【請求項１】第一導電型の半導体基板の主表面に島状に
形成される前記第一導電型と反対極性の第二導電型のカ
ソード領域と、 前記カソード領域内に島状に形成される前記第一導電型
のアノード領域と、 前記カソード領域よりも高濃度の前記第二導電型で、前
記アノード領域をリング状に所定の間隔で取り囲んで前
記カソード領域内に形成される高濃度領域と、 を有し、 前記アノード領域と前記カソード領域が逆バイアスされ
て前記カソード領域内に広がる空乏層を前記高濃度領域
までに限定させると共に、前記間隔を調整することによ
り前記アノード領域と前記カソード領域の接合の降伏電
圧の値を調整可能にしたことを特徴とする半導体保護ダ
イオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15510893A JPH0729820A (ja) | 1993-06-25 | 1993-06-25 | 半導体保護ダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15510893A JPH0729820A (ja) | 1993-06-25 | 1993-06-25 | 半導体保護ダイオード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0729820A true JPH0729820A (ja) | 1995-01-31 |
Family
ID=15598784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15510893A Pending JPH0729820A (ja) | 1993-06-25 | 1993-06-25 | 半導体保護ダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0729820A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999021229A1 (de) * | 1997-10-21 | 1999-04-29 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Esd-schutzvorrichtung für integrierte schaltungen |
| US8411974B2 (en) | 2008-12-16 | 2013-04-02 | Sony Corporation | Image processing apparatus, method, and program for detecting still-zone area |
-
1993
- 1993-06-25 JP JP15510893A patent/JPH0729820A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999021229A1 (de) * | 1997-10-21 | 1999-04-29 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Esd-schutzvorrichtung für integrierte schaltungen |
| US6713816B1 (en) | 1997-10-21 | 2004-03-30 | Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. | Electrostatic discharge device for integrated circuits |
| US8411974B2 (en) | 2008-12-16 | 2013-04-02 | Sony Corporation | Image processing apparatus, method, and program for detecting still-zone area |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5602404A (en) | Low voltage triggering silicon controlled rectifier structures for ESD protection | |
| KR860000712B1 (ko) | 집적회로 보호장치 | |
| KR100200352B1 (ko) | 반도체 장치의 보호 소자 | |
| CN101506974A (zh) | 利用沟槽隔离形成的无闭锁垂直瞬态电压抑制二极管阵列结构 | |
| US5561313A (en) | Protective diode for transistor | |
| JPH0766433A (ja) | 半導体整流素子 | |
| JPH04211131A (ja) | 半導体装置の過大電圧保護方法 | |
| GB1427014A (en) | Semiconductor devices | |
| JPH0282533A (ja) | バイポーラ・トランジスタ | |
| JPH0795565B2 (ja) | 相補型ｍｉｓ集積回路の静電気保護装置 | |
| JPH0729820A (ja) | 半導体保護ダイオード | |
| US6248639B1 (en) | Electrostatic discharge protection circuit and transistor | |
| KR0169360B1 (ko) | 반도체 장치의 보호 소자 | |
| US11594530B2 (en) | Semiconductor device | |
| JPH027191B2 (ja) | ||
| JP2557984B2 (ja) | 半導体装置の入力保護回路 | |
| KR100245815B1 (ko) | 반도체 장치의 정전기 보호소자 | |
| JP2907693B2 (ja) | ソフトリカバリダイオード | |
| JP2576758B2 (ja) | 半導体素子 | |
| JPH0453169A (ja) | 半導体保護装置 | |
| JPS60123070A (ja) | 半導体装置 | |
| JPS60160665A (ja) | 半導体装置 | |
| JPS641284A (en) | Zener diode | |
| JPH05218456A (ja) | 定電圧ダイオード | |
| JPS5958872A (ja) | ツエナ−ダイオ−ド |