JPH07297714A - 信号抽出回路 - Google Patents
信号抽出回路Info
- Publication number
- JPH07297714A JPH07297714A JP8432694A JP8432694A JPH07297714A JP H07297714 A JPH07297714 A JP H07297714A JP 8432694 A JP8432694 A JP 8432694A JP 8432694 A JP8432694 A JP 8432694A JP H07297714 A JPH07297714 A JP H07297714A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- waveform
- signal
- output
- analog input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】Ａ／Ｄ変換器の入力部サンプリング・タイミン
グ回路を改良することにより高信頼性，高安定性，高精
度の信号抽出回路を提供すること。 【構成】本回路は、アナログ入力信号４０をＡ／Ｄ変換
し出力するＡ／Ｄ変換器３とアナログ入力信号４０の有
効部分をサンプリングするタイミングを発生させるサン
プリング・タイミング回路２８から構成される。また、
サンプリング・タイミング回路２８は２個のコンパレー
タ（１)，(２）６，２２，ワン・ショット出力回路８，
極性反転演算回路１７，遅延位相発生回路２０，ＡＮＤ
ゲート回路２４，サンプリングＳＷ回路２の組み合わせ
で構成されている。
グ回路を改良することにより高信頼性，高安定性，高精
度の信号抽出回路を提供すること。 【構成】本回路は、アナログ入力信号４０をＡ／Ｄ変換
し出力するＡ／Ｄ変換器３とアナログ入力信号４０の有
効部分をサンプリングするタイミングを発生させるサン
プリング・タイミング回路２８から構成される。また、
サンプリング・タイミング回路２８は２個のコンパレー
タ（１)，(２）６，２２，ワン・ショット出力回路８，
極性反転演算回路１７，遅延位相発生回路２０，ＡＮＤ
ゲート回路２４，サンプリングＳＷ回路２の組み合わせ
で構成されている。
Description
【０００１】
【産業上の利用分野】本発明は、高速でかつ、多数の測
定対象からのデータ処理を要求されるＡ／Ｄ変換器付cp
u 回路において、入力信号サンプリング・タイミング発
生回路によりアナログ入力信号の有効成分を抽出するア
ナログ・デジタル混在回路に関する。
定対象からのデータ処理を要求されるＡ／Ｄ変換器付cp
u 回路において、入力信号サンプリング・タイミング発
生回路によりアナログ入力信号の有効成分を抽出するア
ナログ・デジタル混在回路に関する。
【０００２】
【従来の技術】図２は従来の信号抽出回路例、及び、各
部の信号波形のタイムチャートを示す。従来例によれ
ば、アナログ入力信号４０はアナログ入力端子１からサ
ンプリングＳＷ回路２を介してＡ／Ｄ変換器３に入力さ
れ、かつ、アナログ／デジタル変換後Ａ／Ｄ変換器３の
出力端子４から出力される。なお、前記サンプリングＳ
Ｗ回路２はアナログ入力端子１と直接接続されたＮo.と
ゼロボルト入力５のＮＣに直接接続され（Ｎo.：ノーマ
ル・オープン，ＮＣ：ノーマル・クローズの意味）その
切替タイミングはコンパレータ（１）６にてアナログ入
力信号検出比較レベル７とアナログ入力信号４０レベル
の大小比較を行い、そのデジタル出力値２６を更にワン
・ショット出力回路８に入力し、ワン・ショット出力値
２７を発生させるサンプリング・タイミング発生回路９
にて実現している。
部の信号波形のタイムチャートを示す。従来例によれ
ば、アナログ入力信号４０はアナログ入力端子１からサ
ンプリングＳＷ回路２を介してＡ／Ｄ変換器３に入力さ
れ、かつ、アナログ／デジタル変換後Ａ／Ｄ変換器３の
出力端子４から出力される。なお、前記サンプリングＳ
Ｗ回路２はアナログ入力端子１と直接接続されたＮo.と
ゼロボルト入力５のＮＣに直接接続され（Ｎo.：ノーマ
ル・オープン，ＮＣ：ノーマル・クローズの意味）その
切替タイミングはコンパレータ（１）６にてアナログ入
力信号検出比較レベル７とアナログ入力信号４０レベル
の大小比較を行い、そのデジタル出力値２６を更にワン
・ショット出力回路８に入力し、ワン・ショット出力値
２７を発生させるサンプリング・タイミング発生回路９
にて実現している。
【０００３】従来例によれば、アナログ入力信号４０の
理想波形１０と実測波形１１を比較すると、正負極性を
有し上下に凸凹の非対象波形が正常信号であるが、実測
波形１１には更に左右両端に不必要な半円（ ）の１対
の正極性無効波形１２が表れている。これは信号伝送ラ
インに乗るコモンモードノイズ，クロスモードノイズ及
び伝送ラインが多段のＣＲローパス・フィルタの分布定
数等価回路となるゆえの影響によるもので、アナログ入
力信号４０の無効波形１２分を従来例の電子回路方式で
は除去できない。したがって、Ａ／Ｄ変換後の出力端子
４からの出力波形４１には真値波形１３の外に誤値波形
１４が３０〜５０％確立でランダムに入っている。これ
をcpu(図示していない）に取り込んだ場合、そのデータ
の信頼度が極めて悪くなる欠点を有している。また、cp
u に取り込んだ後、誤値を除去するための専用ソフトを
用いた場合、専用ソフト追加のためソフト全体処理の負
荷率が上昇し、サンプリングデータ処理を高速で実行で
きなくなるという欠点を有している。
理想波形１０と実測波形１１を比較すると、正負極性を
有し上下に凸凹の非対象波形が正常信号であるが、実測
波形１１には更に左右両端に不必要な半円（ ）の１対
の正極性無効波形１２が表れている。これは信号伝送ラ
インに乗るコモンモードノイズ，クロスモードノイズ及
び伝送ラインが多段のＣＲローパス・フィルタの分布定
数等価回路となるゆえの影響によるもので、アナログ入
力信号４０の無効波形１２分を従来例の電子回路方式で
は除去できない。したがって、Ａ／Ｄ変換後の出力端子
４からの出力波形４１には真値波形１３の外に誤値波形
１４が３０〜５０％確立でランダムに入っている。これ
をcpu(図示していない）に取り込んだ場合、そのデータ
の信頼度が極めて悪くなる欠点を有している。また、cp
u に取り込んだ後、誤値を除去するための専用ソフトを
用いた場合、専用ソフト追加のためソフト全体処理の負
荷率が上昇し、サンプリングデータ処理を高速で実行で
きなくなるという欠点を有している。
【０００４】
【発明が解決しようとする課題】本発明は、アナログ入
力信号４０の実測波形１１に重畳した無効波形１２によ
る誤値成分１５がＡ／Ｄ変換後真値成分１６と同様にサ
ンプリング出力として出力されるため高安定で、しかも
高精度高忠実度の信号抽出回路として提供できない問題
点がある。本発明の目的は上記した問題点を解決するこ
とにある。
力信号４０の実測波形１１に重畳した無効波形１２によ
る誤値成分１５がＡ／Ｄ変換後真値成分１６と同様にサ
ンプリング出力として出力されるため高安定で、しかも
高精度高忠実度の信号抽出回路として提供できない問題
点がある。本発明の目的は上記した問題点を解決するこ
とにある。
【０００５】
【課題を解決するための手段】本発明は、従来例のサン
プリング・タイミング発生回路９のワン・ショット出力
回路８のワン・ショット出力値２７にサンプリング判断
強化法の１つとして、アナログ入力信号４０の極性を反
転する極性反転演算回路１７，前記演算回路１７の反転
アナログ信号出力値１８に遅延位相を発生させる遅延位
相発生回路２０，位相遅延出力値２１とアナログ入力信
号４０の値とのレベル大小値を比較判定しデジタル出力
するコンパレータ（２）２２，Ａ／Ｄ変換器３の入力に
アナログ入力信号４０の無効分が印加されることを防止
するために、前記コンパレータ（２）出力値２３とワン
・ショット出力回路８の出力値２７をＡＮＤゲート回路
２４の入力条件とし、サンプリングＳＷ回路２の切替判
定を行い、サンプリング精度を上げた回路構成とした。
プリング・タイミング発生回路９のワン・ショット出力
回路８のワン・ショット出力値２７にサンプリング判断
強化法の１つとして、アナログ入力信号４０の極性を反
転する極性反転演算回路１７，前記演算回路１７の反転
アナログ信号出力値１８に遅延位相を発生させる遅延位
相発生回路２０，位相遅延出力値２１とアナログ入力信
号４０の値とのレベル大小値を比較判定しデジタル出力
するコンパレータ（２）２２，Ａ／Ｄ変換器３の入力に
アナログ入力信号４０の無効分が印加されることを防止
するために、前記コンパレータ（２）出力値２３とワン
・ショット出力回路８の出力値２７をＡＮＤゲート回路
２４の入力条件とし、サンプリングＳＷ回路２の切替判
定を行い、サンプリング精度を上げた回路構成とした。
【０００６】
【作用】本発明の如く、極性反転演算回路１７，遅延位
相発生回路２０，コンパレータ（２）２２，ＡＮＤゲー
ト回路２４をサンプリング・タイミング回路２８に追加
した構成としたことにより、誤値成分１５（図２参照）
に対してサンプリングＳＷ回路２は不動作状態となり、
“ゼロ”ボルト入力状態を保持する。
相発生回路２０，コンパレータ（２）２２，ＡＮＤゲー
ト回路２４をサンプリング・タイミング回路２８に追加
した構成としたことにより、誤値成分１５（図２参照）
に対してサンプリングＳＷ回路２は不動作状態となり、
“ゼロ”ボルト入力状態を保持する。
【０００７】したがって、図１の本発明のＡＮＤゲート
出力値波形２９，Ａ／Ｄ変換後の出力波形４２の真値成
分１６と図２の従来例のワンショット出力値２７，Ａ／
Ｄ変換後の出力波形４１の真値成分１６，誤値成分１５
と各々波形を比較すると、本発明の場合誤値成分１５の
発生は全くなく、真値成分１６は１周期内で２個と要求
仕様を満足し、忠実に精度良くアナログ信号を抽出して
いる。
出力値波形２９，Ａ／Ｄ変換後の出力波形４２の真値成
分１６と図２の従来例のワンショット出力値２７，Ａ／
Ｄ変換後の出力波形４１の真値成分１６，誤値成分１５
と各々波形を比較すると、本発明の場合誤値成分１５の
発生は全くなく、真値成分１６は１周期内で２個と要求
仕様を満足し、忠実に精度良くアナログ信号を抽出して
いる。
【０００８】
【実施例】本発明の一実施例を図１に示す。アナログ入
力信号４０はサンプリングＳＷ回路２を介してＡ／Ｄ変
換器３に入力されＡ／Ｄ変換後出力端子４からcpu 回路
（図示せず）にデジタル出力される。又、外部からのア
ナログ入力信号４０の有効成分のみをサンプリングする
タイミング作成のためにサンプリング・タイミング回路
２８が用意されている。前記したサンプリング・タイミ
ング回路２８としては、アナログ入力信号４０とアナロ
グ入力信号検出比較レベル７とを入力値とし電圧レベル
大小比較判定しデジタル出力をするコンパレータ（１）
６とコンパレータ（１）６の出力値２６を入力とし波形
整形後、遅延パルスをワン・ショット出力値２７として
出力するワン・ショット出力回路８，更にはサンプリン
グの精度向上を計る目的で設けたアナログ入力信号４０
を極性反転し、かつ、反転アナログ信号出力値１８とす
る抵抗器（Ｒ１，Ｒ２），アンプからなる極性反転演算
回路１７，前記反転アナログ信号出力値１８を入力とし
位相遅延出力値２１を出力する抵抗器（Ｒ３，Ｒ４，Ｒ
５），コンデンサー（Ｃ），アンプからなる遅延移相発
生回路２０，前記位相遅延出力値２１とアナログ入力信
号４０とを入力とし電圧レベルの大小を比較しコンパレ
ータ（２）出力値２３として出力するコンパレータ(２)
２２、および、前記コンパレータ(２)２２出力値２３と
ワン・ショット出力値２７のＡＮＤ論理条件によりサン
プリングＳＷ回路２のＳＷのＯＮ／ＯＦＦ切替駆動信号
とするＡＮＤゲート出力値波形２９を発生させるＡＮＤ
ゲート回路２４から構成される。
力信号４０はサンプリングＳＷ回路２を介してＡ／Ｄ変
換器３に入力されＡ／Ｄ変換後出力端子４からcpu 回路
（図示せず）にデジタル出力される。又、外部からのア
ナログ入力信号４０の有効成分のみをサンプリングする
タイミング作成のためにサンプリング・タイミング回路
２８が用意されている。前記したサンプリング・タイミ
ング回路２８としては、アナログ入力信号４０とアナロ
グ入力信号検出比較レベル７とを入力値とし電圧レベル
大小比較判定しデジタル出力をするコンパレータ（１）
６とコンパレータ（１）６の出力値２６を入力とし波形
整形後、遅延パルスをワン・ショット出力値２７として
出力するワン・ショット出力回路８，更にはサンプリン
グの精度向上を計る目的で設けたアナログ入力信号４０
を極性反転し、かつ、反転アナログ信号出力値１８とす
る抵抗器（Ｒ１，Ｒ２），アンプからなる極性反転演算
回路１７，前記反転アナログ信号出力値１８を入力とし
位相遅延出力値２１を出力する抵抗器（Ｒ３，Ｒ４，Ｒ
５），コンデンサー（Ｃ），アンプからなる遅延移相発
生回路２０，前記位相遅延出力値２１とアナログ入力信
号４０とを入力とし電圧レベルの大小を比較しコンパレ
ータ（２）出力値２３として出力するコンパレータ(２)
２２、および、前記コンパレータ(２)２２出力値２３と
ワン・ショット出力値２７のＡＮＤ論理条件によりサン
プリングＳＷ回路２のＳＷのＯＮ／ＯＦＦ切替駆動信号
とするＡＮＤゲート出力値波形２９を発生させるＡＮＤ
ゲート回路２４から構成される。
【０００９】本発明の回路動作は図１のタイミングチャ
ートに示す通りである。アナログ入力信号４０が入力さ
れるとチャートの左右に１個ずつ半円形の無効波形１２
と正負極性を有し凸凹形動作を１対とした２個の有効成
分波形の組み合わせからなる実測波形１１が観測され
る。有効成分の正側波形が成立する時、サンプリングＳ
Ｗ回路２のＳＷはＮＣ側からＮＯ側に切替りアナログ入
力信号４０をＡ／Ｄ変換器３に入力接続する。この時、
ＡＮＤゲート出力値波形２９が１個サンプル・タイミン
グ信号として出力される。又、Ａ／Ｄ変換器出力端子４
はＡＮＤゲート出力値波形２９のトリガ波形と同期し真
値成分１６のみを出力するので無効波形１２の誤差成分
１５（図２参照）は外部へ出力されることはない。
ートに示す通りである。アナログ入力信号４０が入力さ
れるとチャートの左右に１個ずつ半円形の無効波形１２
と正負極性を有し凸凹形動作を１対とした２個の有効成
分波形の組み合わせからなる実測波形１１が観測され
る。有効成分の正側波形が成立する時、サンプリングＳ
Ｗ回路２のＳＷはＮＣ側からＮＯ側に切替りアナログ入
力信号４０をＡ／Ｄ変換器３に入力接続する。この時、
ＡＮＤゲート出力値波形２９が１個サンプル・タイミン
グ信号として出力される。又、Ａ／Ｄ変換器出力端子４
はＡＮＤゲート出力値波形２９のトリガ波形と同期し真
値成分１６のみを出力するので無効波形１２の誤差成分
１５（図２参照）は外部へ出力されることはない。
【００１０】本発明の一実施例によれば、サンプリング
ＳＷ回路２のＮＯ／ＮＣ切替精度を２倍強化したことに
より、Ａ／Ｄ変換後の出力波形４２としては誤差成分１
５（図２参照）を全く出力することがなくなり信号抽出
回路としてＡ／Ｄ変換精度，忠実度，安定度において高
性能なるものを提供できる効果がある。
ＳＷ回路２のＮＯ／ＮＣ切替精度を２倍強化したことに
より、Ａ／Ｄ変換後の出力波形４２としては誤差成分１
５（図２参照）を全く出力することがなくなり信号抽出
回路としてＡ／Ｄ変換精度，忠実度，安定度において高
性能なるものを提供できる効果がある。
【００１１】
【発明の効果】本発明によれば、ＣＣＤビデオ信号の抽
出，流体中の固形成分検出，プランクトン，魚類等の員
数，長さ，断面積，体積を非接触法により精度良く計測
する検出器の信号抽出用Ａ／Ｄ変換器として使用できる
ので計測分野で広範囲に応用できる効果がある。
出，流体中の固形成分検出，プランクトン，魚類等の員
数，長さ，断面積，体積を非接触法により精度良く計測
する検出器の信号抽出用Ａ／Ｄ変換器として使用できる
ので計測分野で広範囲に応用できる効果がある。
【００１２】又、本発明の回路は小規模なアナログ／デ
ジタル混在回路で実現できるので小形，低価格，高信頼
性，汎用化が考えられ集積回路（ＩＣ）化した場合広範
囲のユーザに提供でき、その社会的貢献度は大となる効
果がある。
ジタル混在回路で実現できるので小形，低価格，高信頼
性，汎用化が考えられ集積回路（ＩＣ）化した場合広範
囲のユーザに提供でき、その社会的貢献度は大となる効
果がある。
【図１】本発明の一実施例のタイミングチャートと信号
抽出回路のブロック図である。
抽出回路のブロック図である。
【図２】従来例のタイミング・チャートと信号抽出回路
のブロック図である。
のブロック図である。
１７…極性反転演算回路、１８…反転アナログ信号出力
値、２０…遅延位相発生回路、２１…位相遅延出力値、
２３…コンパレータ（２）出力値、２６…コンパレータ
（１）６の出値、２７…ワン・ショット出力値、２９…
ＡＮＤゲート出力値波形。
値、２０…遅延位相発生回路、２１…位相遅延出力値、
２３…コンパレータ（２）出力値、２６…コンパレータ
（１）６の出値、２７…ワン・ショット出力値、２９…
ＡＮＤゲート出力値波形。
Claims (1)
- 【請求項１】アナログ入力信号をデジタル信号に変換
し、かつ、出力するＡ／Ｄ変換器、該アナログ入力信号
発生有無を検出し、かつ、該Ａ／Ｄ変換器に有効アナロ
グ信号をサンプリング入力し実行するコンパレータ，ワ
ン・ショット出力回路，サンプリングＳＷ回路からなる
タイミング発生回路で構成される信号抽出回路におい
て、アナログ入力信号反転回路，信号遅延移相発生回
路、かつ、該遅延移相発生回路出力値と該アナログ入力
信号を電圧レベルで比較し出力するコンパレータ、およ
び該コンパレータ出力と該ワン・ショット出力値で論理
ＡＮＤを取り出力するゲート回路を該タイミング発生回
路に設けたことを特徴とする信号抽出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8432694A JPH07297714A (ja) | 1994-04-22 | 1994-04-22 | 信号抽出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8432694A JPH07297714A (ja) | 1994-04-22 | 1994-04-22 | 信号抽出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07297714A true JPH07297714A (ja) | 1995-11-10 |
Family
ID=13827400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8432694A Pending JPH07297714A (ja) | 1994-04-22 | 1994-04-22 | 信号抽出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07297714A (ja) |
-
1994
- 1994-04-22 JP JP8432694A patent/JPH07297714A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH032990A (ja) | バーコードリーダーのアナログ信号処理方式 | |
| JPH0783292B2 (ja) | スペクトラム拡散通信機 | |
| JPH07297714A (ja) | 信号抽出回路 | |
| US7782241B2 (en) | Signal processing method and device, and analog/digital converting device | |
| JPH07210319A (ja) | 信号抽出回路 | |
| JP2572249B2 (ja) | レーザドップラ速度計 | |
| JP2553680B2 (ja) | デジタル信号処理回路 | |
| JP3099312B2 (ja) | 位相検出回路 | |
| US5831455A (en) | Polarity detector | |
| JP2692506B2 (ja) | 振幅ピーク値検出器 | |
| JP2658527B2 (ja) | 停電検出回路 | |
| JPH0210915A (ja) | パルス状信号の極性統一回路 | |
| JPH0121436Y2 (ja) | ||
| JPH06326566A (ja) | デジタル信号の受信装置 | |
| SU1521454A1 (ru) | Фотоплетизмограф | |
| JP2602720Y2 (ja) | 時間計測装置の入力回路 | |
| SU738130A1 (ru) | Детектор перехода через ноль | |
| JP2581254B2 (ja) | 逓倍器 | |
| JPS5948658A (ja) | エイリアシングエラ−検出回路 | |
| JPH0441530B2 (ja) | ||
| JPH01314451A (ja) | 位相ジッタ検知回路 | |
| KR19990021124A (ko) | 펄스 에지 검출 방법 및 이를 수행하는데 적합한 회로 | |
| JPS62233923A (ja) | デジタルピ−ク検出回路 | |
| JPH04174368A (ja) | 遅延時間差測定回路 | |
| JPH04107030A (ja) | 伝送信号エラー検出装置 |