JPH07297252A - 測長用モニター - Google Patents
測長用モニターInfo
- Publication number
- JPH07297252A JPH07297252A JP8850194A JP8850194A JPH07297252A JP H07297252 A JPH07297252 A JP H07297252A JP 8850194 A JP8850194 A JP 8850194A JP 8850194 A JP8850194 A JP 8850194A JP H07297252 A JPH07297252 A JP H07297252A
- Authority
- JP
- Japan
- Prior art keywords
- monitor
- pattern
- contact holes
- length
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Length Measuring Devices With Unspecified Measuring Means (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
ターの改善に関し、特にコンタクトホールのモニターの
改善に関する。 【構成】スクライブライン15上に形成され、実パター
ンに対応する複数のコントクトホールが行列状に配置さ
れた測長用モニターを用いることにより、半導体装置の
実際のパターンの状態を反映したモニターを得ることが
できる。
Description
の管理に係る測長用モニターの改善を目的とする。
ついて図面を参照しながら説明する。半導体装置の製造
においては、配線やコンタクトをはじめとする様々なパ
ターンが形成されるが、これらのパターンが実際どのよ
うに形成されているかを知る必要がある。それには実際
のLSI内で実際に形成されているパターンを測長する
のが自然でかつ確実な方法であるが、この方法による
と、個々のLSIごとに測長しなければならないので、
測長回数が膨大になるので、作業が非常に煩雑となる。
し線(スクライブライン)上に、LSIに実際に形成さ
れているパターンに模した模擬のパターンを形成して、
その寸法を測長することにより、作業の省力化を図る方
法が用いられている。この方法によれば、1枚のウエハ
に模擬のパターンを数個(5〜6個)設けて、それを測
長すればよいので、実際のパターンを測長する方法に比
して作業が非常に省力化できる。このような模擬のパタ
ーンを測長用モニターと称する。通常、この測長用モニ
ターの形状は、図5に示すように、単独のライン形状で
あった。
ンタクトホールの口径を調べる場合の測長用モニターに
ついて以下で説明する。この場合の測長用モニターは図
5に示すように、ウエハ1上に設けられたLSI形成領
域6の間に設けられたスクライブライン5の上に形成さ
れており、単独のラインの形状を有するコントクトホー
ルからなるコンタクトホール・モニター4である。
方法を、それを用いた測長方法とともに以下で説明す
る。まず、LSI形成領域6に形成するLSIの製造工
程において、LSI形成領域6およびスクライブライン
5上に絶縁膜2を形成する。次に、LSIにコンタクト
ホールを形成する際のエッチングマスクとなるレジスト
パターンを形成する工程で、同時にコンタクトホール・
モニター4を形成する領域に開口を有するレジストパタ
ーンである、レジストモニター3を上記の絶縁膜2上に
形成して(図6)、その口径を測長SEM(Scanning E
lectronMicroscope:走査型電子顕微鏡)によって測長
する。
マスクにして絶縁膜2をエッチングして、コンタクトホ
ールを形成する工程で、同時にレジストモニター3をマ
スクにして、絶縁膜2をドライエッチングし、コンタク
トホール・モニター4を形成する(図7)。その後、レ
ジストモニター3をプラズマ・アッシングと有機溶剤な
どを用いて除去し、コンタクトホール・モニター4の口
径を測長SEMによって測長する(図8)。なお、図8
は図5のA−A線断面図になっている。
径を測長することによりLSI内部のレジストパターン
の開口寸法が得られ、コンタクトホール・モニター4の
口径を測長することによりLSI内部のコンタクトホー
ルの口径が得られたのと同じことになり、さらに、レジ
ストパターンの寸法とそれに基づいて形成されるコンタ
クトホールの口径との間にその程度の差があるかなども
分かることになる。
セルなどの、実際のLSI内には多数のコンタクトホー
ルが形成されているが、上記従来の測長用モニターは、
単独ラインで形成されているため、リソグラフィー工程
において、光が隣接するパターンによって回折・干渉す
ることによってその露光状態が変化する近接効果や、ド
ライエッチング工程において、マスクとなるレジストパ
ターンから散乱する炭素原子[C]が隣接するパターン
のエッチング状態に影響を及ぼす、いわゆるマイクロ・
ローディング効果などのように、実際のパターンで、近
接することによって生じる相互作用をモニターに反映す
ることができないので、LSI内部の実際のパターンと
かなりの格差が生じ、実情に合わなくなる。
大し、サブミクロンレベルの製品ではすでに無視できな
いほどの格差となり、結局実際のパターンを測長しなけ
ればならないほどになっている。一方、実際のパターン
で測長すると、ウエハ上の各チップのパターンごとに測
長SEMを制御するためのプログラムを作成しなければ
ならず、そのプログラムファイルが膨大になる。また、
プログラムファイルが増すことによってその作成時間が
増大したり、作業が煩雑になるなどの問題が生じてい
た。
めに、図1〜図5に示すように、スクライブライン上に
形成され、実パターンに対応する複数のコンタクトホー
ルが行列状に配置された測長用モニターを用いることに
より、半導体装置の実際のパターンの状態を反映したモ
ニターを得ることを可能とした。
ターンの密状態に対応する行列状に配列された複数のコ
ンタクトホールと、該複数のコンタクトホールから離れ
た位置の前記スクライブラインに形成され、実パターン
の疎状態に対応する単一のコンタクトホールとからなる
測長用モニターを用いることにより、半導体装置の実際
のパターンの密状態と疎状態とを反映したモニターを得
ることを可能とした。
示すように、スクライブラインに配置された単独ライン
のモニターに代わって、複数のコンタクトホールが行列
状に配置された測長用モニターを用いているので、例え
ば多数の近接するコンタクトホールが配置されているメ
モリセルのように、実際のパターンに非常に近い条件を
疑似的に再現することができ、かかる実パターンにおい
て、隣接するパターンの相互作用によって生じるリソグ
ラフィー工程の近接効果やエッチング工程のマイクロ・
ローディング効果が反映されたモニターを得ることが可
能になる。
ら離れた位置に実パターンの疎状態に対応する単一のコ
ンタクトホールを設けているので、例えばコンタクトホ
ールがまばらに配置されているメモリセル領域の周辺回
路やASICなどのパターンを疑似的に再現することが
でき、上記の近接効果等が少ないパターンに対応したモ
ニターを得ることができ、このモニタ−の測長結果と上
記複数のコンタクトホールが行列状に配置された測長用
モニターの測長結果とを比較することにより、近接効果
等によってどの程度コンタクトホールの口径が変化する
かについても知ることができる。
れば微細化が進んでも、LSIの実際のパターンとの差
が非常に小さいモニターを得ることができるので、その
測長結果の信頼性が向上し、実際のパターンを直接測定
しなくても済む。よって、実際のパターンを直接測定し
ていた場合に比して、ウエハ上の各チップのパターンご
とに測長SEMを制御するプログラムを作成しなくても
済むので、プログラムサイズの大幅な減少が図れ、プロ
グラムサイズの増大によって生じていたプログラムファ
イルの作成時間の増大や、それに伴って生じる測長作業
の煩雑化などを抑止することが可能になる。
を図面を参照しながら説明する。本実施例で説明する測
長用モニターは、図1に示すようにウエハ11上に設け
られたLSI形成領域16の間に設けられたスクライブ
ライン15の上に形成されており、例えば、5行×5列
に配列された最小口径の25個のコンタクトホ−ルと、
該25個のコンタクトホ−ルから5μm〜150μm離
れた位置に配置された単一の、最小口径のコンタクトホ
−ルとからなるコンタクトホ−ル・モニタ−である。
タ−14を用いた測長方法とともに以下で説明する。ま
ず、LSI形成領域16に形成するLSIの製造工程に
おいて、LSI形成領域16およびスクライブライン1
5上に絶縁膜12を形成する。次に、LSIにコンタク
トホールを形成する際のエッチングマスクとなるレジス
トパターンを形成する工程で、同時にコンタクトホール
・モニター14を形成する領域に開口を有するレジスト
パターンである、レジストモニター13を上記の絶縁膜
12上に形成して(図2)、そのいずれか開口の口径を
測長SEMによって測定する。
マスクにして絶縁膜12をエッチングして、コンタクト
ホールを形成する工程で、同時にレジストモニタ−13
をマスクにして、絶縁膜12をドライエッチングし、コ
ンタクトホール・モニター14を形成する(図3)。そ
の後、レジストモニター13をプラズマ・アッシングと
有機溶剤を用いて除去し、コンタクトホール・モニター
14の口径を測長SEMによって測長する(図4)。な
お、図4は図1のX−X線断面図になっている。
口径を測長することによりLSI内部のレジストパター
ンの開口寸法が得られ、コンタクトホール・モニター1
4の口径を測長することによりLSI内部のコンタクト
ホールの口径が得られたのと同じことになり、さらに、
レジストパターンの寸法とそれに基づいて形成されるコ
ンタクトホールの口径との間にその程度の差があるかな
ども分かる。
モニターによれば、スクライブラインに配置された単独
ラインのモニターに代わって、複数のコンタクトホール
が行列状に配置された測長用モニターを用いているの
で、例えば多数の近接するコンタクトホールが配置され
ているメモリセルのように、実際のパターンに非常に近
い条件を疑似的に再現することができ、かかる実パター
ンにおいて、隣接するパターンの相互作用によって生じ
るリソグラフィー工程の近接効果やエッチング工程のマ
イクロ・ローディング効果が反映されたモニターを得る
ことが可能になる。
ら離れた位置に実パターンの疎状態に対応する単一のコ
ンタクトホールを設けているので、例えばコンタクトホ
ールがまばらに配置されているメモリセル領域の周辺回
路やASICなどのパターンを疑似的に再現することが
でき、上記の近接効果等が少ないパターンに対応したモ
ニターを得ることができ、このモニタ−の測長結果と上
記複数のコンタクトホールが行列状に配置された測長用
モニターの測長結果とを比較することにより、近接効果
等によってどの程度コンタクトホールの口径が変化する
かについても知ることができる。なお、単一のコンタク
トホールを複数のコンタクトホールから離れた位置に設
けているのは、両者の間での近接効果等を取り除くため
である。
れば微細化が進んでも、LSIの実際のパターンとの差
が非常に小さいモニターを得ることができるので、その
測長結果の信頼性が向上し、実際のパターンを直接測定
しなくても済む。よって、実際のパターンを直接測定し
ていた場合に比して、ウエハ上の各チップのパターンご
とに測長SEMを制御するプログラムを作成しなくても
済むので、プログラムサイズの大幅な減少が図れ、プロ
グラムサイズの増大によって生じていたプログラムファ
イルの作成時間の増大や、それに伴って生じる測長作業
の煩雑化などを抑止することが可能になる。
明する実験結果を以下に示す。表1は、従来の単独ライ
ンの測長用モニターと、本実施例の測長用モニターの測
定結果を比較対照した表である。本実施例の測長用モニ
ターについては、実パタ−ンの密状態に対応する5行×
5列に配列された25個のコンタクトホ−ルと、実パタ
−ンの疎状態に対応する単一のコンタクトホ−ルの測定
結果をそれぞれ示してある。
れた複数のコンタクトホ−ル・モニタ−(通常、ウエハ
の中央、上、下、左、右の5点に設けられる。)の口径
値の平均値であり、PERとは上記複数のコンタクトホ
−ル・モニタ−の口径値の最大値と最小値との差であ
る。また、PRとはウエハ内に設けられた複数のレジス
トモニタ−の口径値の平均値であり、PRRとは上記複
数のコンタクトホ−ル・モニタ−の口径値の最大値と最
小値との差である。
であって、レジストモニタ−の開口の寸法と、該レジス
トモニタ−をマスクにしたエッチングで形成されるコン
タクトホ−ル・モニタ−の寸法との差を示している。C
Dロスについては、今回の実験では表1に示すように、
従来のモニタ−と本実施例のモニタ−との間で0.06
〜0.07μmの差があり、サブミクロンレベルでは、
無視できなほどの差となり、従来のモニタ−は信頼性が
著しく低下している。また、PERとPRRについて従
来と本実施例のモニタ−を比較すると、いずれも本実施
例のモニタ−の方が小さい値を示しており、この点から
も本実施例のモニタ−が従来のモニタ−に比して実際の
パタ−ンにより近く、信頼性の高いモニタ−であること
が確認できた。
る、実パタ−ンの密状態に対応する5行×5列に配列さ
れた25個のコンタクトホ−ルと、実パタ−ンの疎状態
に対応する単一のコンタクトホ−ルの測定結果を比較す
ると、CDロスで0.009μmの差があり、PERで
0.016μm、PRRで0.002μmの差が見られ
る。これは、パタ−ンの疎密によってリソグラフィ−工
程での近接効果や、エッチング工程でのマイクロ・ロ−
ディング効果が異なることを反映しているためと考えら
れる。
用モニターによれば、複数のコンタクトホールが行列状
に配置された測長用モニターを用いているので、例えば
多数の近接するコンタクトホールが配置されているメモ
リセルのように、実際のパターンに非常に近い条件を疑
似的に再現することができ、かかる実パターンとの差が
小さく、LSIの実際のパタ−ン状態を反映したモニタ
−を得ることができるので、その測定結果の信頼性が向
上し、実際のパタ−ンを直接測定しなくても済む。
離れた位置に実パターンの疎状態に対応する単一のコン
タクトホールを設けているので、例えばコンタクトホー
ルがまばらに配置されているメモリセル領域の周辺回路
やASICなどのパターンを疑似的に再現することがで
き、かかる実パターンとの差が小さく、LSIの実際の
パタ−ン状態を反映したモニタ−を得ることができる。
ニタ−の測長結果と上記複数のコンタクトホールが行列
状に配置された測長用モニターの測長結果とを比較する
ことにより、近接効果等によってどの程度コンタクトホ
ールの口径が変化するかについても知ることができる。
さらにまた、実際のパターンを直接測定していた場合に
比して、ウエハ上の各チップのパターンごとに測長SE
Mを制御するプログラムを作成しなくても済むので、プ
ログラムサイズの大幅な減少が図れ、プログラムサイズ
の増大によって生じていたプログラムファイルの作成時
間の増大や、それに伴って生じる測長作業の煩雑化など
を抑止することが可能になる。
る上面図である。
法を説明する第1の断面図である。
法を説明する第2の断面図である。
法を説明する第3の断面図である。
である。
する第1の断面図である。
する第2の断面図である。
する第3の断面図である。
Claims (3)
- 【請求項1】 スクライブラインに形成され、実パター
ンに対応する複数のコンタクトホールが行列状に配列さ
れてなることを特徴とする測長用モニター。 - 【請求項2】 スクライブラインに形成され、実パター
ンに対応する最小口径の複数のコンタクトホールが行列
状に配列されてなることを特徴とする測長用モニター。 - 【請求項3】 スクライブラインに形成され、実パター
ンの密状態に対応する行列状に配列された複数のコンタ
クトホールと、該複数のコンタクトホールから離れた位
置の前記スクライブラインに形成され、実パターンの疎
状態に対応する単一のコンタクトホールとからなること
を特徴とする測長用モニター。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6088501A JP2975843B2 (ja) | 1994-04-26 | 1994-04-26 | 測長用モニター |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6088501A JP2975843B2 (ja) | 1994-04-26 | 1994-04-26 | 測長用モニター |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07297252A true JPH07297252A (ja) | 1995-11-10 |
JP2975843B2 JP2975843B2 (ja) | 1999-11-10 |
Family
ID=13944581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6088501A Expired - Fee Related JP2975843B2 (ja) | 1994-04-26 | 1994-04-26 | 測長用モニター |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2975843B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1246010A2 (en) * | 2001-03-29 | 2002-10-02 | Kabushiki Kaisha Toshiba | Photomask manufacturing method, photomask manufactured by said manufacturing method, and semiconductor device method using said photomask |
US6712903B2 (en) * | 2001-04-30 | 2004-03-30 | Hynix Semiconductor, Inc. | Mask for evaluating selective epitaxial growth process |
US6794763B2 (en) | 2001-11-20 | 2004-09-21 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same |
KR100524458B1 (ko) * | 1998-06-30 | 2006-01-12 | 주식회사 하이닉스반도체 | 반도체 소자의 테스트 패턴 |
KR100807044B1 (ko) * | 2006-08-24 | 2008-02-25 | 동부일렉트로닉스 주식회사 | 반도체 장치 제조 공정 검사 방법 |
-
1994
- 1994-04-26 JP JP6088501A patent/JP2975843B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100524458B1 (ko) * | 1998-06-30 | 2006-01-12 | 주식회사 하이닉스반도체 | 반도체 소자의 테스트 패턴 |
EP1246010A2 (en) * | 2001-03-29 | 2002-10-02 | Kabushiki Kaisha Toshiba | Photomask manufacturing method, photomask manufactured by said manufacturing method, and semiconductor device method using said photomask |
EP1246010A3 (en) * | 2001-03-29 | 2003-10-22 | Kabushiki Kaisha Toshiba | Photomask manufacturing method, photomask manufactured by said manufacturing method, and semiconductor device method using said photomask |
US6689625B2 (en) | 2001-03-29 | 2004-02-10 | Kabushiki Kaisha Toshiba | Method for correcting a design data of a layout pattern of a photomask, photomask manufactured by said method, and semiconductor device method using said photomask |
US6712903B2 (en) * | 2001-04-30 | 2004-03-30 | Hynix Semiconductor, Inc. | Mask for evaluating selective epitaxial growth process |
US6794763B2 (en) | 2001-11-20 | 2004-09-21 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same |
KR100807044B1 (ko) * | 2006-08-24 | 2008-02-25 | 동부일렉트로닉스 주식회사 | 반도체 장치 제조 공정 검사 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP2975843B2 (ja) | 1999-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07183345A (ja) | 半導体装置 | |
JP2000003028A (ja) | マスクパタ―ン補正システムとその補正方法 | |
US5721619A (en) | Misregistration detecting marks for pattern formed on semiconductor substrate | |
US5776640A (en) | Photo mask for a process margin test and a method for performing a process margin test using the same | |
US7427774B1 (en) | Targets for measurements in semiconductor devices | |
JPH09232393A (ja) | 半導体素子の3次元的な欠陥分析方法 | |
US6562525B2 (en) | Photo mask to be used for photolithography, method of inspecting pattern defect, and method of manufacturing semiconductor device through use of the mask | |
JPH07297252A (ja) | 測長用モニター | |
JP2983855B2 (ja) | 測長用モニター | |
CN114144730B (zh) | 叠对测量目标设计 | |
JPH08255817A (ja) | 集積回路構造の線幅測定 | |
KR100676606B1 (ko) | Cmp 공정을 위한 더미 패턴을 형성하는 방법 | |
JP3380941B2 (ja) | 線幅管理パターンおよびこれを用いた線幅管理方法 | |
JPH0737838A (ja) | 測長用モニター | |
JP2002124447A (ja) | リソグラフィー条件のマージン検出方法および半導体装置の製造方法 | |
US6741733B1 (en) | Drawing pattern verifying method | |
JP3366686B2 (ja) | 光露光用マスクの検査方法 | |
CN113394127B (zh) | 3d存储器桥接结构的关键尺寸的监测方法 | |
US6548314B1 (en) | Method for enabling access to micro-sections of integrated circuits on a wafer | |
JPH01186624A (ja) | 半導体装置の製造方法 | |
KR20240048213A (ko) | 오버레이 측정 방법, 오버레이 측정 시스템 및 이를 이용한 반도체 장치의 제조 방법 | |
KR20040059401A (ko) | 반도체 소자의 프로브 테스트를 위한 금속배선 형성방법 | |
JP4511220B2 (ja) | 断面形状検査用パターン及び半導体装置 | |
JP3698843B2 (ja) | フォトマスク | |
JP2003257929A (ja) | ウェットエッチング用チェックパターン |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20080903 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090903 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20100903 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |