JPH0737838A - 測長用モニター - Google Patents
測長用モニターInfo
- Publication number
- JPH0737838A JPH0737838A JP18287093A JP18287093A JPH0737838A JP H0737838 A JPH0737838 A JP H0737838A JP 18287093 A JP18287093 A JP 18287093A JP 18287093 A JP18287093 A JP 18287093A JP H0737838 A JPH0737838 A JP H0737838A
- Authority
- JP
- Japan
- Prior art keywords
- monitor
- length
- measuring
- pattern
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dicing (AREA)
Abstract
(57)【要約】
【目的】半導体装置の加工寸法の管理に係る測長用モニ
ターの改善を目的とする。 【構成】スクライブライン上に形成され、実パターンに
対応する複数のラインが平行に配置されて成ること。
ターの改善を目的とする。 【構成】スクライブライン上に形成され、実パターンに
対応する複数のラインが平行に配置されて成ること。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の加工寸法
の管理に係る測長用モニターの改善を目的とする。
の管理に係る測長用モニターの改善を目的とする。
【０００２】
【従来の技術】以下で、従来例に係る測長用モニターに
ついて図面を参照しながら説明する。半導体の製造にお
いては、配線をはじめとする様々なパターンが形成され
ているが、これらのパターンが実際どのように形成され
ているかを知る必要がある。それには実際のＬＳＩ内で
実際に形成されているパターンを測長するのが自然でか
つ確実な方法であるが、この方法によると、個々のＬＳ
Ｉごとに測長しなければならないので、測長回数が膨大
になるので、非常に作業が煩雑となる。
ついて図面を参照しながら説明する。半導体の製造にお
いては、配線をはじめとする様々なパターンが形成され
ているが、これらのパターンが実際どのように形成され
ているかを知る必要がある。それには実際のＬＳＩ内で
実際に形成されているパターンを測長するのが自然でか
つ確実な方法であるが、この方法によると、個々のＬＳ
Ｉごとに測長しなければならないので、測長回数が膨大
になるので、非常に作業が煩雑となる。
【０００３】そこで、ＬＳＩの形成領域間にある切り出
し線（スクライブライン）上に、ＬＳＩに実際に形成さ
れているパターンに模した模擬のパターンを形成して、
その寸法を測長することにより、作業の省力化を図る方
法が用いられている。この方法によれば、１枚のウエハ
に模擬のパターンを数個（５〜６個）設けて、それを測
長すればよいので、実際のパターンを測長する方法に比
して作業が非常に省力化できる。このような模擬のパタ
ーンを測長用モニターと称する。通常、この測長用モニ
ターの形状は、図５に示すように、単独のライン形状で
あった。
し線（スクライブライン）上に、ＬＳＩに実際に形成さ
れているパターンに模した模擬のパターンを形成して、
その寸法を測長することにより、作業の省力化を図る方
法が用いられている。この方法によれば、１枚のウエハ
に模擬のパターンを数個（５〜６個）設けて、それを測
長すればよいので、実際のパターンを測長する方法に比
して作業が非常に省力化できる。このような模擬のパタ
ーンを測長用モニターと称する。通常、この測長用モニ
ターの形状は、図５に示すように、単独のライン形状で
あった。
【０００４】一例として、配線用に用いられるAl配線の
線幅を調べる場合の測長用モニターについて以下で説明
する。この場合の測長用モニターは図５に示すように、
ウエハ（１）上に設けられたＬＳＩ形成領域（５）の間
に設けられたスクライブライン（４）の上に形成されて
おり、単独ラインの形状を有するAl層からなるAlモニタ
ー（２Ａ）である。
線幅を調べる場合の測長用モニターについて以下で説明
する。この場合の測長用モニターは図５に示すように、
ウエハ（１）上に設けられたＬＳＩ形成領域（５）の間
に設けられたスクライブライン（４）の上に形成されて
おり、単独ラインの形状を有するAl層からなるAlモニタ
ー（２Ａ）である。
【０００５】上記のAlモニター（２Ａ）の形成方法を、
それを用いた測長方法とともに以下で説明する。まず、
ＬＳＩ形成領域（５）に形成するＬＳＩの製造工程にお
いて、Al配線を形成するためのAl層を形成する際に、同
時にスクライブライン（４）上にもAl層が形成される。
それを用いた測長方法とともに以下で説明する。まず、
ＬＳＩ形成領域（５）に形成するＬＳＩの製造工程にお
いて、Al配線を形成するためのAl層を形成する際に、同
時にスクライブライン（４）上にもAl層が形成される。
【０００６】次に、ＬＳＩにAl配線を形成する際のエッ
チングマスクとなるレジストパターンを形成する工程
で、同時にAlモニター（２Ａ）を形成する領域に、Alモ
ニター（２Ａ）を形成する際のマスクとなるレジストパ
ターンであるレジストモニター（３）を形成して（図
６）、その線幅を測長ＳＥＭ（Scanning Electron Micr
os-cope:走査型電子顕微鏡）によって測長する。この測
長結果は、ＬＳＩ内に形成されたAl配線のマスクとなる
レジストパターンの寸法に対応している。
チングマスクとなるレジストパターンを形成する工程
で、同時にAlモニター（２Ａ）を形成する領域に、Alモ
ニター（２Ａ）を形成する際のマスクとなるレジストパ
ターンであるレジストモニター（３）を形成して（図
６）、その線幅を測長ＳＥＭ（Scanning Electron Micr
os-cope:走査型電子顕微鏡）によって測長する。この測
長結果は、ＬＳＩ内に形成されたAl配線のマスクとなる
レジストパターンの寸法に対応している。
【０００７】次いで、ＬＳＩにおいてレジストパターン
をマスクにしてAl層をエッチングし、Al配線を形成する
工程で、同時にレジストモニター（３）をマスクにして
測長用モニターの形成領域にあるAl層をエッチングし、
Alモニター（２Ａ）を形成する（図７）。その後、レジ
ストモニター（３）をプラズマ・アッシングと有機溶剤
を用いて除去し、Alモニター（２Ａ）の線幅を測長ＳＥ
Ｍによって測長する（図８）。なお、図８は、図５のＡ
−Ａ線断面図になっている。
をマスクにしてAl層をエッチングし、Al配線を形成する
工程で、同時にレジストモニター（３）をマスクにして
測長用モニターの形成領域にあるAl層をエッチングし、
Alモニター（２Ａ）を形成する（図７）。その後、レジ
ストモニター（３）をプラズマ・アッシングと有機溶剤
を用いて除去し、Alモニター（２Ａ）の線幅を測長ＳＥ
Ｍによって測長する（図８）。なお、図８は、図５のＡ
−Ａ線断面図になっている。
【０００８】このようにして、レジストモニター（３）
の線幅を測長することによりＬＳＩ内部のレジストパタ
ーンの線幅寸法が得られ、Alモニター（２Ａ）の線幅を
測長することによりAl配線の線幅寸法が得られたのと同
じことになり、さらに、レジストパターンの寸法とそれ
に基づいて形成されるAl配線の寸法との間にどの程度の
差があるかなども分かることになる。
の線幅を測長することによりＬＳＩ内部のレジストパタ
ーンの線幅寸法が得られ、Alモニター（２Ａ）の線幅を
測長することによりAl配線の線幅寸法が得られたのと同
じことになり、さらに、レジストパターンの寸法とそれ
に基づいて形成されるAl配線の寸法との間にどの程度の
差があるかなども分かることになる。
【０００９】
【発明が解決しようとする課題】しかしながら、上記従
来の測長用モニターは、単独ラインの形状を有する。例
えばメモリセルなどの、実際のＬＳＩ内には多数の配線
ラインが形成されているが、上記従来の測長用モニター
は、単独のラインで形成されているため、リソグラフィ
ー工程において、光が隣接するパターンによって回折・
干渉することによってその露光状態が変化するいわゆる
近接効果や、エッチング工程において、マスクとなるレ
ジストパターンから散乱する炭素原子〔Ｃ〕が隣接する
パターンのエッチング状態に影響を及ぼすいわゆるマイ
クロ・ローディング効果などのように、実際のパターン
で、隣接するパターンが近接することによって生じる相
互作用をモニターに反映することができないので、ＬＳ
Ｉ内の実際のパターンとはかなりの格差が生じ、実情に
合わなくなる。
来の測長用モニターは、単独ラインの形状を有する。例
えばメモリセルなどの、実際のＬＳＩ内には多数の配線
ラインが形成されているが、上記従来の測長用モニター
は、単独のラインで形成されているため、リソグラフィ
ー工程において、光が隣接するパターンによって回折・
干渉することによってその露光状態が変化するいわゆる
近接効果や、エッチング工程において、マスクとなるレ
ジストパターンから散乱する炭素原子〔Ｃ〕が隣接する
パターンのエッチング状態に影響を及ぼすいわゆるマイ
クロ・ローディング効果などのように、実際のパターン
で、隣接するパターンが近接することによって生じる相
互作用をモニターに反映することができないので、ＬＳ
Ｉ内の実際のパターンとはかなりの格差が生じ、実情に
合わなくなる。
【００１０】殊にその差は微細化とともに相対的に増大
し、サブミクロンレベルの製品ではすでに無視できない
ほどの格差となり、結局実際のパターンを測長しなけれ
ばならないほどになっている。実際のパターンで測長す
ると、ウエハ上の各チップのパターンごとに測長ＳＥＭ
を制御するためのプログラムを作成しなければならず、
そのプログラムファイルが膨大になる。又、プログラム
ファイルが増すことによってその作成時間が増大した
り、作業が煩雑になるなどの問題が生じていた。
し、サブミクロンレベルの製品ではすでに無視できない
ほどの格差となり、結局実際のパターンを測長しなけれ
ばならないほどになっている。実際のパターンで測長す
ると、ウエハ上の各チップのパターンごとに測長ＳＥＭ
を制御するためのプログラムを作成しなければならず、
そのプログラムファイルが膨大になる。又、プログラム
ファイルが増すことによってその作成時間が増大した
り、作業が煩雑になるなどの問題が生じていた。
【００１１】
【課題を解決するための手段】本発明は上記従来の欠点
に鑑み成されたもので、図１〜図５に示すように、スク
ライブライン上に形成され、実パターンに対応する複数
のラインが平行に配置された測長用モニターを用いるこ
とにより、半導体装置の実際のパターンの状態を反映し
たモニターを得ることが可能になる測長用モニターを提
供するものである。
に鑑み成されたもので、図１〜図５に示すように、スク
ライブライン上に形成され、実パターンに対応する複数
のラインが平行に配置された測長用モニターを用いるこ
とにより、半導体装置の実際のパターンの状態を反映し
たモニターを得ることが可能になる測長用モニターを提
供するものである。
【００１２】
【作 用】本発明に係る測長用モニターによれば、図１
に示すように、スクライブラインに配置されていた単独
ラインモニターに代わって、複数のラインが平行に配置
された測長用モニターを用いているので、例えば多数の
近接する配線が平行に配置されているメモリセルのよう
に、実際のパターンに非常に近い条件を擬似的に再現す
ることができ、実際のパターンにおいて、隣接するパタ
ーンの相互作用によって生じるリソグラフィー工程の近
接効果やエッチング工程のマイクロ・ローディング効果
が反映されたモニターを得ることが可能になる。
に示すように、スクライブラインに配置されていた単独
ラインモニターに代わって、複数のラインが平行に配置
された測長用モニターを用いているので、例えば多数の
近接する配線が平行に配置されているメモリセルのよう
に、実際のパターンに非常に近い条件を擬似的に再現す
ることができ、実際のパターンにおいて、隣接するパタ
ーンの相互作用によって生じるリソグラフィー工程の近
接効果やエッチング工程のマイクロ・ローディング効果
が反映されたモニターを得ることが可能になる。
【００１３】従って、微細化が進んでも、ＬＳＩの実際
のパターンとの差が非常に小さいモニターを得ることが
できるので、その測長結果の信頼性が向上し、実際のパ
ターンを直接測定しなくても済む。よって、実際のパタ
ーンを直接測定していた場合に比して、ウエハ上の各チ
ップのパターンごとに測長ＳＥＭを制御するプログラム
を作成しなくても済むので、プログラムサイズの大幅な
減少が図れ、プログラムサイズの増大に伴って生じてい
たその作成時間の増大や、それに伴って生じる測長作業
の煩雑化などを抑止することが可能になる。
のパターンとの差が非常に小さいモニターを得ることが
できるので、その測長結果の信頼性が向上し、実際のパ
ターンを直接測定しなくても済む。よって、実際のパタ
ーンを直接測定していた場合に比して、ウエハ上の各チ
ップのパターンごとに測長ＳＥＭを制御するプログラム
を作成しなくても済むので、プログラムサイズの大幅な
減少が図れ、プログラムサイズの増大に伴って生じてい
たその作成時間の増大や、それに伴って生じる測長作業
の煩雑化などを抑止することが可能になる。
【００１４】
【実施例】以下に本発明の実施例に係る測長用モニター
を図面を参照しながら説明する。本実施例においては、
ＬＳＩのAl配線の線幅を調べる場合の測長用モニターに
ついて説明する。本実施例で説明する測長用モニター
は、図１に示すようにウエハ（１１）上に設けられたＬ
ＳＩ形成領域（１５）の間に設けられたスクライブライ
ン（１４）の上に形成されており、５本の最小線幅のラ
インが平行に配置されたAl層からなるAlモニター（１２
Ａ）である。
を図面を参照しながら説明する。本実施例においては、
ＬＳＩのAl配線の線幅を調べる場合の測長用モニターに
ついて説明する。本実施例で説明する測長用モニター
は、図１に示すようにウエハ（１１）上に設けられたＬ
ＳＩ形成領域（１５）の間に設けられたスクライブライ
ン（１４）の上に形成されており、５本の最小線幅のラ
インが平行に配置されたAl層からなるAlモニター（１２
Ａ）である。
【００１５】その形成方法を、当該Alモニター（１２
Ａ）を用いた測長方法とともに以下で説明する。まず、
ＬＳＩ形成領域（１５）に形成するＬＳＩの製造工程
で、Al配線を形成するためのAl層をスパッタ法で形成す
る際に、同時にスクライブライン（１４）上にもAl層が
形成される。
Ａ）を用いた測長方法とともに以下で説明する。まず、
ＬＳＩ形成領域（１５）に形成するＬＳＩの製造工程
で、Al配線を形成するためのAl層をスパッタ法で形成す
る際に、同時にスクライブライン（１４）上にもAl層が
形成される。
【００１６】次に、ＬＳＩにAl配線を形成する際のエッ
チングマスクとなるレジストパターンを形成する工程
で、同時にAlモニター（１２Ａ）を形成する領域に、Al
モニター（１２Ａ）を形成する際のマスクとなるレジス
トパターンである５本の最小線幅のラインが平行に配置
されたレジストモニター（１３）を形成して（図２）、
その５本のラインの何れかの線幅を測長ＳＥＭを用いて
測長する。この測長結果は、ＬＳＩ内に形成されたAl配
線のマスクとなるレジストパターンの寸法に対応してい
る。
チングマスクとなるレジストパターンを形成する工程
で、同時にAlモニター（１２Ａ）を形成する領域に、Al
モニター（１２Ａ）を形成する際のマスクとなるレジス
トパターンである５本の最小線幅のラインが平行に配置
されたレジストモニター（１３）を形成して（図２）、
その５本のラインの何れかの線幅を測長ＳＥＭを用いて
測長する。この測長結果は、ＬＳＩ内に形成されたAl配
線のマスクとなるレジストパターンの寸法に対応してい
る。
【００１７】次いで、ＬＳＩ形成領域（１５）でレジス
トパターンをマスクにしてAl層をエッチングしてAl配線
を形成する工程で、同時にレジストモニター（１３）を
マスクにして測長用モニターの形成領域にあるAl層をエ
ッチングし、Al層からなるAlモニター（１２Ａ）を形成
する（図３）。その後、レジストモニター（１３）をプ
ラズマ・アッシングと有機溶剤を用いて除去し、測長し
たレジストモニター（１３）に対応するAlモニター（１
２Ａ）の線幅を測長する。なお、図４は、図１のＸ−Ｘ
線断面図になっている。
トパターンをマスクにしてAl層をエッチングしてAl配線
を形成する工程で、同時にレジストモニター（１３）を
マスクにして測長用モニターの形成領域にあるAl層をエ
ッチングし、Al層からなるAlモニター（１２Ａ）を形成
する（図３）。その後、レジストモニター（１３）をプ
ラズマ・アッシングと有機溶剤を用いて除去し、測長し
たレジストモニター（１３）に対応するAlモニター（１
２Ａ）の線幅を測長する。なお、図４は、図１のＸ−Ｘ
線断面図になっている。
【００１８】こうしてレジストモニター（１３）の線幅
を測長することにより、ＬＳＩ内部のレジストパターン
の線幅寸法が得られ、Alモニター（１２Ａ）の線幅を測
長することによりAl配線の線幅寸法が得られたのと同じ
ことになり、さらに、レジストパターンの寸法とそれに
基づいて形成されるAl配線の寸法との間にどの程度の差
があるかなども分かる。
を測長することにより、ＬＳＩ内部のレジストパターン
の線幅寸法が得られ、Alモニター（１２Ａ）の線幅を測
長することによりAl配線の線幅寸法が得られたのと同じ
ことになり、さらに、レジストパターンの寸法とそれに
基づいて形成されるAl配線の寸法との間にどの程度の差
があるかなども分かる。
【００１９】以上説明したように、本発明の実施例に係
る測長用モニターによれば、スクライブラインに配置さ
れていた従来の単独ラインのモニターに代わって、５本
の最小線幅のラインが平行に配置された測長用モニター
を用いているので、例えばメモリセルにおいて、多数の
配線が平行に配置されているような、実際のパターンに
非常に近い条件を擬似的に作ることができ、実際のパタ
ーンにおいて、隣接するパターンの相互作用によって生
じるリソグラフィー工程での近接効果や、エッチング工
程でのマイクロ・ローディング効果などを反映した、よ
り実際のパターンに近いモニターを得ることが可能にな
る。
る測長用モニターによれば、スクライブラインに配置さ
れていた従来の単独ラインのモニターに代わって、５本
の最小線幅のラインが平行に配置された測長用モニター
を用いているので、例えばメモリセルにおいて、多数の
配線が平行に配置されているような、実際のパターンに
非常に近い条件を擬似的に作ることができ、実際のパタ
ーンにおいて、隣接するパターンの相互作用によって生
じるリソグラフィー工程での近接効果や、エッチング工
程でのマイクロ・ローディング効果などを反映した、よ
り実際のパターンに近いモニターを得ることが可能にな
る。
【００２０】従って、微細化が進んでも、ＬＳＩの実際
のパターンとの差が非常に小さいモニターを得ることが
できるので、その測長結果の信頼性が向上し、実パター
ンを直接測定しなくても済む。よって、実際のパターン
を直接測定していた場合に比して、ウエハ上の各チップ
のパターンごとに測長ＳＥＭを制御するプログラムを作
成しなくても済むので、そのプログラムファイルの大幅
な減少が図れ、プログラムファイルの増大に伴って生じ
ていたプログラムファイルの作成時間の増大や、作業の
煩雑化などを抑止することが可能になる。
のパターンとの差が非常に小さいモニターを得ることが
できるので、その測長結果の信頼性が向上し、実パター
ンを直接測定しなくても済む。よって、実際のパターン
を直接測定していた場合に比して、ウエハ上の各チップ
のパターンごとに測長ＳＥＭを制御するプログラムを作
成しなくても済むので、そのプログラムファイルの大幅
な減少が図れ、プログラムファイルの増大に伴って生じ
ていたプログラムファイルの作成時間の増大や、作業の
煩雑化などを抑止することが可能になる。
【００２１】本実施例の測長用モニターの作用効果を説
明する実験結果を以下に示す。表１は、従来の単独ライ
ンの測長用モニターと、本実施例の最小線幅のラインが
５本形成された測長用モニターの測長結果を比較対照し
た表である。
明する実験結果を以下に示す。表１は、従来の単独ライ
ンの測長用モニターと、本実施例の最小線幅のラインが
５本形成された測長用モニターの測長結果を比較対照し
た表である。
【００２２】
【表１】
【００２３】表１において、ＰＥとは、Alモニターの線
幅であり、ＰＥ３σとは、ウエハ内に設けられた複数の
Alモニターの線幅の分散値σを３倍した値である。ま
た、ＰＲ平均とは、ウエハに複数設けられたレジストモ
ニターの線幅の平均値であって、ＰＲ３σとは、ウエハ
に複数設けられたレジストモニターの線幅の分散値σを
３倍した値である。
幅であり、ＰＥ３σとは、ウエハ内に設けられた複数の
Alモニターの線幅の分散値σを３倍した値である。ま
た、ＰＲ平均とは、ウエハに複数設けられたレジストモ
ニターの線幅の平均値であって、ＰＲ３σとは、ウエハ
に複数設けられたレジストモニターの線幅の分散値σを
３倍した値である。
【００２４】さらに、ＣＤロスとは、ＰＲ平均とＰＥ平
均との差であって、レジストモニターの寸法と、該レジ
ストモニターをマスクにしたエッチングで形成されるAl
モニターの寸法との差を示している。ＣＤロスについて
は、表１に示すように、従来のモニターでは−０．２２
９（μｍ）となり、サブミクロンレベルでは、無視でき
ないほどの差となり、モニターの信頼性が著しく低下し
ている。これは、実際のパターンが近接して生じるリソ
グラフィー工程での近接効果や、エッチング工程でのマ
イクロ・ローディング効果がモニターに反映されていな
いことが原因となっている。
均との差であって、レジストモニターの寸法と、該レジ
ストモニターをマスクにしたエッチングで形成されるAl
モニターの寸法との差を示している。ＣＤロスについて
は、表１に示すように、従来のモニターでは−０．２２
９（μｍ）となり、サブミクロンレベルでは、無視でき
ないほどの差となり、モニターの信頼性が著しく低下し
ている。これは、実際のパターンが近接して生じるリソ
グラフィー工程での近接効果や、エッチング工程でのマ
イクロ・ローディング効果がモニターに反映されていな
いことが原因となっている。
【００２５】しかし、本実施例のモニターではＣＤロス
が−０．０９６（μｍ）と、従来に比してかなり低減さ
れており、サブミクロンレベルでも誤差として無視でき
る程度の値となっており、従来のモニターに比して、実
際のパターンにより近いモニターであることが確認され
た。さらに、ＰＥ３σ，ＰＲ３σについて従来と本実施
例のモニターを比較するといずれも本実施例のモニター
の方が低い値を示しており、場所によってのバラツキが
少なくなっていることが確認でき、その点からも、本実
施例のモニターが従来のモニターに比して実際のパター
ンにより近く、信頼性の高いモニターであるということ
が確認できた。
が−０．０９６（μｍ）と、従来に比してかなり低減さ
れており、サブミクロンレベルでも誤差として無視でき
る程度の値となっており、従来のモニターに比して、実
際のパターンにより近いモニターであることが確認され
た。さらに、ＰＥ３σ，ＰＲ３σについて従来と本実施
例のモニターを比較するといずれも本実施例のモニター
の方が低い値を示しており、場所によってのバラツキが
少なくなっていることが確認でき、その点からも、本実
施例のモニターが従来のモニターに比して実際のパター
ンにより近く、信頼性の高いモニターであるということ
が確認できた。
【００２６】なお、本実施例において、ＬＳＩのAl配線
の線幅を調べる場合の測長用モニターについて説明して
いるが、本発明はこれに限らず、例えば、ゲート電極に
用いられるポリシリコンの線幅を調べることなども可能
であって、この場合にはポリシリコンからなるモニター
を形成すればよい。
の線幅を調べる場合の測長用モニターについて説明して
いるが、本発明はこれに限らず、例えば、ゲート電極に
用いられるポリシリコンの線幅を調べることなども可能
であって、この場合にはポリシリコンからなるモニター
を形成すればよい。
【００２７】
【発明の効果】以上説明したように、本発明に係る測長
用モニターによれば、実パターンに対応する複数のライ
ンが平行に配置された測長用モニターを用いているの
で、微細化が進んでも、ＬＳＩの実際のパターンとの差
が非常に小さく、半導体装置の実際のパターンの状態を
反映したモニターを得ることができるので、その測長結
果の信頼性が向上し、実際のパターンを直接測定しなく
ても済む。
用モニターによれば、実パターンに対応する複数のライ
ンが平行に配置された測長用モニターを用いているの
で、微細化が進んでも、ＬＳＩの実際のパターンとの差
が非常に小さく、半導体装置の実際のパターンの状態を
反映したモニターを得ることができるので、その測長結
果の信頼性が向上し、実際のパターンを直接測定しなく
ても済む。
【００２８】よって、実際のパターンを直接測定してい
た場合に比して、測長用ＳＥＭを制御するプログラムフ
ァイルの大幅な減少が図れ、プログラムファイルの増大
に伴って生じていたプログラムファイルの作成時間の増
大や、作業の煩雑化などを抑止することが可能になる。
た場合に比して、測長用ＳＥＭを制御するプログラムフ
ァイルの大幅な減少が図れ、プログラムファイルの増大
に伴って生じていたプログラムファイルの作成時間の増
大や、作業の煩雑化などを抑止することが可能になる。
【図１】本発明の実施例に係る測長用モニターを説明す
る上面図である。
る上面図である。
【図２】本発明の実施例に係る測長用モニターの製造方
法を説明する第１の断面図である。
法を説明する第１の断面図である。
【図３】本発明の実施例に係る測長用モニターの製造方
法を説明する第２の断面図である。
法を説明する第２の断面図である。
【図４】本発明の実施例に係る測長用モニターの製造方
法を説明する第３の断面図である。
法を説明する第３の断面図である。
【図５】従来例に係る測長用モニターを説明する上面図
である。
である。
【図６】従来例に係る測長用モニターの製造方法を説明
する第１の断面図である。
する第１の断面図である。
【図７】従来例に係る測長用モニターの製造方法を説明
する第２の断面図である。
する第２の断面図である。
【図８】従来例に係る測長用モニターの製造方法を説明
する第３の断面図である。
する第３の断面図である。
Claims (2)
- 【請求項１】 スクライブライン上に形成され、実パタ
ーンに対応する複数のラインが平行に配置されてなるこ
とを特徴とする測長用モニター。 - 【請求項２】 スクライブライン上に形成され、実パタ
ーンに対応する最小線幅の複数のラインが平行に配置さ
れてなることを特徴とする測長用モニター。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18287093A JPH0737838A (ja) | 1993-07-23 | 1993-07-23 | 測長用モニター |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18287093A JPH0737838A (ja) | 1993-07-23 | 1993-07-23 | 測長用モニター |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0737838A true JPH0737838A (ja) | 1995-02-07 |
Family
ID=16125876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18287093A Pending JPH0737838A (ja) | 1993-07-23 | 1993-07-23 | 測長用モニター |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0737838A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016004920A (ja) * | 2014-06-17 | 2016-01-12 | キヤノン株式会社 | 半導体装置の製造方法および構造体 |
-
1993
- 1993-07-23 JP JP18287093A patent/JPH0737838A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016004920A (ja) * | 2014-06-17 | 2016-01-12 | キヤノン株式会社 | 半導体装置の製造方法および構造体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6586341B2 (en) | Method of manufacturing semiconductor device | |
| JP4282051B2 (ja) | 半導体集積回路製造用マスクパターンデータ生成方法およびその検証方法 | |
| US7465525B2 (en) | Reticle alignment and overlay for multiple reticle process | |
| US7539969B2 (en) | Computer readable mask shrink control processor | |
| US7310155B1 (en) | Extraction of tool independent line-edge-roughness (LER) measurements using in-line programmed LER and reliability structures | |
| Leunissen et al. | Influence of gate patterning on line edge roughness | |
| JP3074675B2 (ja) | 電子線直描方法及び装置 | |
| US7970485B2 (en) | Systems and methods for determining width/space limits for a mask layout | |
| US8127257B2 (en) | Designing method of photo-mask and method of manufacturing semiconductor device using the photo-mask | |
| JPH1050785A (ja) | モニタパターン | |
| JP2975843B2 (ja) | 測長用モニター | |
| JP2983855B2 (ja) | 測長用モニター | |
| JP3286225B2 (ja) | パターン設計方法 | |
| JPH0737838A (ja) | 測長用モニター | |
| US6350994B1 (en) | Structure of critical dimension bar | |
| US6973637B2 (en) | Process for the selective control of feature size in lithographic processing | |
| US7427457B1 (en) | Methods for designing grating structures for use in situ scatterometry to detect photoresist defects | |
| KR100676606B1 (ko) | Ｃｍｐ 공정을 위한 더미 패턴을 형성하는 방법 | |
| JP3380941B2 (ja) | 線幅管理パターンおよびこれを用いた線幅管理方法 | |
| US6741733B1 (en) | Drawing pattern verifying method | |
| JP3366686B2 (ja) | 光露光用マスクの検査方法 | |
| Panneerchelvam et al. | On the origin and evolution of hotspots in multipatterning processes | |
| US6790570B1 (en) | Method of using scatterometry measurements to control stepper process parameters | |
| JP2853471B2 (ja) | 半導体集積回路装置の製造方法 | |
| Vikram et al. | Multiple-patterning and systematic wafer inspection of VLSI devices for yield |