JPH07281866A - データ変換装置およびデータ変換方法 - Google Patents

Abstract

(57)【要約】 【目的】 簡単な構成で任意のビット長のデータを得る
ことができるデータ変換装置の提供を目的とする。 【構成】 マルチプレクサ２２により変換された、入力
データのビット長と出力データのビット長の最大公約数
のビット長のパラレルデータを、ラッチ２３〜２６のう
ちのラッチ２３に供給し、クロック発生器４３のシフト
クロックによりラッチ２３の次段のラッチ２４に最大公
約数のビット長のパラレルデータをシフトし、順次、ラ
ッチ２３〜２６のすべてに最大公約数のビット長のパラ
レルデータをシフトした後に、分周器４４の出力信号に
よりラッチ２３〜２６から連続した出力データのビット
長のパラレルデータを出力するようにしたので、最大公
約数のビット長のデータを順次ずらして所望のビット長
のデータを簡単に生成することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば、ディジタルオ
ーディオデータをコンピュータシステムの記憶装置に記
録する際に用いるデータ変換装置に関する。

【０００２】

【従来の技術】従来、オーディオ装置から再生されるデ
ィジタルオーディオデータをコンピュータシステムの記
憶装置に記録し、コンピュータによりディジタル信号処
理を行うようにしていた。

【０００３】この場合、ディジタルオーディオデータを
コンピュータシステムの記憶装置に記録する際に、ディ
ジタルオーディオデータのビット長は１６ビットであっ
た。また、コンピュータシステムの記憶装置のビット長
は、一般的には８ビットであった。このため、１６ビッ
トのディジタルオーディオデータを８ビットずつ２つに
分けて記録することにより容易にディジタルオーディオ
データをコンピュータシステムの記憶装置に記録するこ
とができた。

【０００４】しかし、近年では、記録再生のエラー訂正
等を向上させるため、各種オーディオデータのフォーマ
ットが生成されている。このため、ディジタルオーディ
オデータのビット長が増加し、２０ビットまたは２４ビ
ットとなってきている。この２０ビットまたは２４ビッ
トのディジタルオーディオデータをコンピュータシステ
ムの記憶装置に記録するためには、コンピュータシステ
ムの記憶装置のビット長に適合するように、ディジタル
オーディオデータのビット長を並び変える装置を必要と
する。

【０００５】特に、コンピュータシステムの記憶装置を
効率よく使用するためには、各ビット長を詰めて区切る
ことが必須であり、このため、ディジタルオーディオデ
ータのデータ毎の区切り方が煩雑になり、回路構成が複
雑になる。そこで、これを防ぐためのデータの区切り方
が必要となる。

【０００６】図４に、２０ビットから１６ビットにデー
タの並び変えをする場合における、従来のデータ変換装
置の動作を示す。図４Ａにおいて示すように、入力デー
タは２０ビットずつ供給されてくる。図４Ｂにおいて示
すように、２０ビットの入力データから１６ビットずつ
抜き取ったデータを生成する。この場合、２０ビット毎
に２組、つまり４０ビット連続する入力データを、「８
ビット」、「８ビット」、「４ビット」、「４ビッ
ト」、「８ビット」、「８ビット」に区切り、順次これ
を入力データの５ブロック目まで繰り返すようにする。

【０００７】そして、入力データの第１ブロックの「８
ビット」および「８ビット」により第１の「１６ビッ
ト」のデータを生成し、次に第１ブロックの「４ビッ
ト」並びに第２ブロックの「４ビット」および「８ビッ
ト」により第２の「１６ビット」のデータを生成し、第
２ブロックの「８ビット」および第３ブロックの「８ビ
ット」により第３の「１６ビット」のデータを生成し、
第３ブロックの「８ビット」および「４ビット」並びに
第４ブロックの「４ビット」により第４の「１６ビッ
ト」のデータを生成し、第４ブロックの「８ビット」お
よび「８ビット」により第５の「１６ビット」のデータ
を生成するようにし、順次これを繰り返す。

【０００８】すると、２０ビットの入力データの第４ブ
ロックまでで、１６ビットずつ抜き取ったデータが第５
ブロックまで生成されてしまう。従って、図４Ｃにおい
て、出力データを出力する際に、１６ビットずつ抜き取
ったデータが４ブロック生成される毎に１６ビットずつ
抜き取ったデータを並び変える処理が必要となる。

【０００９】

【発明が解決しようとする課題】このように、従来のデ
ータ変換装置においては、出力データを出力する際に、
１６ビットずつ抜き取ったデータが４ブロック生成され
る毎に１６ビットずつ抜き取ったデータを並び変える処
理が必要となるため、処理が煩雑になるという不都合が
あった。

【００１０】また、入力データの互いにとなり合うブロ
ックからデータを抜き取らなければならない場合があ
り、しかも異なるビット数のデータを抜き取らなければ
ならない場合があり、この処理を実現するためには大規
模で複雑回路が必要となるという不都合があった。

【００１１】本発明は、かかる点に鑑みてなされたもの
であり、簡単な構成で任意のビット長のデータを得るこ
とができるデータ変換装置の提供を目的とする。

【００１２】

【課題を解決するための手段】本発明のデータ変換装置
は、図１乃至図３に示す如く、一のビット長のパラレル
データを他のビット長のパラレルデータに並び変えるデ
ータ変換装置において、一のビット長のパラレルデータ
を、一のビット長および他のビット長の最大公約数のビ
ット長のパラレルデータに変換するビット長変換手段２
２と、少なくとも他のビット長を最大公約数で割った数
だけ、最大公約数のビット長のパラレルデータを所定時
間ずらして、連続的に保持する複数のデータ保持手段２
３〜２６と、所定時間を、一のビット長のパラレルデー
タが有するクロックに一のビット長を最大公約数で割っ
た数をかけた値に相当するシフトクロックにより生成す
るシフトクロック発生手段４３と、シフトクロックに基
づいて得られる出力信号毎に複数のデータ保持手段２３
〜２６にされぞれ保持された最大公約数のビット長のパ
ラレルデータを出力する出力信号発生手段４４とを設
け、ビット長変換手段２２により変換された最大公約数
のビット長のパラレルデータを、複数のデータ保持手段
２３〜２６のうちの第１のデータ保持手段２３に供給
し、シフトクロック発生手段４３のシフトクロックによ
り第１のデータ保持手段２３の次段の第２のデータ保持
手段２４に最大公約数のビット長のパラレルデータをシ
フトし、順次、複数のデータ保持手段２３〜２６のすべ
てに最大公約数のビット長のパラレルデータをシフトし
た後に、出力信号発生手段４４の出力信号により複数の
データ保持手段２３〜２６から連続した他のビット長の
パラレルデータを出力するようにしたものである。

【００１３】また、本発明のデータ変換方法は、図１乃
至図３に示す如く、一のビット長のパラレルデータを他
のビット長のパラレルデータに並び変えるデータ変換方
法において、一のビット長のパラレルデータを、一のビ
ット長および他のビット長の最大公約数のビット長のパ
ラレルデータに変換し、少なくとも他のビット長を最大
公約数で割った数だけ、最大公約数のビット長のパラレ
ルデータを所定時間ずらして、複数段階に亘って連続的
に保持し、所定時間を、一のビット長のパラレルデータ
のクロックに一のビット長を最大公約数で割った数をか
けた値に相当するシフトクロックにより生成し、変換さ
れた最大公約数のビット長のパラレルデータを、複数の
データ保持段階のうちの第１のデータ保持段階で保持
し、シフトクロックにより第１のデータ保持段階の次段
の第２のデータ保持段階に最大公約数のビット長のパラ
レルデータをシフトし、順次、複数のデータ保持段階の
すべてに最大公約数のビット長のパラレルデータをシフ
トした後に、シフトクロックに基づいて得られる出力信
号毎に複数段階に亘って連続的に保持していた最大公約
数のビット長のパラレルデータを出力することにより、
他のビット長のパラレルデータを出力するようにしたも
のである。

【００１４】また、本発明のデータ変換装置は、図１乃
至図３に示す如く、上述において、一のビット長のパラ
レルデータは、音声信号を記録再生するＰＣＭレコーダ
装置５１から再生されるものである。

【００１５】また、本発明のデータ変換装置は、図１乃
至図３に示す如く、上述において、一のビット長のパラ
レルデータは２０ビットまたは２４ビットであり、他の
ビット長のパラレルデータは８ビットまたは１６ビット
であるものである。

【００１６】また、本発明のデータ変換装置は、図１乃
至図３に示す如く、上述において、出力信号発生手段４
４は、シフトクロック発生手段４３のシフトクロックを
所定周期で分周する分周器であるものである。

【００１７】また、本発明のデータ変換装置は、図１乃
至図３に示す如く、上述において、他のビット長のパラ
レルデータは、コンピュータ装置６０に供給されるもの
である。

【００１８】また、本発明のデータ変換装置は、図１乃
至図３に示す如く、上述において、一のビット長のパラ
レルデータは２０ビットであり、他のビット長のパラレ
ルデータは１６ビットであり、複数のデータ保持手段２
３〜２６は、４個のラッチからなるものである。

【００１９】

【作用】本発明によれば、ビット長変換手段２２により
変換された最大公約数のビット長のパラレルデータを、
複数のデータ保持手段２３〜２６のうちの第１のデータ
保持手段２３に供給し、シフトクロック発生手段４３の
シフトクロックにより第１のデータ保持手段２３の次段
の第２のデータ保持手段２４に最大公約数のビット長の
パラレルデータをシフトし、順次、複数のデータ保持手
段２３〜２６のすべてに最大公約数のビット長のパラレ
ルデータをシフトした後に、出力信号発生手段４４の出
力信号により複数のデータ保持手段２３〜２６から連続
した他のビット長のパラレルデータを出力するようにし
たので、最大公約数のビット長のデータを順次ずらして
所望のビット長のデータを簡単に生成することができ
る。

【００２０】また、本発明によれば、一のビット長のパ
ラレルデータを、一のビット長および他のビット長の最
大公約数のビット長のパラレルデータに変換し、少なく
とも他のビット長を最大公約数で割った数だけ、最大公
約数のビット長のパラレルデータを所定時間ずらして、
複数段階に亘って連続的に保持し、所定時間を、一のビ
ット長のパラレルデータのクロックに一のビット長を最
大公約数で割った数をかけた値に相当するシフトクロッ
クにより生成し、変換された最大公約数のビット長のパ
ラレルデータを、複数のデータ保持段階のうちの第１の
データ保持段階で保持し、シフトクロックにより第１の
データ保持段階の次段の第２のデータ保持段階に最大公
約数のビット長のパラレルデータをシフトし、順次、複
数のデータ保持段階のすべてに最大公約数のビット長の
パラレルデータをシフトした後に、シフトクロックに基
づいて得られる出力信号毎に複数段階に亘って連続的に
保持していた最大公約数のビット長のパラレルデータを
出力することにより、他のビット長のパラレルデータを
出力するようにしたので、並び変えるデータのビット長
の比に基づいて、連続で一定レートの所望のビット長の
データを簡単に生成することができる。

【００２１】また、本発明によれば、上述において、一
のビット長のパラレルデータは、音声信号を記録再生す
るＰＣＭレコーダ装置５１から再生されるので、ＰＣＭ
レコーダ装置５１から再生される音声信号を所望のビッ
ト長のデータに簡単に変換することができる。

【００２２】また、本発明によれば、上述において、一
のビット長のパラレルデータは２０ビットまたは２４ビ
ットであり、他のビット長のパラレルデータは８ビット
または１６ビットであるので、２０ビットまたは２４ビ
ットのデータを８ビットまたは１６ビットのデータに簡
単に変換することができる。

【００２３】また、本発明によれば、上述において、出
力信号発生手段４４は、シフトクロック発生手段４３の
シフトクロックを所定周期で分周する分周器であるの
で、この分周器によりシフトクロックを分周することに
より、容易にシフトクロックから出力信号を生成するこ
とができる。

【００２４】また、本発明によれば、上述において、他
のビット長のパラレルデータは、コンピュータ装置６０
に供給されるので、コンピュータ装置６０に適するビッ
ト長のデータに簡単に変換することができる。

【００２５】また、本発明によれば、上述において、一
のビット長のパラレルデータは２０ビットであり、他の
ビット長のパラレルデータは１６ビットであり、複数の
データ保持手段２３〜２６は、４個のラッチからなるの
で、４個のラッチから各々４ビットずつ合計１６ビット
のデータを得ることができ、簡単な構成で所望のビット
長のデータを得ることができる。

【００２６】

【実施例】図１は、本発明によるデータ変換装置の一実
施例の概要を示すブロック図である。この例において
は、２０ビットのデータを１６ビットに変換する例を示
す。この場合、２０ビットおよび１６ビットは共に４の
倍数である点に着目し、２０ビットと１６ビットの最大
公約数である４ビットを１単位として、以下のような構
成をする。

【００２７】図１において、１〜２０はデータ入力端子
であり、２０ビットの入力データをマルチプレクサ２２
に供給するようにしている。マイクロコンピュータ２１
は、マルチプレクサ２２の変換後の出力データのビット
数を決定する選択信号を入力するものであり、例えば、
マイクロコンピュータ２１に接続された図示しないディ
ップスイッチ等の操作部により出力データのビット数を
設定し、マイクロコンピュータ２１から選択信号が供給
される。この例においては、選択信号により、マルチプ
レクサ２２は２０ビットの入力データを４ビットのデー
タに変換する。２０ビットと１６ビットの最大公約数が
４ビットであるからである。

【００２８】ラッチ２３〜ラッチ２６は、４個直列に接
続され、マルチプレクサ２２から供給される４ビットの
パラレルデータを順次保持するものである。ラッチを４
個設けるのは、２０ビットと１６ビットの最大公約数で
ある４ビットを４つ並べると１６ビットを得ることがで
きるからである。つまり、出力データの１６ビットを最
大公約数４で割った数だけラッチを設けることになる。

【００２９】クロック発生器４３は、ラッチ２３〜ラッ
チ２６間において４ビットのパラレルデータを順次シフ
トさせるためのシフトクロックを生成し、シフトクロッ
ク信号線４５を介してラッチ２３〜ラッチ２６のそれぞ
れに供給するものである。このシフトクロックは、２０
ビットの入力データの周波数の周期の５倍の周期のクロ
ックである。つまり、入力データのクロックに、入力デ
ータの２０ビットを最大公約数４で割った数である５を
かけたクロックである。

【００３０】分周器４４は、クロック発生器４３から供
給されるシフトクロックを４倍の周期で分周してラッチ
信号を生成する。このラッチ信号は、ラッチ２３〜ラッ
チ２６のすべてに４ビットのパラレルデータがシフトし
た後にラッチ２３〜ラッチ２６に連続した１６ビットの
パラレルデータを出力させるためのものであり、ラッチ
信号線４６を介してラッチ２３〜ラッチ２６のそれぞれ
に供給するものである。

【００３１】データ出力端子２７〜３０は、ラッチ２３
の出力側に接続され、ラッチ信号によりラッチされた４
ビットのパラレルデータを外部に出力するためのもので
ある。データ出力端子３１〜３４は、ラッチ２４の出力
側に接続され、ラッチ信号によりラッチされた４ビット
のパラレルデータを外部に出力するためのものである。

【００３２】データ出力端子３５〜３８は、ラッチ２５
の出力側に接続され、ラッチ信号によりラッチされた４
ビットのパラレルデータを外部に出力するためのもので
ある。データ出力端子３９〜４２は、ラッチ２６の出力
側に接続され、ラッチ信号によりラッチされた４ビット
のパラレルデータを外部に出力するためのものである。
従って、データ出力端子２７〜４２から、連続した１６
ビットの出力データを得ることができる。

【００３３】上述したラッチ２３〜ラッチ２６は、例え
ば、それぞれその１つが、いわゆるＤフリップフロップ
を４つ並列に２段階設けられており、このうちの第１段
階のＤフリップフロップのクロック入力端子にシフトク
ロック信号線４５を接続し、４ビットのマルチプレクサ
出力信号を第１段階の４つのＤフリップフロップのＤ入
力端子に供給し、さらに第２段階の４つのＤフリップフ
ロップのクロック入力端子にラッチ信号線４６を接続
し、第１段階の４つのＤフリップフロップのＱ出力端子
を第２段階の４つのＤフリップフロップのＤ入力端子に
接続し、第２段階の４つのＤフリップフロップのＱ出力
端子を、それぞれデータ出力端子２７〜４２に接続する
ように構成しても良い。

【００３４】また、４ビットのＤ入力端子およびＱ出力
端子を有するＤフリップフロップを１個ずつ２段階に直
列に設け、第１段階のＤフリップフロップのクロック入
力端子にシフトクロック信号線４５を接続し、４ビット
のマルチプレクサ出力信号を第１段階のＤフリップフロ
ップの４ビットのＤ入力端子に供給し、さらに第２段階
のＤフリップフロップのクロック入力端子にラッチ信号
線４６を接続し、第１段階のＤフリップフロップの４ビ
ットのＱ出力端子を第２段階のＤフリップフロップの４
ビットのＤ入力端子に接続し、第２段階のＤフリップフ
ロップの４ビットのＱ出力端子を、それぞれデータ出力
端子２７〜４２に接続するように構成しても良い。

【００３５】また、ラッチ２３〜ラッチ２６は、Ｄフリ
ップフロップ以外の他のフリップフロップを用いて構成
しても良い。

【００３６】このように構成された、この発明のデータ
変換装置の一実施例は、図２に示すような動作をする。
この場合も、２０ビットおよび１６ビットは共に４の倍
数である点に着目し、２０ビットと１６ビットの最大公
約数である４ビットを１単位として、以下のような動作
をする。

【００３７】図２Ａにおいて示すように、「１９ビッ
ト」〜「０ビット」までの２０ビットのパラレルの入力
データがマルチプレクサ２２のデータ入力端子１〜２０
に供給される。図２Ｂにおいて示すように、２０ビット
のパラレルデータに対して、図示しないディップスイッ
チにより「１」〜「５」の選択信号を設定して、選択信
号をマイクロコンピュータ２１に供給する。これによ
り、マルチプレクサ２２は、図２Ｃにおいて示すよう
に、「１９ビット」〜「１６ビット」、「１５ビット」
〜「１２ビット」、「１１ビット」〜「８ビット」、
「７ビット」〜「４ビット」、「３ビット」〜「０ビッ
ト」の４ビットずつ５個に区分された、マルチプレクサ
出力信号を出力する。４ビットずつ出力するのは、２０
ビットと１６ビットの最大公約数が４ビットであるから
である。

【００３８】また、図２Ｄにおいて示すように、シフト
クロック信号は、２０ビットの入力データの周波数の周
期の５倍の周期のクロックである。つまり、入力データ
のクロックに、入力データの２０ビットを最大公約数４
で割った数である５をかけたクロックである。このよう
なシフトクロックにより、ラッチ間においてデータをシ
フトさせる。

【００３９】まず第１に、図２において示すように、マ
ルチプレクサ２２から「１９ビット」〜「１６ビット」
までの４ビットのマルチプレクサ出力信号が、図２Ｄに
おいて示すような、シフトクロック信号の立ち上がりで
ラッチ２３に供給される。第２に、マルチプレクサ２２
から「１５ビット」〜「１２ビット」までの４ビットの
マルチプレクサ出力信号が、図２Ｄにおいて示すよう
な、シフトクロック信号の立ち上がりでラッチ２３に供
給されると同時に、ラッチ２３から「１９ビット」〜
「１６ビット」までの４ビットのマルチプレクサ出力信
号が、ラッチ２４に供給される。

【００４０】第３に、マルチプレクサ２２から「１１ビ
ット」〜「８ビット」までの４ビットのマルチプレクサ
出力信号が、図２Ｄにおいて示すような、シフトクロッ
ク信号の立ち上がりでラッチ２３に供給されると同時
に、ラッチ２３から「１５ビット」〜「１２ビット」ま
での４ビットのマルチプレクサ出力信号が、ラッチ２４
に供給され、ラッチ２４から「１９ビット」〜「１６ビ
ット」までの４ビットのマルチプレクサ出力信号が、ラ
ッチ２５に供給される。

【００４１】第４に、マルチプレクサ２２から「７ビッ
ト」〜「４ビット」までの４ビットのマルチプレクサ出
力信号が、図２Ｄにおいて示すような、シフトクロック
信号の立ち上がりでラッチ２３に供給されると同時に、
ラッチ２３から「１１ビット」〜「８ビット」までの４
ビットのマルチプレクサ出力信号が、ラッチ２４に供給
され、ラッチ２４から「１５ビット」〜「１２ビット」
までの４ビットのマルチプレクサ出力信号が、ラッチ２
５に供給され、ラッチ２５から「１９ビット」〜「１６
ビット」までの４ビットのマルチプレクサ出力信号が、
ラッチ２６に供給される。

【００４２】以上のように、マルチプレクサ２２からの
４ビットのマルチプレクサ出力信号が、最初にラッチ２
３に供給され、次にラッチ２３からラッチ２４に供給さ
れ、次にラッチ２４からラッチ２５に供給され、次にラ
ッチ２５からラッチ２６にと、順次供給される。

【００４３】従って、図２Ｆに示すように、ラッチ２３
に「１９ビット」〜「１６ビット」、「１５ビット」〜
「１２ビット」、「１１ビット」〜「８ビット」、「７
ビット」〜「４ビット」のように４ビットのマルチプレ
クサ出力信号が順次供給され、これにシフトクロック１
周期分遅れて、図２Ｇに示すように、ラッチ２４に、
「１９ビット」〜「１６ビット」、「１５ビット」〜
「１２ビット」、「１１ビット」〜「８ビット」までの
４ビットのマルチプレクサ出力信号が供給され、これに
シフトクロック１周期分遅れて、図２Ｈに示すように、
ラッチ２５に「１９ビット」〜「１６ビット」、「１５
ビット」〜「１２ビット」までの４ビットのマルチプレ
クサ出力信号が供給され、これにシフトクロック１周期
分遅れて、図２Ｉに示すように、ラッチ２６に「１９ビ
ット」〜「１６ビット」までの４ビットのマルチプレク
サ出力信号が供給される。

【００４４】そして、図２Ｅに示すような、シフトクロ
ックを４倍の周期で分周したラッチ信号の立ち下がりを
ラッチ２３〜ラッチ２６が検知すると、ラッチ２３から
は「７ビット」〜「４ビット」、ラッチ２４からは「１
１ビット」〜「８ビット」、ラッチ２５からは「１５ビ
ット」〜「１２ビット」、ラッチ２６からは「１９ビッ
ト」〜「１６ビット」の４ビットの出力データがそれぞ
れ出力される。

【００４５】従って、図２Ｊに示すように、「１９ビッ
ト」〜「４ビット」までの１６ビットの出力信号が、同
時に、データ出力端子２７〜４２から得られる。図２Ｊ
に示した１６ビットのデータは、パラレルに出力され
る。ラッチを４個設けるのは、２０ビットと１６ビット
の最大公約数である４ビットを４つ並べると１６ビット
を得ることができるからである。つまり、出力データの
１６ビットを最大公約数４で割った数だけラッチを設け
ることになる。

【００４６】また、これに連続して、上述した動作を繰
り返すようにする。つまり、図２Ｆに示すように、ラッ
チ２３に「３ビット」〜「０ビット」、「１９ビット」
〜「１６ビット」、「１５ビット」〜「１２ビット」、
「１１ビット」〜「８ビット」までの４ビットのマルチ
プレクサ出力信号が順次供給され、これにシフトクロッ
ク１周期分遅れて、図２Ｇに示すように、ラッチ２４
に、「３ビット」〜「０ビット」、「１９ビット」〜
「１６ビット」、「１５ビット」〜「１２ビット」まで
の４ビットのマルチプレクサ出力信号が供給され、これ
にシフトクロック１周期分遅れて、図２Ｈに示すよう
に、ラッチ２５に「３ビット」〜「０ビット」、「１９
ビット」〜「１６ビット」までの４ビットのマルチプレ
クサ出力信号が供給され、これにシフトクロック１周期
分遅れて、図２Ｉに示すように、ラッチ２６に「３ビッ
ト」〜「０ビット」までの４ビットのマルチプレクサ出
力信号が供給される。

【００４７】そして、図２Ｅに示すような、シフトクロ
ックを４倍の周期で分周したラッチ信号の立ち下がりを
ラッチ２３〜ラッチ２６が検知すると、ラッチ２３から
は「１１ビット」〜「８ビット」、ラッチ２４からは
「１５ビット」〜「１２ビット」、ラッチ２５からは
「１９ビット」〜「１６ビット」、ラッチ２６からは
「３ビット」〜「０ビット」の４ビットの出力データが
それぞれ出力される。従って、図２Ｊに示すように、
「３ビット」〜「０ビット」、「１９ビット」〜「１６
ビット」、「１５ビット」〜「１２ビット」、「１１ビ
ット」〜「８ビット」までの１６ビットの出力信号がデ
ータ出力端子２７〜４２から得られる。

【００４８】図３は、以上説明したデータ変換装置の使
用例を示す構成図である。この図に示す使用例では、音
声信号を記録再生するＰＣＭレコーダ装置５１から供給
される２０ビットのオーディオデータをデータ変換装置
５９で１６ビットに変換して、コンピュータ装置６０に
供給する場合について示す。

【００４９】図３において、音声はマイク５０で音声信
号に変換され、２０ビットＡ／Ｄコンバータ５２に供給
される。２０ビットＡ／Ｄコンバータ５２に供給された
音声信号は、ディジタル信号に変換される。２０ビット
Ａ／Ｄコンバータ５２において変換された２０ビットデ
ィジタルオーディオデータは、記録系信号処理回路５３
に供給される。

【００５０】２０ビットディジタルオーディオデータ
は、記録系信号処理回路５３において例えば、エラー訂
正符号化や、変調等の信号処理をされた後に、ＲＦ信号
として記録ヘッド５４によりテープ５５に記録される。
テープ５５に記録された２０ビットディジタルオーディ
オデータは、再生ヘッド５６によりＲＦ信号として再生
され、再生系信号処理回路５７に供給される。

【００５１】再生系信号処理回路５７において、例え
ば、エラー訂正復号化や、復調等の信号処理をされた２
０ビットディジタルオーディオデータは、２０ビットデ
ィジタルオーディオ出力回路５８に供給される。２０ビ
ットディジタルオーディオデータは、２０ビットディジ
タルオーディオ出力回路５８において、所定の増幅等の
処理が施される。ここで、２０ビットＡ／Ｄコンバータ
５２、記録系信号処理回路５３、記録ヘッド５４、テー
プ５５、再生ヘッド５６、再生系信号処理回路５７、２
０ビットディジタルオーディオ出力回路５８で、ＰＣＭ
レコーダ装置５１を構成する。また、ＰＣＭレコーダ装
置５１は、テープ５５に替えて、図示しないディスクに
より２０ビットディジタルオーディオデータを記録再生
するようにしても良い。

【００５２】２０ビットディジタルオーディオ出力回路
５８から供給された２０ビットディジタルオーディオデ
ータは、データ変換装置５９に供給される。データ変換
装置５９は、図１を参照して説明したように、２０ビッ
トディジタルオーディオデータを１６ビットディジタル
オーディオデータに変換する。データ変換装置５９にお
いて変換された１６ビットディジタルオーディオデータ
は、コンピュータ装置６０に供給され、コンピュータ装
置６０において、動作中のオーディオデータ取り込みソ
フトウエア等によって、データ処理が施される。コンピ
ュータ装置６０においてデータ処理が施されたディジタ
ルオーディオデータは、例えば、ＳＣＳＩ（Ｓｍａｌｌ
Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃ
ｅ）インタフェース回路等を介して、図示しないハード
ディスクや、光磁気ディスクに供給されて、記録され
る。

【００５３】上例によれば、ビット長変換手段としての
マルチプレクサ２２により変換された、入力データのビ
ット長と出力データのビット長の最大公約数のビット長
のパラレルデータを、複数のデータ保持手段２３〜２６
のうちの第１のデータ保持手段としてのラッチ２３に供
給し、シフトクロック発生手段としてのクロック発生器
４３のシフトクロックにより第１のデータ保持手段とし
てのラッチ２３の次段の第２のデータ保持手段としての
ラッチ２４に最大公約数のビット長のパラレルデータを
シフトし、順次、複数のデータ保持手段としてのラッチ
２３〜２６のすべてに最大公約数のビット長のパラレル
データをシフトした後に、出力信号発生手段としての分
周器４４の出力信号により複数のデータ保持手段２３〜
２６から連続した出力データのビット長のパラレルデー
タを出力するようにしたので、入力データのビット長と
出力データのビット長の最大公約数のビット長のデータ
を順次ずらして所望のビット長のデータを簡単に生成す
ることができる。

【００５４】また、上例によれば、少なくとも出力デー
タのビット長をこの最大公約数で割った数だけ、最大公
約数のビット長のパラレルデータを、入力データのクロ
ックに入力データのビット長をこの最大公約数で割った
数をかけた値に相当するシフトクロックによりずらし
て、複数段階に亘って連続的に保持し、変換された最大
公約数のビット長のパラレルデータを、複数のデータ保
持段階のうちの第１のデータ保持段階で保持し、シフト
クロックにより第１のデータ保持段階の次段の第２のデ
ータ保持段階に最大公約数のビット長のパラレルデータ
をシフトし、順次、複数のデータ保持段階のすべてに最
大公約数のビット長のパラレルデータをシフトした後
に、シフトクロックに基づいて得られる出力信号毎に複
数段階に亘って連続的に保持していた最大公約数のビッ
ト長のパラレルデータを出力することにより、出力デー
タのビット長のパラレルデータを出力するようにしたの
で、並び変えるデータのビット長の比に基づいて、連続
で一定レートの所望のビット長のデータを簡単に生成す
ることができる。

【００５５】また、上例によれば、上述において、一の
ビット長のパラレルデータは、音声信号を記録再生する
ＰＣＭレコーダ装置５１から再生されるので、ＰＣＭレ
コーダ装置５１から再生される音声信号を所望のビット
長のデータに簡単に変換することができる。

【００５６】上例においては、２０ビットの入力データ
を１６ビットの出力データに変換する例のみを示した
が、２４ビットの入力データを１６ビットの出力データ
に変換するようにしてもよい。また、２０ビットの入力
データを８ビットの出力データに変換するようにしても
よい。また、２４ビットの入力データを８ビットの出力
データに変換するようにしてもよい。これらの場合、マ
ルチプレクサの選択信号およびビット数の切り換え、な
らびにラッチの数を変えるようにすれば良い。

【００５７】また、上例によれば、上述において、一の
ビット長のパラレルデータは２０ビットまたは２４ビッ
トであり、他のビット長のパラレルデータは８ビットま
たは１６ビットであるので、２０ビットまたは２４ビッ
トのデータを８ビットまたは１６ビットのデータに簡単
に変換することができる。

【００５８】また、上例によれば、上述において、出力
信号発生手段としての分周器４４は、シフトクロック発
生手段としてのクロック発生器４３のシフトクロックを
所定周期で分周する分周器であるので、この分周器によ
りシフトクロックを分周することにより、容易にシフト
クロックから出力信号を生成することができる。

【００５９】また、上例によれば、上述において、他の
ビット長のパラレルデータは、コンピュータ装置６０に
供給されるので、コンピュータ装置６０に適するビット
長のデータにに簡単に変換することができる。

【００６０】また、上例によれば、上述において、一の
ビット長のパラレルデータは２０ビットであり、他のビ
ット長のパラレルデータは１６ビットであり、複数のデ
ータ保持手段としてのラッチ２３〜２６は、４個のラッ
チからなるので、４個のラッチから各々４ビットずつ合
計１６ビットのデータを得ることができ、簡単な構成で
所望のビット長のデータを得ることができる。

【００６１】また、上例によれば、データ変換装置を単
体として使用した場合について説明したが、例えば、Ｐ
ＣＭレコーダ装置５１に搭載したり、あるいは、基板に
実装して、コンピュータ装置６０の図示しない拡張スロ
ットにセットし、デバイスドライバソフト等によって、
コンピュータ装置６０で使用するようにしても良い。

【００６２】

【発明の効果】本発明によれば、ビット長変換手段によ
り変換された一のビット長と他のビット長の最大公約数
のビット長のパラレルデータを、複数のデータ保持手段
のうちの第１のデータ保持手段に供給し、シフトクロッ
ク発生手段のシフトクロックにより第１のデータ保持手
段の次段の第２のデータ保持手段に最大公約数のビット
長のパラレルデータをシフトし、順次、複数のデータ保
持手段のすべてに最大公約数のビット長のパラレルデー
タをシフトした後に、出力信号発生手段の出力信号によ
り複数のデータ保持手段から連続した他のビット長のパ
ラレルデータを出力するようにしたので、一のビット長
と他のビット長の最大公約数のビット長のデータを順次
ずらして所望のビット長のデータを簡単に生成すること
ができる。

【００６３】また、本発明によれば、一のビット長のパ
ラレルデータを、一のビット長および他のビット長の最
大公約数のビット長のパラレルデータに変換し、少なく
とも他のビット長を最大公約数で割った数だけ、最大公
約数のビット長のパラレルデータを所定時間ずらして、
複数段階に亘って連続的に保持し、所定時間を、一のビ
ット長のパラレルデータのクロックに一のビット長を最
大公約数で割った数をかけた値に相当するシフトクロッ
クにより生成し、変換された最大公約数のビット長のパ
ラレルデータを、複数のデータ保持段階のうちの第１の
データ保持段階で保持し、シフトクロックにより第１の
データ保持段階の次段の第２のデータ保持段階に最大公
約数のビット長のパラレルデータをシフトし、順次、複
数のデータ保持段階のすべてに最大公約数のビット長の
パラレルデータをシフトした後に、シフトクロックに基
づいて得られる出力信号毎に複数に亘って連続的に保持
していた最大公約数のビット長のパラレルデータを出力
することにより、他のビット長のパラレルデータを出力
するようにしたので、並び変えるデータのビット長の比
に基づいて、連続で一定レートの所望のビット長のデー
タを簡単に生成することができる。

【００６４】また、本発明によれば、上述において、一
のビット長のパラレルデータは、音声信号を記録再生す
るＰＣＭレコーダ装置から再生されるので、ＰＣＭレコ
ーダ装置から再生される音声信号を所望のビット長のデ
ータに簡単に変換することができる。

【００６５】また、本発明によれば、上述において、一
のビット長のパラレルデータは２０ビットまたは２４ビ
ットであり、他のビット長のパラレルデータは８ビット
または１６ビットであるので、２０ビットまたは２４ビ
ットのデータを８ビットまたは１６ビットのデータに簡
単に変換することができる。

【００６６】また、本発明によれば、上述において、出
力信号発生手段は、シフトクロック発生手段のシフトク
ロックを所定周期で分周する分周器であるので、この分
周器によりシフトクロックを分周することにより、容易
にシフトクロックから出力信号を生成することができ
る。

【００６７】また、本発明によれば、上述において、他
のビット長のパラレルデータは、コンピュータ装置に供
給されるので、コンピュータ装置に適するビット長のデ
ータに簡単に変換することができる。

【００６８】また、本発明によれば、上述において、一
のビット長のパラレルデータは２０ビットであり、他の
ビット長のパラレルデータは１６ビットであり、複数の
データ保持手段２３〜２６は、４個のラッチからなるの
で、４個のラッチから各々４ビットずつ合計１６ビット
のデータを得ることができ、簡単な構成で所望のビット
長のデータを得ることができる。

【図面の簡単な説明】

【図１】本発明のデータ変換装置の一実施例のブロック
図である。

【図２】本発明のデータ変換装置の一実施例の動作を説
明する図であり、図２Ａは入力データ、図２Ｂは選択信
号、図２Ｃはマルチプレクサ出力信号、図２Ｄはシフト
クロック信号、図２Ｅはラッチ信号、図２Ｆはラッチ２
３のデータ、図２Ｇはラッチ２４のデータ、図２Ｈはラ
ッチ２５のデータ、図２Ｉはラッチ２６のデータ、図２
Ｊは出力データである。

【図３】本発明のデータ変換装置の一実施例の使用例を
説明する図である。

【図４】従来のデータ変換装置の動作を説明する図であ
り、図４Ａは入力データ、図４Ｂは１６ビットずつ抜き
取ったデータ、図４Ｃは出力信号である。

【符号の説明】 １〜２０ データ入力端子 ２１ マイクロコンピュータ ２２ マルチプレクサ ２３〜２６ ラッチ ２７〜４２ データ出力端子 ４３ クロック発生器 ４４ 分周器 ４５ シフトクロック信号線 ４６ ラッチ信号線 ５０ マイク ５１ ＰＣＭレコーダ装置 ５２ ２０ビットＡ／Ｄコンバータ ５３ 記録系信号処理回路 ５４ 記録ヘッド ５５ テープ ５６ 再生ヘッド ５７ 再生系信号処理回路 ５８ ２０ビットディジタルオーディオ出力回路 ５９ データ変換装置 ６０ コンピュータ装置

Claims (7)

【特許請求の範囲】
1. 【請求項１】 一のビット長のパラレルデータを他のビ
   ット長のパラレルデータに並び変えるデータ変換装置に
   おいて、 上記一のビット長のパラレルデータを、上記一のビット
   長および上記他のビット長の最大公約数のビット長のパ
   ラレルデータに変換するビット長変換手段と、 少なくとも上記他のビット長を上記最大公約数で割った
   数だけ、上記最大公約数のビット長のパラレルデータを
   所定時間ずらして、連続的に保持する複数のデータ保持
   手段と、 上記所定時間を、上記一のビット長のパラレルデータが
   有するクロックに上記一のビット長を上記最大公約数で
   割った数をかけた値に相当するシフトクロックにより生
   成するシフトクロック発生手段と、 上記シフトクロックに基づいて得られる出力信号毎に上
   記複数のデータ保持手段にされぞれ保持された上記最大
   公約数のビット長のパラレルデータを出力する出力信号
   発生手段とを設け、 上記ビット長変換手段により変換された上記最大公約数
   のビット長のパラレルデータを、上記複数のデータ保持
   手段のうちの第１のデータ保持手段に供給し、上記シフ
   トクロック発生手段の上記シフトクロックにより上記第
   １のデータ保持手段の次段の第２のデータ保持手段に上
   記最大公約数のビット長のパラレルデータをシフトし、
   順次、上記複数のデータ保持手段のすべてに上記最大公
   約数のビット長のパラレルデータをシフトした後に、上
   記出力信号発生手段の上記出力信号により上記複数のデ
   ータ保持手段から連続した上記他のビット長のパラレル
   データを出力するようにしたことを特徴とするデータ変
   換装置。
2. 【請求項２】 一のビット長のパラレルデータを他のビ
   ット長のパラレルデータに並び変えるデータ変換方法に
   おいて、 上記一のビット長のパラレルデータを、上記一のビット
   長および上記他のビット長の最大公約数のビット長のパ
   ラレルデータに変換し、 少なくとも上記他のビット長を上記最大公約数で割った
   数だけ、上記最大公約数のビット長のパラレルデータを
   所定時間ずらして、複数段階に亘って連続的に保持し、 上記所定時間を、上記一のビット長のパラレルデータが
   有するクロックに上記一のビット長を上記最大公約数で
   割った数をかけた値に相当するシフトクロックにより生
   成し、 変換された上記最大公約数のビット長のパラレルデータ
   を、上記複数のデータ保持段階のうちの第１のデータ保
   持段階で保持し、上記シフトクロックにより上記第１の
   データ保持段階の次段の第２のデータ保持段階に上記最
   大公約数のビット長のパラレルデータをシフトし、順
   次、上記複数のデータ保持段階のすべてに上記最大公約
   数のビット長のパラレルデータをシフトした後に、 上記シフトクロックに基づいて得られる出力信号毎に上
   記複数段階に亘って連続的に保持していた上記最大公約
   数のビット長のパラレルデータを出力することにより、
   上記他のビット長のパラレルデータを出力するようにし
   たことを特徴とするデータ変換方法。
3. 【請求項３】 請求項１記載のデータ変換装置におい
   て、 上記一のビット長のパラレルデータは、音声信号を記録
   再生するＰＣＭレコーダ装置から再生されるものである
   ことを特徴とするデータ変換装置。
4. 【請求項４】 請求項１記載のデータ変換装置におい
   て、 上記一のビット長のパラレルデータは２０ビットまたは
   ２４ビットであり、 上記他のビット長のパラレルデータは８ビットまたは１
   ６ビットであることを特徴とするデータ変換装置。
5. 【請求項５】 請求項１記載のデータ変換装置におい
   て、 上記出力信号発生手段は、上記シフトクロック発生手段
   の上記シフトクロックを所定周期で分周する分周器であ
   ることを特徴とするデータ変換装置。
6. 【請求項６】 請求項１記載のデータ変換装置におい
   て、 上記他のビット長のパラレルデータは、コンピュータ装
   置に供給されることを特徴とするデータ変換装置。
7. 【請求項７】 請求項１記載のデータ変換装置におい
   て、 上記一のビット長のパラレルデータは２０ビットであ
   り、 上記他のビット長のパラレルデータは１６ビットであ
   り、 上記複数のデータ保持手段は、４個のラッチからなるこ
   とを特徴とするデータ変換装置。