JP3442939B2

JP3442939B2 - デジタル音響信号の再生方法および装置

Info

Publication number: JP3442939B2
Application number: JP24980496A
Authority: JP
Inventors: 竜太郎 ▲高▼橋; 國彦大林
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1996-09-20
Filing date: 1996-09-20
Publication date: 2003-09-02
Anticipated expiration: 2016-09-20
Also published as: JPH1097763A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、デジタル音響信号
を記録した光磁気ディスクや磁気テープなどの記録媒体
から再生するための方法および装置に関する。

【０００２】

【従来の技術】図５は、従来からの一般的なデジタル音
響信号の記録再生装置１の電気的構成を示すブロック図
である。レコード会社等の音源製作側では、音響信号源
２Ｌ，２Ｒによって発生された左右各チャネルのアナロ
グ音響信号を、記録装置３において、記録用のデジタル
シリアル信号に変換し、該デジタルシリアル信号を記録
したコンパクトディスクなどの記録媒体４を作成する。
前記記録媒体４は、ユーザなどの再生側の再生装置５に
よって再生され、再生された左右各チャネルのアナログ
音響信号は、アンプ６Ｌ，６Ｒで増幅された後、スピー
カ７Ｌ，７Ｒによってそれぞれ音響化される。

【０００３】記録装置３において、前記音響信号源２
Ｌ，２Ｒからの左右各チャネルのアナログ音響信号は、
アナログ／デジタル変換器１１Ｌ，１１Ｒにおいて、そ
れぞれ所定のサンプリング周波数、たとえば４４．１ｋ
Ｈｚ、および所定のビット数、たとえば１６ビットのパ
ラレル信号に変換された後、パラレルシリアル変換回路
１２に入力される。パラレルシリアル変換回路１２は、
入力されたパラレル信号を所定データ長、たとえば１バ
イト単位に分割して時分割多重化する。パラレルシリア
ル変換回路１２からの出力は、誤り訂正符号付加回路１
３に入力され、この誤り訂正符号付加回路１３において
前記所定単位毎にデータの並換えが行われるとともに、
誤り訂正符号が付加されてデジタル変調回路１４へ出力
される。デジタル変調回路１４は、サブコード発生回路
１５で発生されたアドレスやプリエンファシスの有無等
を表すサブコードを付加して記録用の前記デジタルシリ
アル信号を作成し、記録部１６へ出力する。記録部１６
は、入力された前記デジタルシリアル信号に対応して、
前記記録媒体４にデータを記録してゆく。

【０００４】一方、再生装置５において、再生部２１で
前記記録媒体４から読取られ、デジタルデータに復調さ
れたデータは、誤り訂正回路２３およびサブコード処理
回路２４に入力される。誤り訂正回路２３で訂正の行わ
れたデータは、シリアルパラレル変換回路２５において
前記所定ビット数の左右各チャネルのパラレルデータに
復号化された後、デジタル／アナログ変換器２７Ｌ，２
７Ｒにそれぞれ入力される。デジタル／アナログ変換器
２７Ｌ，２７Ｒで復調された左右各チャネルのアナログ
音響信号は、ローパスフィルタなどで実現されるアナロ
グフィルタ２８Ｌ，２８Ｒにおいてそれぞれ不要成分が
除去された後、前記アンプ６Ｌ，６Ｒへ出力される。

【０００５】また、サブコード処理回路２４は、付加さ
れているサブコードに対応して、ディエンファシス処理
などを行わせる。

【０００６】

【発明が解決しようとする課題】上述のように構成され
るデジタル音響信号の記録再生装置１では、音響信号デ
ータはマルチビット信号であるので、たとえば４チャネ
ル化などのフォーマットの変更が困難であるという問題
がある。

【０００７】この点、たとえば８チャネル化した従来技
術が特開昭６０−１５４３６３号公報で示されている。
この従来技術では、各チャネル当りのデータ量を削減す
るために、入力信号と予測信号との差を１ビット符号化
する適応デルタ変調符号器を用いて、８チャネル分のデ
ータと前記図５で示すような２チャネル分のデータ量と
を等しくしている。

【０００８】しかしながら、この従来技術では、前記適
応デルタ変調符号器からの出力は１ビットデータである
けれども、８チャネル分でパラレルデータとして扱われ
ている。したがって、信号処理に、依然としてパラレル
シリアル変換回路１２およびシリアルパラレル変換回路
２５等の大掛りな構成が必要になるという問題がある。

【０００９】本発明の目的は、複雑な信号処理回路を必
要とすることなく、フォーマットの変更を行うことがで
きるデジタル音響信号の再生方法および装置を提供する
ことである。

【００１０】

【課題を解決するための手段】本発明においては、複数
チャネルの各１ビットデジタル音響信号を、１サンプル
周期内で、予め定めるチャネル順に１サンプルずつ並
べ、少くともチャネル数を示すフラグに続けて記録媒体
に記録してゆく。

【００１１】上記の構成によれば、複数チャネルの１ビ
ットデジタル音響信号は、該１ビットデジタル音響信号
の１サンプル周期を前記チャネル数に分割した周期毎に
順次サンプリングされて合成されて、シリアル記録され
てゆく。すなわち、たとえば左右２つのチャネルである
ときには、両チャネルの１ビットデジタル音響信号は交
互にサンプリングされて記録される。

【００１２】したがって、記録媒体に記録されるデジタ
ル音響信号は、各チャネルの１ビットデジタル音響信号
のサンプリング周波数が前記複数チャネル倍となって合
成された１ビットシリアル信号であり、音響信号データ
の前にフラグが付加されるだけで、該音響信号データ中
には他の制御用データが含まれていないので、記録側で
は、簡単な構成で信号合成を行い、記録用の前記１ビッ
トシリアル信号を作成することができる。また再生側で
は、再生された前記１ビットシリアル信号を対応するチ
ャネル毎に振分けてゆくだけでよく、簡単な構成で信号
分割を行うことができる。さらにまた、再生された各チ
ャネルの１ビットデジタル音響信号を、その特徴を生か
して、低次のローパスフィルタなどの簡単な復調手段
で、アナログ音響信号に復調することができる。

【００１３】記録媒体から再生した上記のように作成さ
れている信号を、前記１サンプル周期内で、前記フラグ
に対応したチャネル数だけ、前記予め定める順序で１ビ
ットずつ振分けてゆき、振分けられた１ビットデータ
は、前記１サンプル周期だけ保持されて、各チャネルに
対応する復調手段へそれぞれ出力されるように構成する
こともできる。

【００１４】上記の構成によれば、記録媒体から再生さ
れた１ビットシリアル信号を前記フラグに対応したチャ
ネル数に、すなわちたとえば前記左右２チャネルである
ときには、左右交互に、また前記チャネルが、前方左、
前方右、後方左および後方右の４チャネルであるときに
は、これらの各チャネルに、再生された１ビットシリア
ル信号を順次的に振分けて、各チャネルに対応する１ビ
ットデジタル音響信号を再生する。

【００１５】したがって、複数チャネル分合成されてシ
リアル記録されていた１ビットシリアル信号から、各チ
ャネル毎に、そのチャネルに対応すべき１ビットデジタ
ル音響信号を忠実に再生することができる。

【００１６】本発明に係るデジタル音響信号の再生方法
は、記録媒体から再生した上記のように作成されている
信号を、前記１サンプル周期内で、再生すべきチャネル
数だけ、前記予め定める順序で１ビットずつ振分けてゆ
き、振分けられた１ビットデータは、前記１サンプル周
期に対して、（再生すべきチャネル数／記録されている
チャネル数）倍の期間だけ保持されて、各チャネルに対
応する復調手段へそれぞれ出力されることを特徴とす
る。

【００１７】上記の構成によれば、記録媒体から再生さ
れた１ビットシリアル信号を、再生すべきチャネル数
と、記録されているチャネル数とが異なる場合にも再生
可能とする。すなわちたとえば、前記再生すべきチャネ
ルが左右２チャネルであるときに、記録されているチャ
ネルが、前方左、前方右、後方左および後方右の４チャ
ネルであるときには、左右各チャネルに交互に振分けて
ゆくことによって、左右各チャネル側の出力には、前後
の加算された出力（前方左＋後方左および前方右＋後方
右）がそれぞれ導出される。

【００１８】したがって、複数チャネル分合成されてシ
リアル記録されていた１ビットシリアル信号を、所望と
する任意の再生チャネル数で再生を行うことができる。

【００１９】また、記録媒体から再生した上記のように
作成されている１ビットシリアル信号を、そのまま復調
手段へ出力するように構成することもできる。

【００２０】したがって、再生された複数チャネル分の
成分を有する１ビットシリアル信号は、単一チャネルで
再生、すなわちモノラル再生される。こうして、複数チ
ャネルの１ビットデジタル音響信号が、上述のように１
ビットシリアル記録されている信号を再生することによ
って、特別な構成を用いることなく、モノラル再生を行
うことができ、後続の復調手段では、低次のローパスフ
ィルタなどを用いることによって、そのままアナログ音
響信号に復調することができる。

【００２１】また、本発明においては、デジタル音響信
号の記録装置は、複数チャネル並列に設けられ、入力さ
れる音響信号を、第１のクロック信号に応答してそれぞ
れ１ビット符号化するデルタシグマ変調回路と、前記第
１のクロック信号および該第１のクロック信号の周波数
の前記チャネル数倍の周波数の第２のクロック信号を作
成するクロック信号源と、前記第２のクロック信号に応
答して、前記各チャネルのデルタシグマ変調回路からの
１ビットデジタル音響信号を、１サンプル周期内で、１
サンプルずつ予め定める順序でサンプリングしてゆく信
号合成手段と、少くとも前記チャネル数を示すフラグを
作成するフラグ作成手段と、前記フラグに続けて、前記
信号合成手段からの出力を記録媒体に記録してゆく記録
手段とを含む。

【００２２】上記の構成によれば、１ビットデジタル音
響信号のサンプリング周波数のチャネル数倍の第２のク
ロック信号をクロック信号源で作成して、信号合成手段
において、前記第２のクロック信号に応答して、複数チ
ャネルの１ビットデジタル音響信号を順次サンプリング
してゆくだけで、複数の各チャネルの１ビットデジタル
音響信号は、各チャネル間の同期が得られている状態で
シリアル記録されてゆく。

【００２３】したがって、複数チャネルのデジタル音響
信号の記録にあたって、まず１ビットデジタル音響信号
に変換した後、順次サンプリングする簡単な構成で、記
録用のシリアル信号を作成することができ、また第２の
クロック信号の周波数を変更するだけでチャネル数を変
更することができ、複雑な信号処理回路を用いることな
く、フォーマットの変更を行うことができる。

【００２４】また、本発明に係るデジタル音響信号の再
生装置は、前記記録手段で記録された信号を前記記録媒
体から再生する再生手段と、前記再生手段の出力から、
前記フラグを抽出し、前記チャネル数を判別する判別手
段と、前記判別手段の判別結果および前記再生手段の出
力に応答して、前記第２のクロック信号と等しい周波数
の再生クロック信号を発生する再生クロック信号源と、
前記再生手段の出力から、前記再生クロック信号に応答
して、１ビットデータを、再生すべきチャネル数だけ、
前記予め定める順序で１ビットずつ前記各チャネル毎に
振分けてゆき、振分けた１ビットデータを、前記第１の
クロック信号に対応した１サンプル周期に対して、（再
生すべきチャネル数／記録されているチャネル数）倍の
期間だけ保持して復調手段へ出力するデータ分割手段と
を備えることを特徴とする。

【００２５】上記の構成によれば、各チャネルの１ビッ
トデジタル音響信号のサンプリング周波数のチャネル数
倍の周波数の再生クロック信号を再生クロック信号源で
作成し、その再生クロック信号に応答して、再生手段か
ら出力される１ビットデータを、チャネル毎に順次振分
けてゆく。

【００２６】したがって、信号を振分けるだけの簡単な
構成で、各チャネル毎に連続する１ビットデジタル音響
信号を忠実に再生してゆくことができる。

【００２７】

【発明の実施の形態】本発明の実施の一形態について、
図１〜図４に基づいて説明すれば以下のとおりである。

【００２８】図１は、本発明の実施の一形態のデジタル
音響信号の記録再生装置３１の電気的構成を示すブロッ
ク図である。この記録再生装置３１は、大略的に、レコ
ード会社等の音源製作側に設けられ、任意の複数チャネ
ル（この図１の例では４チャネル）の音響信号源Ｇ１〜
Ｇ４からのアナログ音響信号を、１ビットシリアル信号
に変換して、コンパクトディスク等の記録媒体３２に記
録することができる記録装置３３と、ユーザ側に設けら
れ、前記記録媒体３２に記録されている１ビットシリア
ル信号を、前記複数の各チャネル毎のアナログ音響信号
に再生する再生装置３４とを備えて構成されている。

【００２９】記録装置３３は、複数の入力端子ＴＩ１，
ＴＩ２，ＴＩ３，ＴＩ４を備えて構成されており、各入
力端子ＴＩ１〜ＴＩ４を介して入力された前記音響信号
源Ｇ１〜Ｇ４からのアナログ音響信号は、デルタシグマ
変調回路Ｃ１〜Ｃ４にそれぞれ入力される。各デルタシ
グマ変調回路Ｃ１〜Ｃ４にはまた、クロック発生回路３
５から、予め定めるサンプリング周波数Ｆｓ、たとえば
コンパクトディスクのサンプリング周波数である４４．
１ｋＨｚをｆｓとするとき、Ｆｓ＝３２ｆｓのクロック
信号ＣＬＫ１が入力されている。各デルタシグマ変調回
路Ｃ１〜Ｃ４は、前記クロック信号ＣＬＫ１に同期し
て、前記音響信号源Ｇ１〜Ｇ４からのアナログ音響信号
を１ビットデジタル音響信号に符号化して、データ合成
部３６へ出力する。

【００３０】前記クロック発生回路３５には、フラグ設
定部３７から入力されたチャネル数フラグが入力されて
おり、該クロック発生回路３５はまた、前記クロック信
号ＣＬＫ１の周波数Ｆｓのさらにチャネル数倍のクロッ
ク信号ＣＬＫ２を作成し、前記データ合成部３６へ出力
する。前記チャネル数フラグは、各入力端子ＴＩ１から
ＴＩ４までのうち、何チャネル目までの入力アナログ音
響信号をデジタル音響信号に変換して記録媒体３２へ記
録するかを設定するためのフラグであり、２チャネルに
選択されているときには、入力端子ＴＩ１，ＴＩ２から
の入力アナログ音響信号のみが有効となって、デジタル
音響信号に変換されて記録媒体３２に記録される。

【００３１】また、前記フラグ設定部３７からは、プリ
アンブルフラグが設定される。このプリアンブルフラグ
は、記録媒体３２へ記録されるべき信号列の先頭を表す
フラグであり、１ビットシリアル信号の記録に先立っ
て、記録部３８によって記録媒体３２に記録される。記
録部３８は、前記プリアンブルフラグおよびチャネル数
フラグに引続き、データ合成部３６から出力される１ビ
ットシリアル信号を記録媒体３２へ記録してゆく。

【００３２】前記データ合成部３６は、たとえばマルチ
プレクサで実現され、または各入力端子ＴＩ１〜ＴＩ４
毎に設けられるＡＮＤゲートと、そのＡＮＤゲートの一
方の入力側を順次トリガ駆動して各デルタシグマ変調回
路Ｃ１〜Ｃ４からの入力信号を選択的に出力させるクロ
ックカウンタと、各ＡＮＤゲートからの出力を前記記録
部３８へ与えるＯＲゲートとなどによって実現されてい
る。

【００３３】したがって、データ合成部３６は、たとえ
ば前記チャネル数フラグが２に設定されているときに
は、図２（ａ）で示すクロック信号ＣＬＫ１に同期して
それぞれデルタシグマ変調された図２（ｂ）および図２
（ｃ）で示すデルタシグマ変調回路Ｃ１，Ｃ２からの左
右各チャネルの１ビットデジタル音響信号を、図２
（ｄ）で示すように周波数２Ｆｓのクロック信号ＣＬＫ
２に応答して、図２（ｅ）で示すように交互にサンプリ
ングして記録部３８へ出力してゆく。

【００３４】また、前記チャネル数フラグが４であると
きには、図３（ａ）で示すクロック信号ＣＬＫ１に同期
して図３（ｂ）〜図３（ｅ）で示すように各デルタシグ
マ変調回路Ｃ１〜Ｃ４でそれぞれサンプリングされた１
ビットデジタル音響信号を、図３（ｆ）で示すように周
波数４Ｆｓのクロック信号ＣＬＫ２に応答して、図３
（ｇ）で示すように順次的にサンプリングして記録部３
８へ出力してゆく。このようにして、記録装置３３で
は、複数チャネルの入力アナログ音響信号の１ビットデ
ータが、そのサンプル周期１／Ｆｓ内で順次的に並べら
れて、記録媒体３２へシリアル記録されてゆく。

【００３５】これに応答して、再生装置３４では、再生
部４１によって読出された１ビットシリアル信号から、
フラグ検出部４２において、前記プリアンブルフラグが
検出されてデータの先端が検知され、クロック発生回路
４３へ出力される。クロック発生回路４３は、前記プリ
アンブルフラグおよび再生部４１から出力される１ビッ
トシリアル信号に応答して、同期が確立されたクロック
信号ＣＬＫ３を発生し、データ分割部４５へ与える。

【００３６】データ分割部４５にはまた、フラグ検出部
４２において前記チャネル数フラグから検出された合成
されているチャネル数のデータが入力されている。さら
にこのデータ分割部４５にはまた、再生チャネル数設定
部４４から再生すべきチャネル数のデータが入力されて
いる。データ分割部４５は、クロック発生回路４３から
のクロック信号ＣＬＫ３に応答して、前記合成されてい
るチャネル数のデータおよび再生すべきチャネル数のデ
ータに対応する復調回路Ｄ１〜Ｄ４へ、再生部４１から
入力された１ビットシリアル信号を、順次振分けて出力
してゆく。

【００３７】すなわち、たとえば前述の図２で示すよう
に合成されているチャネル数が２であり、再生すべきチ
ャネル数が２であるときには、図２（ｄ）で示すような
前記クロック信号ＣＬＫ２と同一の２Ｆｓの周波数の前
記クロック信号ＣＬＫ３に応答して、図２（ｅ）で示す
ようなデータ分割部４５に入力される１ビットシリアル
信号は、復調回路Ｄ１，Ｄ２へ、それぞれ図２（ｂ）お
よび図２（ｃ）で示すように順次振分けられて出力され
てゆく。したがって、復調回路Ｄ１，Ｄ2 によって復調
されたアナログ音響信号は、左右各チャネルにそれぞれ
忠実に対応しており、このアナログ音響信号は、出力端
子ＴＯ１，ＴＯ２から前記アンプＡ１，Ａ２へそれぞれ
出力される。

【００３８】また、合成されているチャネル数が４であ
り、設定されている再生チャネル数も４であるときに
は、前記クロック信号ＣＬＫ３は、図３（ｆ）で示すよ
うに前記クロック信号ＣＬＫ２と同一の４Ｆｓの周波数
となり、データ分割部４５へ入力される図３（ｇ）で示
す１ビットシリアル信号は、図３（ｂ）〜図３（ｅ）で
示すように、それぞれ順次振分けられて復調回路Ｄ１〜
Ｄ４へ出力される。復調回路Ｄ１〜Ｄ４でアナログ音響
信号に復調された前方左、前方右、後方左および後方右
の各チャネルのアナログ音響信号は、端子ＴＯ１〜ＴＯ
４から前記アンプＡ１〜Ａ４へそれぞれ出力される。

【００３９】このように合成されているチャネル数と再
生すべきチャネル数とが相互に一致している場合には、
たとえばデータ分割部４５は、再生部４１からの１ビッ
トシリアル信号を各復調回路Ｄ１〜Ｄ４へ振分けてゆく
スイッチと、そのスイッチが導通している期間に与えら
れたデータを、１サンプル周期である１／Ｆｓだけ保持
することができるサンプルホールド回路などによって実
現することができる。また、復調回路Ｄ１〜Ｄ４は、遮
断周波数が前記Ｆｓであり、抵抗およびコンデンサから
成る低次のローパスフィルタなどで実現することができ
る。このローパスフィルタによって、１ビットデジタル
音響信号をアナログ音響信号にデジタル／アナログ変換
することができる。

【００４０】さらにまた、合成されているチャネル数が
４であり、設定されている再生チャネル数が２であると
きには、データ分割部４５は、前記図３（ｆ）で示すク
ロック信号ＣＬＫ３に応答して、２つの復調回路Ｄ１，
Ｄ２への出力のみを行い、前記１／Ｆｓ内で、それぞれ
図３（ｈ）および図３（ｉ）で示すように２つの１ビッ
トデータを出力する。したがって、スピーカＳ１，Ｓ２
からは、それぞれ前後チャネルを加算した左チャネルの
音響および右チャネルの音響が出力される。

【００４１】この場合、データ分割部４５は、再生部４
１からの１ビットシリアル信号を、１サンプル周期であ
る１／Ｆｓに対して、再生すべきチャネル数／記録され
ているチャネル数倍の期間だけ、すなわちこの図３
（ｈ）および図３（ｉ）の例では、２／４倍の期間だけ
保持する。このようにして、任意の再生チャネル数に対
応することができ、アンプやスピーカなどに既存の構成
を使用することができる。

【００４２】また、設定されている再生チャネルが、１
チャネルのモノラル再生であるときには、データ分割部
４５は出力の振分け動作を休止し、復調回路Ｄ１〜Ｄ４
の何れか、または全てに、再生された１ビットシリアル
信号をそのまま与える。これによって、モノラル再生を
行うことができる。

【００４３】図４は、前記デルタシグマ変調回路Ｃ１〜
Ｃ４の一構成例を示すブロック図である。このデルタシ
グマ変調回路Ｃ１〜Ｃ４は、高次（図４の例では７次）
のデルタシグマ変調回路で実現され、縦続接続される７
つの積分器Ｍ１〜Ｍ７を備えて構成されている。各積分
器Ｍ１〜Ｍ６からの出力は、乗算器Ａ２〜Ａ７をそれぞ
れ介して、次段の積分器Ｍ２〜Ｍ７に入力される。

【００４４】また、積分器Ｍ２，Ｍ３に関連して、該積
分器Ｍ３の出力を１サンプリング周期だけ遅延して出力
する遅延器Ｔ１と、この遅延器Ｔ１からの出力に所定の
乗算係数を乗算する乗算器Ａ１１と、乗算器Ａ１１から
の出力を積分器Ｍ２の入力側に負帰還する加算器Ｋ２と
から成る部分帰還ループが形成されている。同様に、積
分器Ｍ４，Ｍ５に関しては、遅延器Ｔ２、乗算器Ａ１２
および加算器Ｋ４から成る部分帰還ループが形成され、
積分器Ｍ６，Ｍ７に関しては、遅延器Ｔ３、乗算器Ａ１
３および加算器Ｋ６から成る部分帰還ループが形成され
ている。

【００４５】各積分器Ｍ１〜Ｍ７からの出力は、加算器
Ｋ１０において相互に加算された後、量子化器Ｑにおい
て『１』または『−１』の１ビット信号に量子化され
る。量子化器Ｑの量子化結果は、端子Ｐ２から出力され
るとともに、遅延器Ｔ０を介して、前記積分器Ｍ１の前
段側に設けられる前記加算器Ｋ１に負帰還される。端子
Ｐ１から入力される前記音響信号源Ｇ１〜Ｇ４からのア
ナログ音響信号は、この加算器Ｋ１において、前記遅延
器Ｔ０からの負帰還信号と加算された後、積分器Ｍ１に
入力される。

【００４６】このように、本発明に従うデジタル音響信
号の記録再生装置１では、複数チャネルの１ビットデジ
タル音響信号を記録媒体３２へシリアル記録するにあた
って、合成すべきチャネル数倍のクロック信号ＣＬＫ２
に応答して各チャネルの１ビットデジタル音響信号を順
次的に合成して、プリアンブルフラグおよびチャネル数
フラグに続けて記録媒体３２に記録する。

【００４７】したがって、記録媒体３２に記録される１
ビットシリアル信号の音響データ部分には、チャネル数
などを表す制御信号が含まれておらず、デルタシグマ変
調回路Ｃ１〜Ｃ４によって変調された１ビットデジタル
音響信号をリアルタイムで記録媒体３２に記録してゆ
き、再生側では忠実にチャネル分割をして再生すること
ができる。また、サンプリング周波数Ｆｓを変更して
も、クロック信号ＣＬＫ１，ＣＬＫ２の周波数を変更す
るだけで対応することができる。これによって、データ
合成部３６およびデータ分割部４５などに複雑な信号処
理回路を用いることなく、チャネル数およびサンプリン
グ周波数Ｆｓなどのフォーマットの変更に容易に対応す
ることができる。また、マルチビット信号への変換を行
っていないので、量子化歪がないという１ビットデジタ
ル音響信号の利点を、記録再生してもそのまま維持する
ことができる。

【００４８】なお、ユーザ側の再生装置３４は、再生チ
ャネル数が固定されていてもよく、その場合は復調回路
がそのチャネル数だけ設けられていればよく、またモノ
ラル再生のみの場合には、再生部４１と前記１次のロー
パスフィルタから成る復調回路だけで実現することがで
き、フォーマットの異なるデジタル音響信号を飛躍的に
簡単な構成の再生装置でモノラル再生を行うことができ
るようになる。さらにまた、プリエンファシスフラグな
どの必要となる他のフラグは、前記チャネル数フラグと
同様にプリアンブルフラグに続けて記録すればよい。

【００４９】

【発明の効果】以上のように、本発明においては、複数
チャネルの各１ビットデジタル音響信号を、該１ビット
デジタル音響信号の１サンプル周期をチャネル数に分割
した周期毎に順次サンプリングすることによって合成さ
れて、少くともチャネル数を示すフラグに続けて記録媒
体にシリアル記録してゆく。

【００５０】それゆえ、音響信号データの前にフラグが
付加されるだけで、該音響信号データ中には他の制御用
データが含まれていないので、記録側は、順次サンプリ
ングを行う簡単な構成で実現することができ、再生側
も、再生された前記１ビットシリアル信号を対応するチ
ャネル毎に振分けてゆく簡単な構成で実現することがで
きる。このようにして、複雑な信号処理回路を用いるこ
となく、フォーマットの変更を可能とすることができ
る。

【００５１】記録媒体から再生した上記のように作成さ
れている１ビットシリアル信号を、前記フラグに対応し
たチャネル数に順次的に振分けて、各チャネルに対応す
る１ビットデジタル音響信号を再生するように構成する
こともできる。

【００５２】それゆえ、複数チャネル分合成されてシリ
アル記録されていた１ビットシリアル信号から、各チャ
ネル毎に、そのチャネルに対応すべき１ビットデジタル
音響信号を忠実に再生することができる。

【００５３】本発明に係るデジタル音響信号の再生方法
では、以上のように、記録媒体から再生した上記のよう
に作成されている１ビットシリアル信号を、再生すべき
チャネル数だけ順次的に振分けて、該各再生すべきチャ
ネルの１ビットデジタル音響信号を再生する。

【００５４】それゆえ、複数チャネル分合成されてシリ
アル記録されていた１ビットシリアル信号を、所望とす
る任意の再生チャネル数で再生を行うことができる。

【００５５】また、記録媒体から再生した上記のように
作成されている１ビットシリアル信号を、そのまま復調
手段へ出力するように構成することもできる。

【００５６】それゆえ、１ビットシリアル信号を振分け
る前記のような特別な構成を用いることなく、モノラル
再生を行うことができる。

【００５７】また、本発明においては、入力される複数
チャネルの音響信号を、デルタシグマ変調回路において
第１のクロック信号に応答してそれぞれ１ビット符号化
した後、信号合成手段において前記第１のクロック信号
の周波数の前記チャネル数倍の周波数の第２のクロック
信号に応答して合成し、少くとも前記チャネル数を示す
フラグフラグに続けて記録媒体に記録してゆく。

【００５８】それゆえ、記録用のシリアル信号の作成
を、信号を順次サンプリングするだけの簡単な構成で行
うことができ、また前記第２のクロック信号の周波数を
変更するだけでチャネル数の変更を容易に行うことがで
き、こうして複雑な信号処理回路を用いることなく、フ
ォーマットの変更を可能とすることができる。

【００５９】また、本発明に係るデジタル音響信号の再
生装置は、以上のように、前記のように合成された信号
を、前記第２のクロック信号と等しい周波数の再生クロ
ック信号に応答して、再生すべきチャネル数だけ、前記
予め定める順序で１ビットずつ前記各チャネル毎に振分
けてゆき、振分けた１ビットデータを前記第１のクロッ
ク信号に対応した１サンプル周期に対して、（再生すべ
きチャネル数／記録されているチャネル数）倍の期間だ
け保持して復調手段へ出力することによって、各チャネ
ルの１ビットデジタル音響信号を再生する。

【００６０】それゆえ、信号を振分けるだけの簡単な構
成で、各チャネル毎に連続する１ビットデジタル音響信
号を忠実に再生してゆくことができる。

【図面の簡単な説明】

【図１】本発明の実施の一形態のデジタル音響信号の記
録再生装置の電気的構成を示すブロック図である。

【図２】前記記録再生装置によって２チャネルの１ビッ
トデジタル音響信号を合成して記録し、前記２チャネル
の１ビットデジタル音響信号に分離して再生する場合の
動作を説明するための図である。

【図３】前記記録再生装置によって４チャネルの１ビッ
トデジタル音響信号を合成して記録し、４チャネルまた
は２チャネルの前記１ビットデジタル音響信号に分離し
て再生する場合の動作を説明するための図である。

【図４】デルタシグマ変調回路の一構成例を示すブロッ
ク図である。

【図５】典型的な従来技術のデジタル音響信号の記録再
生装置の電気的構成を示すブロック図である。

【符号の説明】

３１記録再生装置３２記録媒体３３記録装置３４再生装置３５クロック発生回路（クロック信号源）３６データ合成部（信号合成手段）３７フラグ設定部（フラグ作成手段）３８記録部（記録手段）４１再生部（再生手段）４２フラグ検出部（判別手段）４３クロック発生回路（再生クロック信号源）４４再生チャネル数設定部４５データ分割部（データ分割手段）Ｃ１〜Ｃ４デルタシグマ変調回路Ｄ１〜Ｄ４復調回路Ｇ１〜Ｇ４音響信号源Ｓ１〜Ｓ４スピーカ

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G11B 20/10 G11B 20/12 H03M 3/02

Claims

(57)【特許請求の範囲】

【請求項１】複数チャネルの各１ビットデジタル音響信
号を、１サンプル周期内で、予め定めるチャネル順に１
サンプルずつ並べ、少くともチャネル数を示すフラグに
続けて記録した記録媒体から再生した信号を、前記１サ
ンプル周期内で、再生すべきチャネル数だけ、前記予め
定める順序で１ビットずつ振分けてゆき、振分けられた
１ビットデータは、前記１サンプル周期に対して、（再
生すべきチャネル数／記録されているチャネル数）倍の
期間だけ保持されて、各チャネルに対応する復調手段へ
それぞれ出力されることを特徴とするデジタル音響信号
の再生方法。
【請求項２】複数チャネル並列に設けられ、入力される
音響信号を、第１のクロック信号に応答してそれぞれ１
ビット符号化するデルタシグマ変調回路と、前記第１の
クロック信号および該第１のクロック信号の周波数の前
記チャネル数倍の周波数の第２のクロック信号を作成す
るクロック信号源と、前記第２のクロック信号に応答し
て、前記各チャネルのデルタシグマ変調回路からの１ビ
ットデジタル音響信号を、１サンプル周期内で、予め定
める順序で、１サンプルずつサンプリングしてゆく信号
合成手段と、少くとも前記チャネル数を示すフラグを作
成するフラグ作成手段と、前記フラグに続けて、前記信
号合成手段からの出力を記録媒体に記録してゆく記録手
段とを含むデジタル音響信号の記録装置の記録手段で記
録された信号を前記記録媒体から再生する再生手段と、前記再生手段の出力から、前記フラグを抽出し、前記チ
ャネル数を判別する判別手段と、前記判別手段の判別結果および前記再生手段の出力に応
答して、前記第２のクロック信号と等しい周波数の再生
クロック信号を発生する再生クロック信号源と、前記再生手段の出力から、前記再生クロック信号に応答
して、１ビットデータを、再生すべきチャネル数だけ、
前記予め定める順序で１ビットずつ前記各チャネル毎に
振分けてゆき、振分けた１ビットデータを、前記第１の
クロック信号に対応した１サンプル周期に対して、（再
生すべきチャネル数／記録されているチャネル数）倍の
期間だけ保持して復調手段へ出力するデータ分割手段と
を備えることを特徴とするデジタル音響信号の再生装
置。