JPH07271573A - マイクロ命令同期回路 - Google Patents
マイクロ命令同期回路Info
- Publication number
- JPH07271573A JPH07271573A JP5953394A JP5953394A JPH07271573A JP H07271573 A JPH07271573 A JP H07271573A JP 5953394 A JP5953394 A JP 5953394A JP 5953394 A JP5953394 A JP 5953394A JP H07271573 A JPH07271573 A JP H07271573A
- Authority
- JP
- Japan
- Prior art keywords
- microinstruction
- address
- output
- synchronization
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 マイクロ命令の容量を削減する。
【構成】 記憶回路２は、マイクロ命令のアドレス１０
０を記憶するアドレスレジスタ１と、入力データ１０１
を記憶する。マイクロ命令レジスタ３は、記憶回路２か
ら出力するマイクロ命令３００を記憶する。同期待ちカ
ウンタ４は、記憶回路２から出力するマイクロ命令のフ
ィールドの値を、同期待ちデータ（Ｔ数）３０１として
記憶する。制御回路５は、記憶回路２から出力するマイ
クロ命令３００と同期待ちカウンタ４の出力データ４０
０からマイクロ命令の実行を制御する。
０を記憶するアドレスレジスタ１と、入力データ１０１
を記憶する。マイクロ命令レジスタ３は、記憶回路２か
ら出力するマイクロ命令３００を記憶する。同期待ちカ
ウンタ４は、記憶回路２から出力するマイクロ命令のフ
ィールドの値を、同期待ちデータ（Ｔ数）３０１として
記憶する。制御回路５は、記憶回路２から出力するマイ
クロ命令３００と同期待ちカウンタ４の出力データ４０
０からマイクロ命令の実行を制御する。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロ命令同期回路
に関し、特に、マイクロ命令制御を行うマイクロ命令同
期回路に関する。
に関し、特に、マイクロ命令制御を行うマイクロ命令同
期回路に関する。
【０００２】
【従来の技術】従来、ＦＷ処理とＨＷ動作とのタイミン
グを同期させる場合、ＮＯＰ命令（命令実行中のＨＷ動
作に影響を及ぼさないマイクロ命令）をＦＷで同期待ち
Ｔ数の数だけ発行し、ＦＷ処理とＨＷ動作の同期を取っ
ている。
グを同期させる場合、ＮＯＰ命令（命令実行中のＨＷ動
作に影響を及ぼさないマイクロ命令）をＦＷで同期待ち
Ｔ数の数だけ発行し、ＦＷ処理とＨＷ動作の同期を取っ
ている。
【０００３】
【発明が解決しようとする課題】従来のマイクロ命令同
期回路では、マイクロ命令の容量が増加してしまうとい
う欠点がある。
期回路では、マイクロ命令の容量が増加してしまうとい
う欠点がある。
【０００４】
【課題を解決するための手段】本発明のマイクロ命令同
期回路は、マイクロ命令のアドレスを記憶するアドレス
レジスタと、マイクロ命令を記憶する記憶回路と、前記
記憶回路から出力するマイクロ命令を記憶するマイクロ
命令レジスタと、前記記憶回路から出力するマイクロ命
令のフィールドの値を同期待ちＴ数として記憶する同期
待ちカウンタと、前記記憶回路から出力するマイクロ命
令と前記同期待ちカウンタの出力データからマイクロ命
令の実行を制御する制御回路とを具備することを特徴と
する。
期回路は、マイクロ命令のアドレスを記憶するアドレス
レジスタと、マイクロ命令を記憶する記憶回路と、前記
記憶回路から出力するマイクロ命令を記憶するマイクロ
命令レジスタと、前記記憶回路から出力するマイクロ命
令のフィールドの値を同期待ちＴ数として記憶する同期
待ちカウンタと、前記記憶回路から出力するマイクロ命
令と前記同期待ちカウンタの出力データからマイクロ命
令の実行を制御する制御回路とを具備することを特徴と
する。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の一実施例を示すブロック図
である。図２は図１の動作を示すタイムチャートであ
る。
である。図２は図１の動作を示すタイムチャートであ
る。
【０００７】図１に示すマイクロ命令同期回路は、マイ
クロ命令のアドレス１００を記憶するアドレスレジスタ
１と、入力データ１０１を記憶する記憶回路２と、記憶
回路２から出力するマイクロ命令３００を記憶するマイ
クロ命令レジスタ３と、記憶回路２から出力するマイク
ロ命令のフィールドの値を、同期待ちデータ（Ｔ数）３
０１として記憶する同期待ちカウンタ４と、記憶回路２
から出力するマイクロ命令３００と同期待ちカウンタ４
の出力データ４００からマイクロ命令の実行を制御する
制御回路５とにより構成されている。
クロ命令のアドレス１００を記憶するアドレスレジスタ
１と、入力データ１０１を記憶する記憶回路２と、記憶
回路２から出力するマイクロ命令３００を記憶するマイ
クロ命令レジスタ３と、記憶回路２から出力するマイク
ロ命令のフィールドの値を、同期待ちデータ（Ｔ数）３
０１として記憶する同期待ちカウンタ４と、記憶回路２
から出力するマイクロ命令３００と同期待ちカウンタ４
の出力データ４００からマイクロ命令の実行を制御する
制御回路５とにより構成されている。
【０００８】まず、初めにＦＷ処理とＨＷ処理のタイミ
ングを同期させるために３Ｔを必要とし、その同期待ち
まで後続マイクロ命令の実行を抑止する必要があると仮
定する。このとき、同期待ちデータ３０１は“３”とす
る。また、通常（ＮＯＰ命令が発行されない場合）、同
期待ちカウンタ４の値は“０”とする。
ングを同期させるために３Ｔを必要とし、その同期待ち
まで後続マイクロ命令の実行を抑止する必要があると仮
定する。このとき、同期待ちデータ３０１は“３”とす
る。また、通常（ＮＯＰ命令が発行されない場合）、同
期待ちカウンタ４の値は“０”とする。
【０００９】初めに、クロックＴ-1〜Ｔ0 では、マイク
ロ命令のアドレス１００で示されたアドレス（ｘ−１）
がアドレスレジスタ１に設定されると、出力アドレス２
００に出力されたアドレス（ｘ−１）に対応するマイク
ロ命令Ａ1 が記憶回路２から読み出されマイクロ命令３
００として出力される。マイクロ命令３００がＮＯＰ命
令でないと制御回路５から出力する制御信号５００，５
０１はともに“０”となる。このとき、アドレスレジス
タ１には、次のマイクロ命令のアドレスで示されたアド
レス（ｘ）を記憶し、マイクロ命令レジスタ３は、マイ
クロ命令Ａ１を格納して実行する。また、同期待ちカウ
ンタ４には、“０”が保持される。
ロ命令のアドレス１００で示されたアドレス（ｘ−１）
がアドレスレジスタ１に設定されると、出力アドレス２
００に出力されたアドレス（ｘ−１）に対応するマイク
ロ命令Ａ1 が記憶回路２から読み出されマイクロ命令３
００として出力される。マイクロ命令３００がＮＯＰ命
令でないと制御回路５から出力する制御信号５００，５
０１はともに“０”となる。このとき、アドレスレジス
タ１には、次のマイクロ命令のアドレスで示されたアド
レス（ｘ）を記憶し、マイクロ命令レジスタ３は、マイ
クロ命令Ａ１を格納して実行する。また、同期待ちカウ
ンタ４には、“０”が保持される。
【００１０】次に、クロックＴ0 〜Ｔ1 では、マイクロ
命令のアドレス１００で示されたアドレス（ｘ）が、ア
ドレスレジスタ１に設定されると、出力アドレス２００
に出力されたアドレス（ｘ）に対応するマイクロ命令Ｎ
ＯＰが記憶回路２から読み出されマイクロ命令３００と
して出力される。マイクロ命令３００がＮＯＰ命令であ
ると制御回路５から出力する制御信号５００，５０１は
ともに“１”となる。このとき、アドレスレジスタ１に
は、次のマイクロ命令のアドレス１００で示されたアド
レス（ｘ＋１）を記憶し、マイクロ命令レジスタ３は、
マイクロ命令ＮＯＰを格納して実行する。また、同期待
ちカウンタ４は、同期待ちデータ３０１で示された
“３”を記憶する。
命令のアドレス１００で示されたアドレス（ｘ）が、ア
ドレスレジスタ１に設定されると、出力アドレス２００
に出力されたアドレス（ｘ）に対応するマイクロ命令Ｎ
ＯＰが記憶回路２から読み出されマイクロ命令３００と
して出力される。マイクロ命令３００がＮＯＰ命令であ
ると制御回路５から出力する制御信号５００，５０１は
ともに“１”となる。このとき、アドレスレジスタ１に
は、次のマイクロ命令のアドレス１００で示されたアド
レス（ｘ＋１）を記憶し、マイクロ命令レジスタ３は、
マイクロ命令ＮＯＰを格納して実行する。また、同期待
ちカウンタ４は、同期待ちデータ３０１で示された
“３”を記憶する。
【００１１】そして、クロックＴ1 〜Ｔ3 では、マイク
ロ命令のアドレス１００で示されたアドレス（ｘ＋１）
が、アドレスレジスタ１に設定されると、出力アドレス
２００に出力されたアドレス（ｘ＋１）に対応するマイ
クロ命令Ａ2 が記憶回路２から読み出されマイクロ命令
３００として出力される。同期待ちカウンタ４から出力
する出力データ４００が“０”でないと制御回路５から
出力する制御信号５００は“１”となる。また、マイク
ロ命令３００がＮＯＰ命令でなく、かつ、同期待ちカウ
ンタ４の出力データ４００が“１”でないため、制御信
号５０１は、“０”となる。このとき、アドレスレジス
タ１は、アドレス（ｘ＋１）を保持し、マイクロ命令レ
ジスタ３は、マイクロ命令ＮＯＰを保持して実行する。
また、同期待ちカウンタ４は、出力データ４００から
“１”を減じて記憶する。
ロ命令のアドレス１００で示されたアドレス（ｘ＋１）
が、アドレスレジスタ１に設定されると、出力アドレス
２００に出力されたアドレス（ｘ＋１）に対応するマイ
クロ命令Ａ2 が記憶回路２から読み出されマイクロ命令
３００として出力される。同期待ちカウンタ４から出力
する出力データ４００が“０”でないと制御回路５から
出力する制御信号５００は“１”となる。また、マイク
ロ命令３００がＮＯＰ命令でなく、かつ、同期待ちカウ
ンタ４の出力データ４００が“１”でないため、制御信
号５０１は、“０”となる。このとき、アドレスレジス
タ１は、アドレス（ｘ＋１）を保持し、マイクロ命令レ
ジスタ３は、マイクロ命令ＮＯＰを保持して実行する。
また、同期待ちカウンタ４は、出力データ４００から
“１”を減じて記憶する。
【００１２】次に、クロックＴ3 〜Ｔ4 では、アドレス
レジスタ１に保持されているアドレス（ｘ＋１）によ
り、対応するマイクロ命令Ａ2 が記憶回路２から読み出
されマイクロ命令３００として出力される。同期待ちカ
ウンタ４から出力する出力データ４００が“０”でない
と制御回路５から出力する制御信号５００は“１”とな
る。また、同期待ちカウンタ４の出力データ４００が
“１”になると、制御信号５０１は“１”となる。この
とき、アドレスレジスタ１は、次のマイクロ命令アドレ
ス（ｘ＋２）を記憶し、マイクロ命令レジスタ３は、マ
イクロ命令Ａ2 を格納して実行する。また、同期待ちカ
ウンタ４は、リセットされ命令の実行が再開される。
レジスタ１に保持されているアドレス（ｘ＋１）によ
り、対応するマイクロ命令Ａ2 が記憶回路２から読み出
されマイクロ命令３００として出力される。同期待ちカ
ウンタ４から出力する出力データ４００が“０”でない
と制御回路５から出力する制御信号５００は“１”とな
る。また、同期待ちカウンタ４の出力データ４００が
“１”になると、制御信号５０１は“１”となる。この
とき、アドレスレジスタ１は、次のマイクロ命令アドレ
ス（ｘ＋２）を記憶し、マイクロ命令レジスタ３は、マ
イクロ命令Ａ2 を格納して実行する。また、同期待ちカ
ウンタ４は、リセットされ命令の実行が再開される。
【００１３】
【発明の効果】以上説明したように、本発明は、ＮＯＰ
命令発行時、命令実行中のＨＷに悪影響を及ぼさないマ
イクロ命令の領域で同期待ちの値を指定し、ＨＷで同期
待ちのＴ数分のＮＯＰ命令を発行することにより、後続
マイクロ命令の発行を抑止できるため、無駄なマイクロ
命令の容量を削減できるという効果を奏する。
命令発行時、命令実行中のＨＷに悪影響を及ぼさないマ
イクロ命令の領域で同期待ちの値を指定し、ＨＷで同期
待ちのＴ数分のＮＯＰ命令を発行することにより、後続
マイクロ命令の発行を抑止できるため、無駄なマイクロ
命令の容量を削減できるという効果を奏する。
【図１】本発明の一実施例の構成図である。
【図２】図１の実施例の動作を示すタイムチャートであ
る。
る。
１ アドレスレジスタ ２ 記憶回路 ３ マイクロ命令レジスタ ４ 同期待ちカウンタ ５ 制御回路 １００ マイクロ命令のアドレス １０１ 入力データ ２００ 出力アドレス ３００ マイクロ命令 ３０１ 同期待ちデータ ４００ 出力データ ５００，５０１ 制御信号
Claims (1)
- 【請求項１】 マイクロ命令のアドレスを記憶するアド
レスレジスタと、マイクロ命令を記憶する記憶回路と、
前記記憶回路から出力するマイクロ命令を記憶するマイ
クロ命令レジスタと、前記記憶回路から出力するマイク
ロ命令のフィールドの値を同期待ちＴ数として記憶する
同期待ちカウンタと、前記記憶回路から出力するマイク
ロ命令と前記同期待ちカウンタの出力データからマイク
ロ命令の実行を制御する制御回路とを具備することを特
徴とするマイクロ命令同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5953394A JPH07271573A (ja) | 1994-03-29 | 1994-03-29 | マイクロ命令同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5953394A JPH07271573A (ja) | 1994-03-29 | 1994-03-29 | マイクロ命令同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07271573A true JPH07271573A (ja) | 1995-10-20 |
Family
ID=13116007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5953394A Pending JPH07271573A (ja) | 1994-03-29 | 1994-03-29 | マイクロ命令同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07271573A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS582947A (ja) * | 1981-06-29 | 1983-01-08 | Fujitsu Ltd | 時間待合せ制御方式 |
-
1994
- 1994-03-29 JP JP5953394A patent/JPH07271573A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS582947A (ja) * | 1981-06-29 | 1983-01-08 | Fujitsu Ltd | 時間待合せ制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5499348A (en) | Digital processor capable of concurrently executing external memory access and internal instructions | |
| JPH07271573A (ja) | マイクロ命令同期回路 | |
| JPH06202894A (ja) | 共有メモリ制御回路 | |
| JP2690712B2 (ja) | ベクトルデータ処理装置 | |
| JP3188042B2 (ja) | ディジタル計算機におけるテーブル検索装置 | |
| JP2758624B2 (ja) | マイクロプログラムの調速方式 | |
| JPS6146552A (ja) | 情報処理装置 | |
| JPH07244588A (ja) | データ処理装置 | |
| JPH0573296A (ja) | マイクロコンピユータ | |
| JP3366235B2 (ja) | データ読み出し制御装置 | |
| JP2003177960A (ja) | 演算装置及び記憶装置 | |
| JPH10260831A (ja) | 信号処理装置 | |
| JPH06100963B2 (ja) | マイクロプログラム制御装置 | |
| JP2770420B2 (ja) | マイクロプログラム制御方式 | |
| JP2675226B2 (ja) | タイミング調整方法 | |
| JP2968749B2 (ja) | マイクロプログラム調速制御回路 | |
| JPH03211655A (ja) | 多段ウェイト制御中央処理装置 | |
| JPH06100964B2 (ja) | マイクロプログラム制御装置 | |
| JPH04191938A (ja) | 情報処理システム | |
| JPH06202888A (ja) | マイクロプロセッサー | |
| JPH0454531A (ja) | プログラム読出し回路 | |
| JPH07182066A (ja) | Ｌｓｉおよびそのクロック信号制御方法 | |
| JPH10283186A (ja) | プロセッサ | |
| JPH11282787A (ja) | 入出力制御装置 | |
| JP2003122628A (ja) | デジタル信号処理装置、プログラム変換装置、及びデジタル信号処理装置を有する通信システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981124 |