JP2675226B2 - タイミング調整方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は複雑なマクロ命令セット
を専用のハードウェア並びにその内部に存在するマイク
ロ・プログラムにより解釈実行する命令制御プロセッサ
の性能を微調整するタイミング調整方法に関し、特に、
上記プロセッサを用いたシステムが、従来のシステムと
時間的な制約を有しつつ稼働する特定の入出力装置ある
いは他系プロセッサ・システムの動作と密接な関連を持
ったアプリケーション・プログラムを実行する場合に、
従来システムとの互換性を維持するため、プロセッサ自
体の性能を微調整して対処するタイミング調整方法に関
するものである。

【０００２】

【従来の技術】他系のプロセッサ・システムあるいは装
置の動作と密接な関連をもって動作するアプリケーショ
ン・プログラムを実行する場合、プロセッサの性能を微
調整して、動作のタイミングを調整する必要がある。特
に、上記アプリケーション・プログラムを実行する場
合、従来より性能が向上したプロセッサを従来のプロセ
ッサと置換して用いる場合には、その互換性を維持する
ため、上記プロセッサの性能を従来のプロセッサの性能
に合わせることにより、アプリケーション・プログラム
の実行速度を調整し、システム間のタイミングの調整を
行う必要がある。

【０００３】従来、上記のような時間的に制約を持つア
プリケーション・プログラムを実行する際、待ち時間が
短い場合は、図９に示すように、無操作マクロ命令を複
数回実行することにより、待ち時間の調整を行ってい
た。すなわち、図９に示すように、ステップＳ１１で出
力動作を開始し、ステップＳ１２において、無操作（Ｎ
ＯＰ）命令を所定回数繰り返して入出力動作の時間間隔
を調整したのち、ステップＳ１３で入力動作を開始する
ことにより、時間調整を行っていた。

【０００４】上記のように、無操作（ＮＯＰ）命令を用
いて時間調整を行う場合には、プロセッサの能力が向上
する都度、命令の実行回数を調整するか、あるいは、プ
ロセッサの動作クロックを従来のレベルまで戻して動作
させる必要があった。

【０００５】

【発明が解決しようとする課題】本発明は上記した従来
方式の欠点を改善するためになされたものであって、プ
ロセッサの動作クロックを下げたり、プログラムに変更
を加えることなくプロセッサの性能を調整することがで
きるとともに、タイミングを調整する必要のあるプログ
ラムを実行させるときに限定してプロセッサの性能を調
整することができるタイミング調整方式を提供すること
を目的とする。

【０００６】

【課題を解決するための手段】図１は本発明の原理を示
すフローチャートである。本発明は上記課題を解決する
ため、図１に示すように、マクロ命令セットを専用のハ
ードウェアおよびマイクロ・プログラムにより解釈実行
するプロセッサにより、他のシステムもしくは装置と時
間的制約を持ちつつ動作するアプリケーション・プログ
ラムを実行するに際して、プロセッサの性能を微調整す
ることにより、時間的制約を持ちつつ動作するアプリケ
ーション・プログラムの実行速度を調整するタイミング
調整方法において、上記プロセッサの性能調整の必要の
有無を設定する第１の制御レジスタ１を設け、マイクロ
・プログラムによりマクロ命令を実行するに際して、第
１の制御レジスタ１を参照して性能調整の必要性の有無
を判別する。

【０００７】そして、性能調整の必要性が有の場合に、
マクロ命令の合間にハードウェアがマイクロ・プログラ
ムに対して発生するトラップ割込み処理のタイミングを
利用して、各マクロ命令実行後、所定時間だけマイクロ
命令の実行を抑止することにより、プロセッサの性能の
微調整を行う。

【０００８】また、各マクロ命令の実行時間をカウント
するタイマ手段２を設け、タイマ手段２の出力に基づ
き、各マクロ命令の実行時間に比例した時間だけマイク
ロ命令の実行を抑止する。さらに、プロセッサの性能調
整倍率を設定する第２の制御レジスタ３を設け、第２の
制御レジスタ３に設定された性能調整倍率に比例した時
間だけマイクロ命令の実行を抑止するように構成するこ
とができる。

【０００９】

【作用】マクロ命令の実行に際して、性能調整の有無が
設定された第１の制御レジスタ１を参照して、性能調整
の必要性の有無を判別する。性能調整が必要の場合に
は、タイマ手段２によりカウントされたマクロ命令の実
行時間および第２の制御レジスタ３に設定された調整倍
率に基づき性能調整時間を定め、各マクロ命令の実行
後、トラップ割込みのタイミングを利用して、マイクロ
命令の実行時間を性能調整時間に対応した時間だけ抑止
する。

【００１０】性能調整指示用の制御レジスタを設け、制
御レジスタに性能調整の有無などをセットし、マクロ命
令の実行時、制御レジスタを参照して、性能調整の必要
がある場合に、ハードウエアに性能調整指示を与えて性
能調整を行うようにしたので、性能調整の必要のあるプ
ログラムを実行する場合に限ってプロセッサの性能の微
調整を行うことができる。また、タイマ手段２によりカ
ウントされたマクロ命令の実行時間に比例した時間だけ
マクロ命令の実行時間を抑止しているので、性能調整時
間をマクロ命令の実行時間に比例させることができ、全
体の処理速度が速い場合には、性能調整時間を短くし、
また、全体の処理時間が遅い場合には、性能調整時間を
長くすることができる。このため、全体の処理に対して
性能調整時間を適切なものとすることができる。 さら
に、第２の制御レジスタ３を設けて調整倍率を設定する
ようにしているので、適切な性能調整指示を容易に行う
ことができる。

【００１１】

【実施例】図２および図３は本発明の１実施例を示す図
であり、同図は、タイミング調整処理の全体の制御シー
ケンスを示した図である。図２および図３において、１
１および１２は第１および第２の制御レジスタである。
第１および第２の制御レジスタ１１および１２は、プロ
セッサの性能調整を行う際、ソフトウェアとハードウェ
アの連絡用に設けられたものであり、第１の制御レジス
タ１１にはタイミング調整の有効、無効を示すフラグ１
４（調整有効の場合「０」が、また、調整無効の場合
「１」がセットされる）がセットされ、第２の制御レジ
スタ１２には、性能調整倍率１５（0 から1024の整数
値）がセットされる。

【００１２】また、図２のＴ１ないしＴ４および図３の
Ｔ５はオペレーティング・システム（以下、ＯＳと称
す）における処理を示し、また、図３の１６はマクロ命
令実行処理部における処理を示す。次に、図２および図
３により、本実施例におけるタイミング調整処理の全体
の制御シーケンスについて説明する。

【００１３】オペレータが端末から、「プログラム
名」、「プログラム・サイズ」、「性能調整指示（ＹＥ
Ｓ／ＮＯ）」、「性能調整倍率ｋ」等のパラメータ１３
を与えて、ジョブ制御言語等を用いてタイミング調整を
行う対象となるプログラムの起動要求を行うと（図２の
Ｔ１）、性能調整指示、性能調整倍率などを含む要求内
容は、システムの中核となるソフトウェア（ＯＳ）であ
るジョブ制御プログラムおよび監視プログラムに通知さ
れる。

【００１４】監視プログラムは、性能調整指示の有無を
判別し（図２のＴ２）、性能調整指示がある場合には、
制御レジスタ１１の性能調整有効フラグ１４を０にセッ
トし（図２のＴ３）、ついで、制御レジスタ１２に性能
調整倍率１５（0 から1024までの整数値）をセットし、
性能調整対象プログラムの実行を開始させる。マクロ命
令実行処理部１６（図３）は、性能調整プログラムを実
行する際、制御レジスタ１１および１２にセットされた
性能調整有効フラグ１４および性能調整倍率１５を参照
して性能調整の有無を判断し、性能調整有効フラグ１４
が性能調整有効にセットされている場合には、性能調整
処理を行いつつマクロ命令を実行する。

【００１５】マクロ命令実行処理部１６における処理が
終了すると、再びオペレーティング・システムに戻り、
制御レジスタ１１の性能調整有効フラグをリセットし
（図３のＴ５）、終了する。図４は図３に示したマクロ
命令実行処理部１６における制御シーケンスを示した図
であり、同図において、１１および１２は制御レジス
タ、２１はマイクロ制御記憶／マクロ命令実行部、２２
は制御装置、２３は主記憶装置、２４はハードウェア・
タイマである。

【００１６】同図において、制御レジスタ１１および１
２は図２に示した制御レジスタ１１および１２に対応
し、それぞれのレジスタには性能調整有効フラグ１４お
よび性能調整倍率１５がセットされている。マイクロ制
御記憶／マクロ命令実行部２１はマイクロ命令を記憶す
る制御記憶部と、マクロ命令実行部を備えており、主記
憶装置２３よりマクロ命令が読みだされると、制御記憶
部よりそれに対応したマイクロ命令を読みだしてマクロ
命令を実行するとともに、制御装置２２よりトラップ割
込みが発生すると、トラップ割込み処理および性能調整
処理を行う。

【００１７】制御装置２２は主記憶装置２３よりマクロ
命令を読みだして、命令をデコードしマイクロ制御記憶
／マクロ命令実行部２１に与えるとともに、マクロ命令
の実行が終了すると、マイクロ制御記憶／マクロ命令実
行部２１に対してトラップ割込みを発生する。主記憶装
置２３にはマクロ命令およびデータが格納されている。

【００１８】ハードウェア・タイマ２４はマクロ命令の
実行時間をカウントするタイマであり、プロセッサの基
本クロックをカウントし、プロセッサ・カウント値を出
力する。次に、図３に示したマクロ命令実行処理部１６
における制御シーケンスを図４により説明する。

【００１９】主記憶装置２３よりアドレスＸのマクロ命
令１が読みだされると、制御装置２２は読みだされたマ
クロ命令１をデコードし、マイクロ制御記憶／マクロ命
令実行部２１に与える（図４の）。マイクロ制御記憶
／マクロ命令実行部２１は主記憶装置２３より読みださ
れたマクロ命令１に基づき制御記憶部よりマイクロ命令
を読みだし命令を実行する（図４の）。マクロ命令１
の実行が終了すると（図４の）、制御装置２２はマイ
クロ制御記憶／マクロ命令実行部２１に対してトラップ
割込みを発生する（図４の）。

【００２０】マイクロ制御記憶／マクロ命令実行部２１
はトラップ割込みが発生すると、トラップ割込みに対す
る処理を行うとともに、性能調整処理を行う。すなわ
ち、制御レジスタ１１を参照して、性能調整有効フラグ
がセットされているか否かを判別し、性能調整有効フラ
グが有効で性能調整を行う必要がある場合には、１マク
ロ命令の処理に費やされた時間をハードウェア・タイマ
２４のカウント値より求め、そのカウント値と制御レジ
スタ１２にセットされた調整倍率とを掛けて実行抑止時
間を算出する。ついで、マイクロ・プログラム・カウン
タの更新を停止して、算出された実行抑止時間だけマイ
クロ・プログラムの実行抑止を行う。

【００２１】そして、実行抑止時間が経過すると、再び
マイクロ・プログラム・カウンタの更新を開始して、Ｉ
／Ｏ割込み処理、ソフトウェアに対するタイマ割込み処
理などの通常のトラップ割込み処理を実行する。マイク
ロ制御記憶／マクロ命令実行部２１におけるトラップ割
込み処理が終了すると、制御装置２２は主記憶装置２３
より読みだされた次の命令であるアドレスＸ＋３の命令
をデコードして、上記と同様な処理を行う。

【００２２】図５は図４に示したハードウェア・タイマ
２４と基本クロック生成回路との関係を示す図であり、
同図において、２４はハードウェア・タイマ、３１は基
本クロック生成回路、３３は分周器である。同図におけ
るハードウェア・タイマ２４は基本クロック生成回路３
１が発生する基本クロックをカウントし、「読みだし要
求」が発生すると、プロセッサ・カウント値を出力す
る。また、分周器３２は基本クロック生成回路３１が発
生する基本クロックを分周してプロセッサの動作クロッ
クを発生する。

【００２３】図６はマクロ命令の実行時間、マイクロ命
令による割込み処理のオーバー・ヘッド時間および性能
調整時間の関係を示したタイム・チャートであり、４１
および４２はマクロ命令の実行時間、４２および４５は
マイクロ命令による割込み処理のオーバー・ヘッド時
間、４３および４６は性能調整時間である。同図におけ
る性能調整時間４３および４６は図４において説明した
マイクロ・プログラム・カウンタの更新を停止して、マ
イクロ・プログラムの実行抑止を行う時間であり、ま
た、マイクロ命令による割込み処理のオーバー・ヘッド
時間４２および４５は従来より存在していた時間であ
り、全体の処理時間から見ると微小時間である。

【００２４】同図において、マイクロ・プログラムの実
行抑止を行う性能調整時間４３は、ハードウェア・タイ
マ２４によりカウントされたマクロ命令４１の実行時間
がｎプロセッサ・サイクルの場合には下式となる。 性能調整時間＝ｎ×ｋ×基本クロック（1/2 プロセッサ
・サイクル）ns ｎ マクロ命令４１のプロセッサ・サイクル ｋ 制御レジスタ１２にセットされた性能調整倍率 また、同様に、マクロ命令４４の実行時間がｍプロセッ
サ・サイクルの場合には、性能調整時間４６は下式とな
る。

【００２５】性能調整時間＝ｍ×ｋ×基本クロック（1/
2 プロセッサ・サイクル）ns 上記のように、性能調整時間をマクロ命令の実行時間に
比例させることにより、全体の処理速度が早い場合に
は、性能調整時間を短くし、また、全体の処理時間が遅
い場合には、性能調整時間を長くすることができ、全体
の処理に対して性能調整時間を適切な時間とすることが
可能となる。

【００２６】図７および図８は本実施例におけるトラッ
プ割込み処理のフローチャートであり、図７および図８
により、トラップ割込み処理時における性能調整処理に
ついて説明する。トラップ割込み処理において、まず、
制御レジスタ１１（図２、図４参照）の性能調整有効フ
ラグをレジスタＡに格納し（ステップＱ１）、ステップ
Ｑ２において、性能調整有効フラグが有効か否かを判別
する。

【００２７】性能調整有効フラグが有効でない（性能調
整有効フラグが１）場合には、ステップＱ１０（図８）
に行き、Ｉ／Ｏ割込み処理、ソフトウェアに対するタイ
マ割込み等の、通常のトラップ割込み処理を実行する。
また、性能調整有効フラグが有効である（性能調整有効
フラグが０）場合には、ステップＱ３に行き、制御記憶
部に格納されている前回のマクロ命令の開始時間をレジ
スタＡに格納し、ステップＱ４において、ハードウェア
・タイマ２４（図４参照）の現在のカウント値（マクロ
命令の実行終了時間）をレジスタＢに格納する。

【００２８】ついで、ステップＱ５において、レジスタ
Ｂの値よりレジスタＡの値を減算し、前回のマクロ命令
の実行時間を求め、レジスタＡに格納する。ステップＱ
６において、制御レジスタ１２（図２、図４参照）にセ
ットされている性能調整倍率をレジスタＢに格納する。
ステップＱ７（図８）において、レジスタＡに格納され
ている前回のマクロ命令の実行時間とレジスタＢに格納
されている性能調整倍率を掛けてハードウェアのウェイ
ト時間（実行抑止時間）を求めて、ハードウェアにウェ
イトを指示する。

【００２９】これに応じて、ハードウェアはマイクロ・
プログラム・カウンタの更新を停止して、マイクロ・プ
ログラムの実行を抑止する（ステップＱ８）。ウェイト
時間が経過すると、ハードウェアはマイクロ・プログラ
ム・カウンタの更新を開始してマイクロ・プログラムの
実行を再開する（Ｑ９）。ついで、ステップＱ１０にい
き、前記したように、Ｉ／Ｏ割込み処理、ソフトウェア
に対するタイマ割込み等のトラップ割込み処理を実行す
る。

【００３０】通常のトラップ割込み処理が終了すると、
ステップＱ１１に行き、ハードウェア・タイマ２４のカ
ウント値を読みだして、次ぎのマクロ命令の開始時間を
レジスタＢに格納し、ステップＱ１２において、レジス
タＢに格納された次ぎのマクロ命令の開始時間を制御記
憶部に格納して、次ぎの命令制御処理を開始する。

【００３１】

【発明の効果】以上説明したことから明らかなように、
本発明においては、性能調整指示用の制御レジスタを設
け、ソフトウェアにより制御レジスタに性能調整の有無
などをセットし、マクロ命令の実行時、制御レジスタを
参照して、性能調整の必要がある場合に、ハードウエア
に性能調整指示を与えて性能調整を行うようにしたの
で、性能調整の必要のあるプログラムを実行する場合に
限ってプロセッサの性能の微調整を行うことができる。

【００３２】また、上記のような構成としたので、アプ
リケーション・プログラム内部のマクロ命令に性能調整
ための処理を加えたり、あるいは、プロセッサの動作ク
ロックを変更することなく、プロセッサの性能の調整を
行うことが可能となる。さらに、マクロ命令の実行時間
に比例して、性能調整時間を定めているので、プロセッ
サの処理速度に応じた適切な性能調整を行うことができ
る。また、プロセッサの性能調整倍率を設定する制御レ
ジスタを設け、該制御レジスタに設定された性能調整倍
率に比例した時間だけマイクロ命令の実行を抑止するよ
うに構成することにより、適切な性能調整指示を容易に
行うことができる。

【図面の簡単な説明】

【図１】本発明の原理を示すフローチャートである。

【図２】本発明の実施例における全体の制御シーケンス
を示す図である。

【図３】本発明の実施例における全体の制御シーケンス
（続き）を示す図である。

【図４】マクロ命令実行処理部における制御シーケンス
を示す図である。

【図５】ハードウェア・タイマと基本クロック生成回路
との関係を示す図である。

【図６】マクロ命令、オーバーヘッド時間、性能調整時
間の関係を示す図である。

【図７】トラップ割込み処理のフローチャートである。

【図８】トラップ割込み処理のフローチャート（続き）
である。

【符号の説明】

１，１１ 第１の制御レジスタ ２，１２ 第２の制御レジスタ ３ タイマ手段 １６ マクロ命令実行処理部 ２１ マイクロ制御記憶／マクロ命令実行部 ２２ 制御装置 ２３ 主記憶装置 ２４ ハードウェア・タイマ

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−243031（ＪＰ，Ａ) 特開 平２−216532（ＪＰ，Ａ)

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 マクロ命令セットを専用のハードウェア
   およびマイクロ・プログラムにより解釈実行するプロセ
   ッサにより、他のシステムもしくは装置と時間的制約を
   持ちつつ動作するアプリケーション・プログラムを実行
   するに際して、時間的制約を持ちつつ動作するアプリケ
   ーション・プログラムの実行速度を調整するタイミング
   調整方法であって、 プロセッサの性能調整の必要の有無を設定する第１の制
   御レジスタと、各マクロ命令の実行時間をカウントするタイマ手段とを
   設け、 マイクロ・プログラムによりマクロ命令を実行するに際
   して、第１の制御レジスタを参照して性能調整の必要性
   の有無を判別し、 性能調整の必要性が有の場合に、各マクロ命令実行後、
   マクロ命令の合間にハードウェアがマイクロ・プログラ
   ムに対して発生するトラップ割込み処理のタイミングを
   利用して、上記タイマ手段の出力に基づき、各マクロ命
   令の実行時間に比例した時間だけマイクロ命令の実行を
   抑止することにより、プロセッサの性能の微調整を行う
   ことを特徴とするタイミング調整方法。
2. 【請求項２】 プロセッサの性能調整倍率を設定する第
   ２の制御レジスタを設け、第２の制御レジスタに設定さ
   れた性能調整倍率に比例した時間だけマイクロ命令の実
   行を抑止することを特徴とする請求項１のタイミング調
   整方法。