JPH07264622A - 映像信号処理回路 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】デコード処理に必要なメモリを減らし、受信機
のハード規模を小さくすることができる。 【構成】色信号用の３→４変換器３０１、３０２に使用
しているメモリに、遅延調整の機能を持たせ、垂直フィ
ルタとともに、３→４変換処理と輝度信号との遅延調整
を同時に行えるように制御信号発生回路で制御してい
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、垂直伸長処理を伴う
テレビジョンシステムに用いられる映像信号処理回路に
関する。

【０００２】

【従来の技術】図４に示すように、現行ＮＴＳＣ方式で
規定される有効走査線４８０［本／フレーム］を持つア
スペクト比４：３の画面の中央部３６０［本／フレー
ム］でアスペクト比１６：９の横長画面画像を伝送する
レターボックス方式が知られている。この場合、主画面
部では本来のＮＴＳＣで規定された有効走査線の３／４
のみを利用した画像情報しか伝送できないために、垂直
解像度も３／４に劣化せざるを得ない。一方、レターボ
ックス方式としたテレビジョン信号には、画面の上下に
無画部となる各々６０［本／フレーム］の領域が存在す
る。そこでこの上下無画部を利用して、主画面部の画像
の劣化分を補償するための付加信号を多重伝送する手法
が提案されている。

【０００３】次に、上記のレターボックス方式のシステ
ムとして、ライン間差分を上下無画部で伝送する方式
（以下ＬＤ方式）をあげ、以下に説明する。ＬＤ方式
は、順次走査信号を飛び越し走査信号に変換する際に除
去される走査線と元の前後の走査線との差信号を上下無
画部に多重し、受信機側ではこの差信号を用いて、送り
側で除去された走査線の補償信号を生成し、元の順次走
査信号を再生する方式である。

【０００４】図５には、ＬＤ方式のエンコーダの従来例
を示している。走査線数５２５本、フレーム周波数６０
（Ｈｚ）、アスペクト比１６：９の順次走査信号である
Ｒ、Ｇ、Ｂ信号は、それぞれ入力端子１０１、１０２、
１０３を介してマトリックス回路１０４に入力される。
マトリックス回路１０４ではＲ、Ｇ、Ｂ信号をマトリッ
クス演算して、輝度信号（以下Ｙ信号と記す）、２つの
色差信号（Ｉ、Ｑ信号と記す）を生成する。

【０００５】Ｙ信号は、垂直低域通過フィルタ（Ｖ−Ｌ
ＰＦ）１０５で有効走査線４８０本から３６０本へレタ
ーボックス形式に変換処理する際に折り返しが生じない
ように、垂直方向へ帯域制限される。垂直低域通過フィ
ルタ１０５の出力は、走査線数を変換する４→３変換器
１０６に入力され有効走査線４８０本から３６０本へ変
換される。４→３変換器１０６の出力は、垂直低域通過
フィルタ（Ｖ−ＬＰＦ）１０７と垂直高域通過フィルタ
（Ｖ−ＨＰＦ）１０８に入力される。

【０００６】垂直低域通過フィルタ１０７の出力は、飛
越し走査変換器１０９に入力され、エンコード出力の主
画面部信号となる。また、垂直高域通過フィルタ１０８
の出力は、飛越し走査変換器１１０に入力され、飛越し
走査信号に変換される。この飛越し走査信号は、さらに
水平低域通過フィルタ（Ｈ−ＬＰＦ）１１１により、時
間圧縮後の帯域が現行放送の伝送帯域を越えないように
帯域制限される。水平低域通過フィルタ１１１の出力
は、時間圧縮回路１１２に入力され、１／３倍に時間圧
縮される。時間圧縮回路１１２の出力は、バッファメモ
リ１１４に入力される。バッファメモリ１１４の信号が
出力される場合は、３６０本の時間圧縮した信号の３本
ずつが、伝送する走査線１本の上に並べられ、上下無画
部の１２０本の走査線に割り振られて出力される。

【０００７】一方、Ｉ、Ｑ信号は、それぞれ垂直低域通
過フィルタ（Ｖ−ＬＰＦ）１１７、１１８に入力され、
飛越し走査変換、４→３変換を行うときに垂直方向に折
り返さないように帯域が制限される。垂直低域通過フィ
ルタ１１７、１１８の出力は、それぞれ飛越し走査変換
器１１９、１２０に入力され、飛越し走査信号に変換さ
れた後、４→３変換器１２１、１２２に入力され、ここ
でフィールド内の走査線変換が行われ有効走査線数３６
０本の飛越し走査信号に変換される。４→３変換器１２
１、１２２の出力は、水平低域通過フィルタ（Ｈ−ＬＰ
Ｆ）１２３、１２４で現行放送フォーマットの帯域に帯
域制限され、次にそれぞれ乗算器１２５、１２６に入力
され、でキャリア周波数ｆｓｃ（４５５／２ｆｈ：ｆｈ
は水平走査周波数）で変調される。乗算器１２５、１２
６の出力は、加算器１２７で加算され主画面信号に多重
される色信号Ｃとなる。

【０００８】飛越し走査変換器１０９出力と、加算器１
２７出力は、それぞれバッファメモリ１１３、１２８に
入力され、遅延調整を施される。バッファメモリ１１
３、１２８の出力は、加算器１１５に入力され、主画面
部のコンポジット信号として出力される。加算器１１５
の出力（主画面部信号）とバッファメモリ１１４の出力
（上下無画部信号）は、セレクタ１１６で主画面部と上
下無画部のタイミングで選択導出され、走査線数５２５
本の飛越し走査信号として出力される。このエンコーダ
出力が、レターボックス形式の信号である。

【０００９】また、先の順次走査信号から分離された、
水平同期信号Ｈ、垂直同期信号Ｖは、制御信号発生部１
２９に入力され、キャリア周波数ｆｓｃの正弦波、余弦
波およびバッファメモリ１１３、１１４、１２８への制
御信号ａ・ｂ・ｃ及びセレクト信号ｄを発生する。

【００１０】図６は、デコーダの構成を示している。先
に述べたエンコード信号は、入力端子２００を介して輝
度信号と色信号を分離するＹ／Ｃ分離回路２０１に入力
され、輝度信号Ｙと色信号Ｃとに分離される。分離され
たＹ信号は、バッファメモリ２０２で遅延調整された
後、順次走査変換器２０３に入力される。順次走査変換
器２０３では、飛越し走査信号から順次走査信号への変
換を行う。順次走査変換器２０３の出力は、垂直低域通
過フィルタ（Ｖ−ＬＰＦ）２０４に入力され、その垂直
低域成分が抜き出される。

【００１１】また、入力エンコード信号は、バッファメ
モリ２０５に入力される。バッファメモリ２０５では、
上下無画部に多重されている多重信号がフレーム周波数
３０（Ｈｚ）の飛越し走査信号に並び変えられる。バッ
ファメモリ２０５の出力は、時間伸張回路２０６に入力
され、３倍に時間伸張され元の補償信号として再生され
る。時間伸張回路２０６の出力は、順次走査変換器２０
７に入力され、順次走査信号に変換された後、垂直高域
通過フィルタ（Ｖ−ＨＰＦ）２０８で垂直高域成分が再
生される。ここで、垂直低域通過フィルタ２０４と垂直
高域通過フィルタ２０８の出力は、加算器２０９で合成
され、有効走査線数３６０本の広帯域の信号として再生
される。加算器２０９の出力は、走査線数を変換する３
→４変換器２１１に入力され、元の有効走査線数４８０
本の順次走査信号に再生される。

【００１２】一方、Ｙ／Ｃ分離部２０１から得られた色
信号は、乗算器２１２、２１３に入力され、それぞれキ
ャリア周波数ｆｓｃの正弦波・余弦波による乗算がなさ
れ、それぞれＩ、Ｑ信号として復調される。

【００１３】次に、乗算器２１２、２１３から出力され
たＩ、Ｑ信号は、それぞれ水平低域通過フィルタ２１
４、２１５に入力され、各成分の高調波を除去される。
水平低域通過フィルタ２１４、２１５の出力は、それぞ
れ３→４変換器２１６、２１７に入力され、有効走査線
数４８０本の信号に変換される。３→４変換器２１６、
２１７の出力は、それぞれ順次走査変換器２１８、２１
９に入力され、フレーム周波数６０（Ｈｚ）の順次走査
信号に変換される。順次走査変換器２１８、２１９から
出力されたＩ、Ｑ信号は、それぞれバッファメモリ２２
０、２２１に入力され、３→４変換器２１１からのＹ信
号との時間合わせのために遅延調整されて出力される。
各Ｙ、Ｉ、Ｑ信号は、マトリクス回路２２２に入力され
Ｒ、Ｇ、Ｂのコンポーネント信号に変換されて出力され
る。

【００１４】ここで、同期再生回路２２４は、入力エン
コード信号から水平及び垂直同期信号Ｈ、Ｖを再生し、
また２フレーム基準信号を作成している。ｆｓｃ再生部
２２５は、入力エンコード信号と２フレーム基準同期信
号をもとに先のキャリア周波数ｆｓｃの正弦波、余弦波
を発生している。制御信号発生部２２６は、水平、垂直
同期信号を用いてメモリ制御信号ｅ、ｆ、ｇ、ｈを作成
しており、バッファメモリ２０２、２０５、２２０、２
２１を制御している。

【００１５】上記方式によれば、現行方式との両立性を
保ちながら、横長画像を伝送することができる。しか
し、そのデコード処理には大量のメモリを使用するた
め、受信機のハード規模が大きくなってしまう。

【００１６】

【発明が解決しようとする課題】従来のデコード処理で
は、大量のメモリが必要であり、受信機のハード規模が
大きくなってしまうという問題点があり、この点の改善
が望まれている。そこで、この発明では受信機で使用す
るメモリを減らし、ハード規模を削減した映像信号処理
回路を提供することを目的とする。

【００１７】

【課題を解決するための手段】この発明は、レターボッ
クス形式の信号の色信号処理系統において垂直方向の伸
長処理を行うときに必要となるメモリの書き込みと読み
出しを制御して、垂直伸長とともに輝度信号との調整の
ための遅延を行うようにする。つまり、第１の映像信号
が入力される入力手段と、前記第１の映像信号をメモリ
に書き込む書き込み手段と、前記メモリの読み出しの開
始を前記メモリの書き込み開始よりも遅らせる遅延手段
と、前記メモリの読み出しを間欠的に行って映像信号の
伸長を行う伸長手段とを備える。

【００１８】

【作用】上記の手段によれば、輝度信号との時間合わせ
を行うための遅延調整に必要なメモリを別途設ける必要
がなくハードウエアを低減することができる。

【００１９】

【実施例】以下、この発明の実施例を図面を参照して説
明する。図１はこの発明の一実施例におけるレターボッ
クス方式に対応したデコーダである。以下この図に沿っ
て説明する。図６の従来例と同じ部分には同一番号を付
し説明は省略する。

【００２０】水平低域通過フィルタ２１４から出力され
るＩ信号は、３→４変換器３０１に入力され、水平低域
通過フィルタ２１５から出力されるＱ信号は、３→４変
換器３０２に入力される。３→４変換器３０１、３０２
では、有効走査線数３６０本から有効走査線数４８０本
への３→４変換と、Ｙ信号との時間合わせのための遅延
調整が行われる。３→４変換器３０１、３０２から出力
された信号はそれぞれ、順次走査変換器２１８、２１９
に入力され、フレーム周波数６０（Ｈｚ）の順次走査信
号に変換される。順次走査変換器２１８、２１９から出
力された順次走査のＩ、Ｑ信号は、マトリックス回路２
２２に入力される。

【００２１】次に、３→４変換器３０１、３０２の動作
を説明する。３→４変換は、原理的には４倍にアップサ
ンプルし、１／３にサブサンプルすることで実現でき
る。しかし実際には、アップサンプル、サブサンプルの
処理を行わずに３→４変換している。

【００２２】３→４変換器３０１、３０２の構成を図２
（Ａ）に示し、この図に沿って説明する。また、説明の
ために、３→４変換の動作原理を図２（Ｂ）に示す。端
子３１１から入力された信号は、メモリ３１２に入力さ
れる。メモリ３１２では、垂直方向の４／３倍引き伸ば
しが行われる。図２（Ｂ）の（ａ）は、入力信号の走査
線を示している。メモリ３１２による垂直方向の４／３
倍引き伸ばしは、図２（Ｂ）の（ｂ）に示すように、３
ラインおきに０のラインを挿入して行う。これは、メモ
リ３１２の書き込みと読み出しとを制御して行う。メモ
リ３１２の制御は、制御信号発生回路３１５によって行
われる。図２（Ｂ）の（ｂ）に示すメモリ３１２の出力
信号を垂直フィルタ３１３に通し、図２（Ｂ）の（ｃ）
に示す３→４変換された信号を得る。このときの垂直フ
ィルタ３１３は、ライン毎に係数を変えて動作させてい
る。この係数を変える制御も、制御信号発生回路３１５
によって行われる。垂直フィルタ３１３の出力が端子３
１４に供給され、３→４変換器の出力となる。

【００２３】メモリ３１２による垂直方向の４／３倍引
き伸ばしの動作を、図３を用いて詳しく説明する。図３
（ａ）は、メモリ３１２に入力される信号を示す。ここ
で、Ｌ１、Ｌ２、Ｌ３、… は、走査線を示す。図３
（ｂ）は、メモリ３１２の書き込みリセット信号であ
る。書き込みリセット信号は、走査線Ｌ１の初めに入力
される。したがって、メモリ３１２にはＬ１の走査線か
ら順に書き込まれることになる。

【００２４】ここで、メモリ３１２に、読み出し制御信
号として図３（ｃ）に示す信号を入力し、読み出しリセ
ット信号として図３（ｄ）に示す色信号を入力するとす
る。メモリ３１２からの読み出しは、読み出し制御信号
がＨ（ハイレベル）の時に読み出しを行い、読み出し制
御信号がＬ（ローレベル）のときには読み出しを停止す
る。そのとき、メモリ３１２から出力される信号は、図
３（ｅ）に示すように、３ラインおきに０のラインが挿
入されて垂直方向に４／３倍に伸長された色信号とな
る。この場合、Ｌ１の走査線について考えると、ほとん
ど遅延なく出力されている。

【００２５】そこで、読み出し制御信号として図３
（ｆ）に示す信号を入力し、読み出しリセット信号とし
て図３（ｇ）に示す信号を入力する。この時にはメモリ
３１２の出力は図３（ｈ）に示すものとなる。Ｌ１の走
査線について考えると、４ライン遅延している。すなわ
ち、読み出し制御信号と読み出しリセット信号をずらし
た分だけ信号の遅延が行われたことになる。

【００２６】したがって、マトリックス回路２２２に入
力される時点でＹ信号とのタイミングが合うように、読
み出し制御信号と読み出しリセット信号をずらすこと
で、３→４変換と遅延調整を同時に行うことができる。
なおこの遅延量は輝度信号との時間合わせのためであ
り、必ずしも３ライン分と限らない。

【００２７】このようにこの発明では、レターボックス
形式のデコーダにおいて、色（Ｃ）信号用の３→４変換
に使用しているメモリに、遅延調整の機能を持たせ、輝
度（Ｙ）信号との遅延調整用のメモリを減らすことがで
きる。変換と遅延処理を独立して行うと３→４変換に６
０Ｈ、遅延調整に９１Ｈの合計１５１Ｈ分のメモリが必
要であるが、３→４変換と遅延調整を同時に行えば、１
３０Ｈ分のメモリで実現できるようになり、デコーダに
必要なメモリの容量を削減できる。

【００２８】

【発明の効果】上記したようにこの発明によれば、デコ
ード処理に必要なメモリを減らすことができるので、受
信機のハード規模を小さくすることができる。

【図面の簡単な説明】

【図１】この発明の一実施例を示す回路図。

【図２】この発明の要部を示す回路図とその動作説明
図。

【図３】この発明の要部の動作を説明するための示した
タイミング図。

【図４】レターボックス方式における画面説明図。

【図５】レターボックス方式におけるエンコーダの説明
図。

【図６】レターボックス方式における従来のデコーダの
説明図。

【符号の説明】

２０１…Ｙ／Ｃ分離部、２０２、２０５…バッファメモ
リ、２０３、２０７、２１８、２１９…順次走査変換
器、２０４、２０８…垂直低域通過フィルタ（Ｖ−ＬＰ
Ｆ）、２０９…加算器、２１１、３０１、３０２…３→
４変換器、２２２…マトリックス回路、２１２、２１３
…乗算器、２１４、２１５…水平低域通過フィルタ（Ｈ
−ＬＰＦ）。

Claims (4)

【特許請求の範囲】
1. 【請求項１】第１の映像信号が入力される入力手段と、 前記第１の映像信号をメモリに書き込む書き込み手段
   と、 前記メモリの書き込み開始よりも遅く読み出しを開始す
   る読み出し手段とを備え、 前記読み出し手段は、前記メモリの読み出しを間欠的に
   行って映像信号の伸長を行う伸長手段を具備したことを
   特徴とする映像信号処理回路
2. 【請求項２】前記第１の映像信号は、色信号であり、前
   記読み出し手段による遅延量は、前記色信号に対応した
   輝度信号との時間調整分であることを特徴とする請求項
   １記載の映像信号処理回路。
3. 【請求項３】第１の映像信号と第２の映像信号が周波数
   多重された入力テレビ信号が入力される入力手段と、 前記周波数多重された信号を前記第１の映像信号と前記
   第２の映像信号とに分離する分離手段と、 前記第２の映像信号の処理を行う第１の映像信号処理手
   段と、 前記第１の映像信号をメモリに書き込む書き込み手段
   と、 前記メモリの読み出しの開始を前記メモリの書き込み開
   始よりも前記第２の映像信号が前記第１の映像信号処理
   手段によって生じる遅延分だけ遅らせる遅延手段と、 前記メモリの読み出しを間欠的に行って前記第１の映像
   信号の伸長を行う伸長手段とを具備したことを特徴とす
   る映像信号処理回路
4. 【請求項４】前記入力テレビ信号は、上下画面領域に無
   画部を有し、中央部に横長の映像部を形成するレターボ
   ックス形式の信号であることを特徴とする請求項３記載
   の映像信号処理回路。