JPH07253889A - ワンチップマイクロコンピュータ - Google Patents
ワンチップマイクロコンピュータInfo
- Publication number
- JPH07253889A JPH07253889A JP6045551A JP4555194A JPH07253889A JP H07253889 A JPH07253889 A JP H07253889A JP 6045551 A JP6045551 A JP 6045551A JP 4555194 A JP4555194 A JP 4555194A JP H07253889 A JPH07253889 A JP H07253889A
- Authority
- JP
- Japan
- Prior art keywords
- program counter
- memory
- stack
- address
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】 プログラムカウンタ専用メモリを有して高速
性を維持し、スタックレベルの制限をなくすことのでき
るワンチップマイクロコンピュータを提供する。 【構成】 プログラムカウンタスタック６のスタックレ
ベルの範囲で、サブルーチン分岐命令を行うユーザープ
ログラムであれば、専用メモリと専用バスを有するプロ
グラムカウンタスタック６およびスタックポインタ７の
ブロックで動作を行うので、非常に高速に処理が可能で
ある。また、ユーザープログラムのスタックレベルが深
い場合でも、プログラムカウンタスタック６のスタック
レベルを超えたときには、コントロール回路８の制御に
より、スタックポインタ９の指し示すランダムアクセス
メモリ５のアドレスにプログラムカウンタ２の値をスタ
ックすることが可能となる。
性を維持し、スタックレベルの制限をなくすことのでき
るワンチップマイクロコンピュータを提供する。 【構成】 プログラムカウンタスタック６のスタックレ
ベルの範囲で、サブルーチン分岐命令を行うユーザープ
ログラムであれば、専用メモリと専用バスを有するプロ
グラムカウンタスタック６およびスタックポインタ７の
ブロックで動作を行うので、非常に高速に処理が可能で
ある。また、ユーザープログラムのスタックレベルが深
い場合でも、プログラムカウンタスタック６のスタック
レベルを超えたときには、コントロール回路８の制御に
より、スタックポインタ９の指し示すランダムアクセス
メモリ５のアドレスにプログラムカウンタ２の値をスタ
ックすることが可能となる。
Description
【０００１】
【産業上の利用分野】この発明は、ＭＯＳ型ワンチップ
マイクロコンピュータに関するものである。
マイクロコンピュータに関するものである。
【０００２】
【従来の技術】近年、ワンチップマイクロコンピュータ
のプログラムにおいて、現在のアドレスをメモリへ待避
させる分岐命令時に、プログラムカウンタの内容を一旦
待避させる領域の専用メモリおよび専用バスを有して、
サブルーチン分岐命令の高速化をはかった専用スタック
タイプと、通常のデータエリアと同一メモリ上にスタッ
クエリアを持ち、汎用バスを介してサブルーチン分岐命
令を実行する同一メモリタイプの二つのタイプのワンチ
ップマイクロコンピュータが存在する。
のプログラムにおいて、現在のアドレスをメモリへ待避
させる分岐命令時に、プログラムカウンタの内容を一旦
待避させる領域の専用メモリおよび専用バスを有して、
サブルーチン分岐命令の高速化をはかった専用スタック
タイプと、通常のデータエリアと同一メモリ上にスタッ
クエリアを持ち、汎用バスを介してサブルーチン分岐命
令を実行する同一メモリタイプの二つのタイプのワンチ
ップマイクロコンピュータが存在する。
【０００３】以下に専用スタックタイプの従来のワンチ
ップマイクロコンピュータについて図面を参照しながら
説明する。図２は従来のワンチップマイクロコンピュー
タのブロック図である。図２において、１はプログラム
を格納する読み出し専用メモリ（ＲＯＭ）である。２は
読み出し専用メモリ１のアドレスを発生させるプログラ
ムカウンタ（ＰＣ）である。３は読み出し専用メモリ１
のデータを保持するインストラクションラッチ（ＩＲ）
である。４はプログラムカウンタ２により示されるアド
レスの命令を解釈する命令解読回路（ＰＬＡ）である。
５はプログラム内で使用されるデータをたくわえるラン
ダムアクセスメモリ（ＲＡＭ）である。６は現在のアド
レスの待避および復帰を行うサブルーチン分岐命令時に
使用されるプログラムカウンタ専用メモリのプログラム
カウンタスタック（ＰＣ ＳＴＡＣＫ）である。７はプ
ログラムカウンタスタック６を示すアドレスを発生させ
るスタックポインタ（ＳＰ１）である。
ップマイクロコンピュータについて図面を参照しながら
説明する。図２は従来のワンチップマイクロコンピュー
タのブロック図である。図２において、１はプログラム
を格納する読み出し専用メモリ（ＲＯＭ）である。２は
読み出し専用メモリ１のアドレスを発生させるプログラ
ムカウンタ（ＰＣ）である。３は読み出し専用メモリ１
のデータを保持するインストラクションラッチ（ＩＲ）
である。４はプログラムカウンタ２により示されるアド
レスの命令を解釈する命令解読回路（ＰＬＡ）である。
５はプログラム内で使用されるデータをたくわえるラン
ダムアクセスメモリ（ＲＡＭ）である。６は現在のアド
レスの待避および復帰を行うサブルーチン分岐命令時に
使用されるプログラムカウンタ専用メモリのプログラム
カウンタスタック（ＰＣ ＳＴＡＣＫ）である。７はプ
ログラムカウンタスタック６を示すアドレスを発生させ
るスタックポインタ（ＳＰ１）である。
【０００４】読み出し専用メモリ１は、プログラムカウ
ンタ２のアドレスをうけて、インストラクションラッチ
３にデータを出力し、インストラクションラッチ３は、
命令解読回路４により解釈することにより、プログラム
カウンタ２を制御する。以上のように構成されたワンチ
ップマイクロコンピュータのサブルーチン分岐命令の動
作について説明する。
ンタ２のアドレスをうけて、インストラクションラッチ
３にデータを出力し、インストラクションラッチ３は、
命令解読回路４により解釈することにより、プログラム
カウンタ２を制御する。以上のように構成されたワンチ
ップマイクロコンピュータのサブルーチン分岐命令の動
作について説明する。
【０００５】サブルーチン分岐命令において、現アドレ
ス待避命令時には、スタックポインタ７をディクリメン
ト後、スタックポインタ７にアドレシングされるプログ
ラムカウンタスタック６にサブルーチン分岐命令の次ア
ドレスのプログラムカウンタ２の値を待避し、サブルー
チン分岐命令で指定されたアドレスをプログラムカウン
タ２にセットし、指定したサブルーチンへ分岐を行う。
ス待避命令時には、スタックポインタ７をディクリメン
ト後、スタックポインタ７にアドレシングされるプログ
ラムカウンタスタック６にサブルーチン分岐命令の次ア
ドレスのプログラムカウンタ２の値を待避し、サブルー
チン分岐命令で指定されたアドレスをプログラムカウン
タ２にセットし、指定したサブルーチンへ分岐を行う。
【０００６】また、スタック復帰命令時には、スタック
ポインタ７で、間接アドレシングされるプログラムカウ
ンタスタック６の値を、プログラムカウンタ２に復帰さ
せた後、スタックポインタ７をインクリメントする。ま
た、スタックポインタ７は、制約された任意のスタック
レベル以下で、現アドレスの待避命令を実行すると、オ
ーバーフローとなり、リセット信号が発生し、そしてま
た、スタックレベル以上で、プログラムカウンタスタッ
ク復帰命令を実行すると、オーバーフローとなり、リセ
ット信号が発生する。
ポインタ７で、間接アドレシングされるプログラムカウ
ンタスタック６の値を、プログラムカウンタ２に復帰さ
せた後、スタックポインタ７をインクリメントする。ま
た、スタックポインタ７は、制約された任意のスタック
レベル以下で、現アドレスの待避命令を実行すると、オ
ーバーフローとなり、リセット信号が発生し、そしてま
た、スタックレベル以上で、プログラムカウンタスタッ
ク復帰命令を実行すると、オーバーフローとなり、リセ
ット信号が発生する。
【０００７】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、プログラムカウンタ専用メモリのプログラ
ムカウンタスタック６および専用バスを有するため、ユ
ーザープログラムの設定とは無関係にプログラムカウン
タスタック領域に制限ができてしまう欠点を有してい
た。
の構成では、プログラムカウンタ専用メモリのプログラ
ムカウンタスタック６および専用バスを有するため、ユ
ーザープログラムの設定とは無関係にプログラムカウン
タスタック領域に制限ができてしまう欠点を有してい
た。
【０００８】また、プログラムカウンタの値の待避を汎
用のメモリエリアに設定する同一メモリタイプの場合、
汎用のバスを使用するため、データ転送用にバスの使用
期間をとられてしまい、サブルーチン分岐命令時の分岐
が遅くなってしまう。この発明の目的は、プログラムカ
ウンタ専用メモリを有して高速性を維持し、スタックレ
ベルの制限をなくすことのできるワンチップマイクロコ
ンピュータを提供することである。
用のメモリエリアに設定する同一メモリタイプの場合、
汎用のバスを使用するため、データ転送用にバスの使用
期間をとられてしまい、サブルーチン分岐命令時の分岐
が遅くなってしまう。この発明の目的は、プログラムカ
ウンタ専用メモリを有して高速性を維持し、スタックレ
ベルの制限をなくすことのできるワンチップマイクロコ
ンピュータを提供することである。
【０００９】
【課題を解決するための手段】この目的を達成するため
にこの発明のワンチップマイクロコンピュータは、プロ
グラムを格納する読み出し専用メモリと、この読み出し
専用メモリのアドレスを発生させるプログラムカウンタ
と、このプログラムカウンタが発生した読み出し専用メ
モリのアドレスの命令を解読する命令解読回路と、サブ
ルーチン分岐命令の次アドレスのプログラムカウンタの
値を待避させるプログラムカウンタ専用メモリと、この
プログラムカウンタ専用メモリのアドレスを示し、プロ
グラムカウンタの値を待避させるプログラムカウンタ専
用メモリが容量を超えた際にオーバーフロー信号を発生
する第１のスタックポインタと、読み書き可能メモリ
と、この読み書き可能メモリのアドレスを示す第２のス
タックポインタと、命令解読回路で解読した命令がサブ
ルーチン分岐命令の場合に、サブルーチン分岐命令と第
１のスタックポインタが発生するオーバーフロー信号と
に応答して、第２のスタックポインタの示すアドレスの
読み書き可能メモリにプログラムカウンタの値を待避さ
せるように制御するコントロール回路とを備えている。
にこの発明のワンチップマイクロコンピュータは、プロ
グラムを格納する読み出し専用メモリと、この読み出し
専用メモリのアドレスを発生させるプログラムカウンタ
と、このプログラムカウンタが発生した読み出し専用メ
モリのアドレスの命令を解読する命令解読回路と、サブ
ルーチン分岐命令の次アドレスのプログラムカウンタの
値を待避させるプログラムカウンタ専用メモリと、この
プログラムカウンタ専用メモリのアドレスを示し、プロ
グラムカウンタの値を待避させるプログラムカウンタ専
用メモリが容量を超えた際にオーバーフロー信号を発生
する第１のスタックポインタと、読み書き可能メモリ
と、この読み書き可能メモリのアドレスを示す第２のス
タックポインタと、命令解読回路で解読した命令がサブ
ルーチン分岐命令の場合に、サブルーチン分岐命令と第
１のスタックポインタが発生するオーバーフロー信号と
に応答して、第２のスタックポインタの示すアドレスの
読み書き可能メモリにプログラムカウンタの値を待避さ
せるように制御するコントロール回路とを備えている。
【００１０】
【作用】この発明の構成によれば、プログラムカウンタ
専用メモリの容量の範囲で、サブルーチン分岐命令を行
うユーザープログラムであれば、第１のスタックポイン
タが示すプログラムカウンタ専用メモリにサブルーチン
分岐命令の次アドレスのプログラムカウンタの値を待避
させることにより、非常に高速に処理が可能である。
専用メモリの容量の範囲で、サブルーチン分岐命令を行
うユーザープログラムであれば、第１のスタックポイン
タが示すプログラムカウンタ専用メモリにサブルーチン
分岐命令の次アドレスのプログラムカウンタの値を待避
させることにより、非常に高速に処理が可能である。
【００１１】また、プログラムカウンタ専用メモリの容
量を超えた際には、第１のスタックポインタがオーバー
フロー信号を発生し、このオーバーフロー信号が発生し
ているときは、コントロール回路の制御により、第２の
スタックポインタの示すアドレスの読み書き可能メモリ
にサブルーチン分岐命令の次アドレスのプログラムカウ
ンタの値を待避させるようにしているため、サブルーチ
ン分岐命令を処理することが可能になる。
量を超えた際には、第１のスタックポインタがオーバー
フロー信号を発生し、このオーバーフロー信号が発生し
ているときは、コントロール回路の制御により、第２の
スタックポインタの示すアドレスの読み書き可能メモリ
にサブルーチン分岐命令の次アドレスのプログラムカウ
ンタの値を待避させるようにしているため、サブルーチ
ン分岐命令を処理することが可能になる。
【００１２】
【実施例】以下、この発明の一実施例のワンチップマイ
クロコンピュータについて、図面を参照しながら説明す
る。図１はこの発明の一実施例のワンチップマイクロコ
ンピュータのブロック図である。図１において、１はプ
ログラムを格納する読み出し専用メモリ（ＲＯＭ）であ
る。２は読み出し専用メモリ１のアドレスを発生させる
プログラムカウンタ（ＰＣ）である。３は読み出し専用
メモリ１のデータを保持するインストラクションラッチ
（ＩＲ）である。４はプログラムカウンタ２により示さ
れるアドレスの命令を解釈する命令解読回路（ＰＬＡ）
である。５はプログラム内で使用されるデータをたくわ
えるランダムアクセスメモリ（ＲＡＭ；読み書き可能メ
モリ）である。６は現在のアドレスの待避および復帰を
行うサブルーチン分岐命令時に使用されるプログラムカ
ウンタ専用メモリのプログラムカウンタスタック（ＰＣ
ＳＴＡＣＫ）である。７はプログラムカウンタスタック
６を示すアドレスを発生させる（第１の）スタックポイ
ンタ（ＳＰ１）である。８はスタックポインタ７および
スタックポインタ９の切り替えを行うコントロール回路
である。９はランダムアクセスメモリ５にプログラムカ
ウンタ２の値を待避させる時、ランダムアクセスメモリ
５を示すアドレスを発生させる（第２の）スタックポイ
ンタ（ＳＰ２）である。１０は内部データバス、１１，
１２，１３はデータバス、１４，１５，１６，１７はア
ドレスバスである。また、ａはオーバーフロー信号、ｂ
はサブルーチン分岐命令、ｃはアドレス制御信号であ
る。
クロコンピュータについて、図面を参照しながら説明す
る。図１はこの発明の一実施例のワンチップマイクロコ
ンピュータのブロック図である。図１において、１はプ
ログラムを格納する読み出し専用メモリ（ＲＯＭ）であ
る。２は読み出し専用メモリ１のアドレスを発生させる
プログラムカウンタ（ＰＣ）である。３は読み出し専用
メモリ１のデータを保持するインストラクションラッチ
（ＩＲ）である。４はプログラムカウンタ２により示さ
れるアドレスの命令を解釈する命令解読回路（ＰＬＡ）
である。５はプログラム内で使用されるデータをたくわ
えるランダムアクセスメモリ（ＲＡＭ；読み書き可能メ
モリ）である。６は現在のアドレスの待避および復帰を
行うサブルーチン分岐命令時に使用されるプログラムカ
ウンタ専用メモリのプログラムカウンタスタック（ＰＣ
ＳＴＡＣＫ）である。７はプログラムカウンタスタック
６を示すアドレスを発生させる（第１の）スタックポイ
ンタ（ＳＰ１）である。８はスタックポインタ７および
スタックポインタ９の切り替えを行うコントロール回路
である。９はランダムアクセスメモリ５にプログラムカ
ウンタ２の値を待避させる時、ランダムアクセスメモリ
５を示すアドレスを発生させる（第２の）スタックポイ
ンタ（ＳＰ２）である。１０は内部データバス、１１，
１２，１３はデータバス、１４，１５，１６，１７はア
ドレスバスである。また、ａはオーバーフロー信号、ｂ
はサブルーチン分岐命令、ｃはアドレス制御信号であ
る。
【００１３】読み出し専用メモリ１は、プログラムカウ
ンタ２のアドレスをうけて、インストラクションラッチ
３にデータを出力し、インストラクションラッチ３は、
命令解読回路４により解釈することにより、コントロー
ル回路８を介して、プログラムカウンタ２を制御する。
コントロール回路８は、命令解読回路４からのサブルー
チン分岐命令ｂとスタックポインタ７のオーバーフロー
信号ａに応答して、プログラムカウンタ２の値の待避場
所を示すアドレスを、スタックポインタ７からスタック
ポインタ９に切り替えるようにしている。
ンタ２のアドレスをうけて、インストラクションラッチ
３にデータを出力し、インストラクションラッチ３は、
命令解読回路４により解釈することにより、コントロー
ル回路８を介して、プログラムカウンタ２を制御する。
コントロール回路８は、命令解読回路４からのサブルー
チン分岐命令ｂとスタックポインタ７のオーバーフロー
信号ａに応答して、プログラムカウンタ２の値の待避場
所を示すアドレスを、スタックポインタ７からスタック
ポインタ９に切り替えるようにしている。
【００１４】以上のように構成されるワンチップマイク
ロコンピュータついて、以下その動作を説明する。ま
ず、サブルーチン分岐命令において、現アドレス待避命
令時には、スタックポインタ７をディクリメント後、ス
タックポインタ７に間接アドレシングされるプログラム
カウンタスタック６にサブルーチン分岐命令の次アドレ
スのプログラムカウンタ２の値を待避し、サブルーチン
分岐命令で指定されたアドレスをプログラムカウンタ２
にセットし、指定したサブルーチンへ分岐を行う。
ロコンピュータついて、以下その動作を説明する。ま
ず、サブルーチン分岐命令において、現アドレス待避命
令時には、スタックポインタ７をディクリメント後、ス
タックポインタ７に間接アドレシングされるプログラム
カウンタスタック６にサブルーチン分岐命令の次アドレ
スのプログラムカウンタ２の値を待避し、サブルーチン
分岐命令で指定されたアドレスをプログラムカウンタ２
にセットし、指定したサブルーチンへ分岐を行う。
【００１５】ここで、従来の専用スタックタイプでは、
スタックレベルは制限があり、制限を超えて現アドレス
待避命令およびスタック復帰命令がきた場合、スタック
ポインタ７はオーバーフロー信号ａを出力しリセットを
かけるが、この実施例では、命令解読回路４をコントロ
ール回路８と接続してあり、コントロール回路８が現ア
ドレス待避命令（サブルーチン分岐命令ｂ）を受け付け
た場合に、スタックポインタ７よりオーバーフロー信号
ａが発生しているときは、スタックポインタ９の指し示
すランダムアクセスメモリ５にサブルーチン分岐命令の
次アドレスのプログラムカウンタ２の値を待避させ、サ
ブルーチン分岐命令で指定されたアドレスをプログラム
カウンタ２にセットし、指定したサブルーチンへ分岐を
行う。
スタックレベルは制限があり、制限を超えて現アドレス
待避命令およびスタック復帰命令がきた場合、スタック
ポインタ７はオーバーフロー信号ａを出力しリセットを
かけるが、この実施例では、命令解読回路４をコントロ
ール回路８と接続してあり、コントロール回路８が現ア
ドレス待避命令（サブルーチン分岐命令ｂ）を受け付け
た場合に、スタックポインタ７よりオーバーフロー信号
ａが発生しているときは、スタックポインタ９の指し示
すランダムアクセスメモリ５にサブルーチン分岐命令の
次アドレスのプログラムカウンタ２の値を待避させ、サ
ブルーチン分岐命令で指定されたアドレスをプログラム
カウンタ２にセットし、指定したサブルーチンへ分岐を
行う。
【００１６】ランダムアクセスメモリ５にプログラムカ
ウンタ２の値をスタックするときは、プログラムカウン
タ２の値を転送する間、内部データバス１０を開放する
ために、コントロール回路８は、インストラクションラ
ッチ３，命令解読回路４およびプログラムカウンタ２の
それぞれを制御する。すなわち、コントロール回路８に
より、サブルーチン分岐命令の次アドレスのプログラム
カウンタ２の値の待避が完了する迄のマシンサイクルの
間は、インストラクションラッチ３のデータは、コント
ロール回路８より、ノーオペレーション命令に固定し、
内部データバス１０をマシンサイクルの間は開放する。
また、プログラムカウンタ２の動作も固定し、読み出し
専用メモリ１によるワンチップマイクロコンピュータの
基本動作をノーオペレーションとする。
ウンタ２の値をスタックするときは、プログラムカウン
タ２の値を転送する間、内部データバス１０を開放する
ために、コントロール回路８は、インストラクションラ
ッチ３，命令解読回路４およびプログラムカウンタ２の
それぞれを制御する。すなわち、コントロール回路８に
より、サブルーチン分岐命令の次アドレスのプログラム
カウンタ２の値の待避が完了する迄のマシンサイクルの
間は、インストラクションラッチ３のデータは、コント
ロール回路８より、ノーオペレーション命令に固定し、
内部データバス１０をマシンサイクルの間は開放する。
また、プログラムカウンタ２の動作も固定し、読み出し
専用メモリ１によるワンチップマイクロコンピュータの
基本動作をノーオペレーションとする。
【００１７】また、スタックポインタ９には、あらかじ
めリミッタ回路を設けておき、ランダムアクセスメモリ
５をプログラムカウンタスタックメモリとして使用する
場合のスタックレベルの上限値と下限値を設定し、上限
値を超えた場合はスタックポインタ７にスタック制御を
うつす。また、下限値を超えた場合はリセットをかけ
る。
めリミッタ回路を設けておき、ランダムアクセスメモリ
５をプログラムカウンタスタックメモリとして使用する
場合のスタックレベルの上限値と下限値を設定し、上限
値を超えた場合はスタックポインタ７にスタック制御を
うつす。また、下限値を超えた場合はリセットをかけ
る。
【００１８】以上のようにこの実施例によれば、プログ
ラムカウンタスタック６のスタックレベルの範囲で、サ
ブルーチン分岐命令を行うユーザープログラムであれ
ば、専用メモリと専用バスを有するプログラムカウンタ
スタック６およびスタックポインタ７のブロックで動作
を行うので、非常に高速に処理が可能である。また、ユ
ーザープログラムのスタックレベルが深い場合でも、プ
ログラムカウンタスタック６のスタックレベルを超えた
ときには、コントロール回路８の制御により、スタック
ポインタ９の指し示すランダムアクセスメモリ５のアド
レスにプログラムカウンタ２の値をスタックすることが
可能となり、プログラムの操作性が飛躍的に向上する。
ラムカウンタスタック６のスタックレベルの範囲で、サ
ブルーチン分岐命令を行うユーザープログラムであれ
ば、専用メモリと専用バスを有するプログラムカウンタ
スタック６およびスタックポインタ７のブロックで動作
を行うので、非常に高速に処理が可能である。また、ユ
ーザープログラムのスタックレベルが深い場合でも、プ
ログラムカウンタスタック６のスタックレベルを超えた
ときには、コントロール回路８の制御により、スタック
ポインタ９の指し示すランダムアクセスメモリ５のアド
レスにプログラムカウンタ２の値をスタックすることが
可能となり、プログラムの操作性が飛躍的に向上する。
【００１９】
【発明の効果】この発明のワンチップマイクロコンピュ
ータは、プログラムカウンタ専用メモリの容量の範囲
で、サブルーチン分岐命令を行うユーザープログラムで
あれば、第１のスタックポインタが示すプログラムカウ
ンタ専用メモリにサブルーチン分岐命令の次アドレスの
プログラムカウンタの値を待避させることにより、非常
に高速に処理が可能である。
ータは、プログラムカウンタ専用メモリの容量の範囲
で、サブルーチン分岐命令を行うユーザープログラムで
あれば、第１のスタックポインタが示すプログラムカウ
ンタ専用メモリにサブルーチン分岐命令の次アドレスの
プログラムカウンタの値を待避させることにより、非常
に高速に処理が可能である。
【００２０】また、プログラムカウンタ専用メモリの容
量を超えた際には、第１のスタックポインタがオーバー
フロー信号を発生し、このオーバーフロー信号が発生し
ているときは、コントロール回路の制御により、第２の
スタックポインタの示すアドレスの読み書き可能メモリ
にサブルーチン分岐命令の次アドレスのプログラムカウ
ンタの値を待避させるようにしているため、サブルーチ
ン分岐命令を処理することが可能になり、プログラムの
操作性が飛躍的に向上する。
量を超えた際には、第１のスタックポインタがオーバー
フロー信号を発生し、このオーバーフロー信号が発生し
ているときは、コントロール回路の制御により、第２の
スタックポインタの示すアドレスの読み書き可能メモリ
にサブルーチン分岐命令の次アドレスのプログラムカウ
ンタの値を待避させるようにしているため、サブルーチ
ン分岐命令を処理することが可能になり、プログラムの
操作性が飛躍的に向上する。
【図１】この発明の一実施例のワンチップマイクロコン
ピュータのブロック図である。
ピュータのブロック図である。
【図２】従来のワンチップマイクロコンピュータのブロ
ック図である。
ック図である。
１ 読み出し専用メモリ ２ プログラムカウンタ ３ インストラクションラッチ ４ 命令解読回路 ５ ランダムアクセスメモリ（読み書き可能メモリ） ６ プログラムカウンタスタック（プログラムカウンタ
専用メモリ） ７ （第１の）スタックポインタ ８ コントロール回路 ９ （第２の）スタックポインタ ａ オーバーフロー信号 ｂ サブルーチン分岐命令
専用メモリ） ７ （第１の）スタックポインタ ８ コントロール回路 ９ （第２の）スタックポインタ ａ オーバーフロー信号 ｂ サブルーチン分岐命令
Claims (1)
- 【請求項１】 プログラムを格納する読み出し専用メモ
リと、 この読み出し専用メモリのアドレスを発生させるプログ
ラムカウンタと、 このプログラムカウンタが発生した前記読み出し専用メ
モリのアドレスの命令を解読する命令解読回路と、 サブルーチン分岐命令の次アドレスの前記プログラムカ
ウンタの値を待避させるプログラムカウンタ専用メモリ
と、 このプログラムカウンタ専用メモリのアドレスを示し、
前記プログラムカウンタの値を待避させる前記プログラ
ムカウンタ専用メモリが容量を超えた際にオーバーフロ
ー信号を発生する第１のスタックポインタと、 読み書き可能メモリと、 この読み書き可能メモリのアドレスを示す第２のスタッ
クポインタと、 前記命令解読回路で解読した命令がサブルーチン分岐命
令の場合に、前記サブルーチン分岐命令と前記第１のス
タックポインタが発生するオーバーフロー信号とに応答
して、前記第２のスタックポインタの示すアドレスの前
記読み書き可能メモリに前記プログラムカウンタの値を
待避させるように制御するコントロール回路とを備えた
ワンチップマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6045551A JPH07253889A (ja) | 1994-03-16 | 1994-03-16 | ワンチップマイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6045551A JPH07253889A (ja) | 1994-03-16 | 1994-03-16 | ワンチップマイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07253889A true JPH07253889A (ja) | 1995-10-03 |
Family
ID=12722504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6045551A Pending JPH07253889A (ja) | 1994-03-16 | 1994-03-16 | ワンチップマイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07253889A (ja) |
-
1994
- 1994-03-16 JP JP6045551A patent/JPH07253889A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02235156A (ja) | 情報処理装置 | |
| US20060271938A1 (en) | Memory mapped lazy preemption control | |
| JP2523653B2 (ja) | 仮想計算機システム | |
| JPH07253889A (ja) | ワンチップマイクロコンピュータ | |
| JPH04241032A (ja) | システムコール実行装置 | |
| JPH056281A (ja) | 情報処理装置 | |
| JPS58200346A (ja) | シ−ケンス制御装置 | |
| JP2723847B2 (ja) | マイクロプロセッサ | |
| JPS59218569A (ja) | マイクロ・コンピユ−タ | |
| JPS58107963A (ja) | 割込処理装置 | |
| JPH059815B2 (ja) | ||
| JPS6230452B2 (ja) | ||
| JPS58221448A (ja) | マイクロコンピユ−タ | |
| JPS61184644A (ja) | 仮想計算機システム制御方式 | |
| JPS62202236A (ja) | マイクロコンピユ−タ装置 | |
| JPH0289144A (ja) | データ処理装置 | |
| JPS6155741A (ja) | 演算処理装置 | |
| JPH01229332A (ja) | 情報処理装置 | |
| JPH05143360A (ja) | マイクロコンピユータ | |
| JPH01260537A (ja) | 機器制御プロセッサ回路 | |
| JPS60128532A (ja) | 電子計算機装置 | |
| JPH03255511A (ja) | コンピュータ装置 | |
| JPS63101966A (ja) | ベクトル処理装置 | |
| JPS6336443A (ja) | 割り込み処理方式 | |
| JPH0883188A (ja) | マルチタスク処理を行う計算機 |