JPH07240694A - 集積回路 - Google Patents

Abstract

(57)【要約】 【目的】 使用者がクロック周波数を変化させて、クロ
ック発振が受信装置に与える影響を低減するためのスイ
ッチを設けることなく、マイクロコンピュータなどの集
積回路のクロック発振の妨害を受けない受信装置を構成
することができ、使用者にとってに使い勝手が良く安価
な受信装置を構成できる集積回路を提供する。 【構成】 第１の発振手段２の発振周波数および第３の
発振周波数の周波数を計数し第１の判断制御手段１０お
よび第２の判断制御手段２１または周波数制御手段３３
と第１の発振周波数切換手段５および第２の発振周波数
切換手段２８で発振周波数またはその高調波が受信装置
の受信周波数に妨害を与える周波数とならないように変
化させて受信装置への妨害電波を低減させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はラジオ、トランシーバ
ー、無線電話機、ラジオ付きカセットテープレコーダ及
びラジオ受信機とディジタル録音機を有するステレオ装
置等の電波受信装置に使用される集積回路に関するもの
である。

【０００２】

【従来の技術】近年、ラジオ、トランシーバー、無線電
話機、ラジオ付きカセットテープレコーダやステレオ装
置などの受信装置の技術進展はめざましいものがあり、
マイクロコンピュータの普及はもちろんＤＳＰ（ディジ
タルシグナルプロセッサ）と呼ばれるディジタル信号処
理集積回路やＤＡＴと呼ばれるディジタル式音楽信号録
音機などのディジタル記録再生装置の普及に伴い、高精
度で多彩な音声信号加工処理や高忠実度の録音再生が可
能なものが開発されてきている。

【０００３】従来この種の受信装置に用いられるマイク
ロコンピュータなどのディジタル信号動作の集積回路は
その機能動作のためのシステムクロックが必要でその発
振クロックやその高調波が妨害電波となり、受信装置の
受信周波数の範囲内やその近傍に発振周波数やその高調
波があれば受信妨害となる。このために、集積回路やク
ロック発振素子を金属板などのシールド板で囲んで妨害
電波が洩れないようにシールドしたり、それでも妨害が
防ぎきれない場合は、機械的スイッチを設けて受信時に
妨害が出るとそのスイッチを切り換えることによりクロ
ック発振の周波数を変化させ、妨害を低減するという方
法が取られていた。

【０００４】

【発明が解決しようとする課題】しかしながら上記のよ
うな従来の集積回路を用いて受信装置を構成する場合に
はシールド板やクロック周波数を変化させるためのスイ
ッチをクロック発振回路を有する集積回路毎に設ける必
要があるので装置が複雑で高価となり、その集積回路の
使用個数が複数になれば受信時の妨害発生時にそのスイ
ッチを切り換えて好条件に合わせるという操作は非常に
使い勝手の悪いものになり使用者にとって実際上取り扱
えない装置となってしまう。このため受信装置を開発す
る際にはこのようなスイッチを設けないで済むように、
上述のシールド板と妨害電波の出る集積回路端子へのノ
イズフィルタを多く設けるなどして徹底的な妨害電波に
対する対策を施すのでさらに装置が高価となってしまっ
ていた。

【０００５】本発明は、上記従来の問題点に鑑み、マイ
クロコンピュータやディジタルシグナルプロセッサやデ
ィジタル録音手段のためのディジタル集積回路等のディ
ジタル信号動作のためのクロック発振による妨害を受信
装置に与える度合いが少なく、発生する妨害電波に対し
簡便な方法で対策が可能な集積回路を提供するものであ
る。

【０００６】

【課題を解決するための手段】上記課題を解決するため
に本発明の第１の集積回路は、基本動作クロックを発生
する第１の発振手段と、第１の発振手段の発振周波数を
切り換えるための第１の発振周波数切換手段と、高精度
のクロックを発振する第２の発振手段と、第１の発振手
段の発振周波数を第２の発振手段のクロックを用いて計
数するための第１の計数手段と、第１の計数手段の出力
と受信装置の受信周波数を比較演算する第１の比較演算
手段と、第１の比較演算手段の出力に応じて第１の発振
周波数切換手段を制御する第１の判断制御手段という構
成を備えたものである。

【０００７】また、第２の集積回路と組み合わせて使う
第１の場合には、第２の発振手段からのクロックを第２
の集積回路に供給するクロック供給手段と、第２の集積
回路の基本動作クロックを発生する第３の発振手段の発
振周波数を第２の発振手段のクロックを用いて計数した
計数出力手段から伝達された出力と受信手段の受信周波
数とを比較演算する第２の比較演算手段と、第２の比較
演算手段の出力に応じて第３の発振周波数切換手段を制
御する指令を出力する第２の判断制御手段と、第２の判
断制御手段の出力に応じて第３の発振手段の発振周波数
を切り換えるための指令出力を第２の集積回路に対して
行う切換指令手段という構成をさらに備えたものであ
る。

【０００８】また、第２の集積回路と組み合わせて使う
第２の場合には、第２の発振手段からのクロックを第２
の集積回路に供給するクロック供給手段と、受信手段の
受信周波数から第２の集積回路に属する第３の発振手段
の受信妨害の少なくなる発振周波数を演算出力する周波
数算出制御手段と、周波数算出制御手段の出力に応じて
第３の発振手段の発振周波数を指定するための指定出力
を第２の集積回路に対して行う周波数指定手段とをさら
に備えたものである。

【０００９】また、第２の集積回路と組み合わせて使う
第３の場合には、受信手段の受信周波数を指定するため
の指定出力を第２の集積回路に対して行う受信周波数指
定手段とをさらに備えたものである。

【００１０】また、本発明の第２の集積回路は、第１の
集積回路と組み合わせて使う第１の場合には、基本動作
クロックを発生する第３の発振手段と、第３の発振手段
の発振周波数を切り換えるための第２の発振周波数切換
手段と、第２の発振数切換手段を外部の第１の集積回路
からの指令を受けて動作制御する受動制御手段と、時計
用などの高精度の第２の発振手段からのクロックを受給
するクロック受給手段と、第３の発振手段の発振周波数
を第２の発振手段のクロックを用いて計数してその情報
を第１の集積回路に出力するための計数出力手段という
構成を備えたものである。

【００１１】また、第１の集積回路と組み合わせて使う
第２の場合には、基本動作クロックを発生する第３の発
振手段と、第３の発振手段の発振周波数を切り換えるた
めの第２の発振周波数切換手段と、高精度の第２の発振
手段からのクロックを受給するクロック受給手段と、第
３の発振手段の発振周波数を第２の発振手段からのクロ
ックを用いて計数する第２の計数手段と、第１の集積回
路から第３の発振手段の発振周波数の指定内容を設定す
る周波数設定手段と、第２の計数手段の計数結果を基に
第２の発振周波数切換手段を周波数設定手段で指定され
る発振周波数に第３の発振手段の発振周波数が最も近く
なるよう制御する周波数制御手段とを備えたものであ
る。

【００１２】また、第１の集積回路と組み合わせて使う
第３の場合には、基本動作クロックを発生する第３の発
振手段と、第３の発振手段の発振周波数を切り換えるた
めの第２の発振周波数切換手段と、時計用などの高精度
のクロックを発振する第４の発振手段と、第３の発振手
段の発振周波数を第４の発振手段のクロックを用いて計
数する第２の計数手段と、受信手段の受信周波数の指定
内容を設定する受信周波数設定手段と、第２の計数手段
の計数結果と受信周波数設定手段からの受信手段の受信
周波数とを比較演算する第２の比較演算手段と、第２の
比較演算手段の出力に応じて第２の発振周波数切換手段
を制御する第２の判断制御手段とを備えたものである。

【００１３】

【作用】本発明は上記した構成によって、第１の発振手
段の発振周波数および第３の発振周波数の周波数を計数
し本発明の集積回路の第１の判断制御手段および第２の
判断制御手段または周波数制御手段と第１の発振周波数
切換手段および第２の発振周波数切換手段で発振周波数
またはその高調波が受信装置の受信周波数に妨害を与え
る周波数とならないように変化させて本発明の集積回路
を使用した受信装置への妨害電波を低減させるので妨害
電波対策が比較的簡単に行え、安価で性能の良好な受信
装置を提供できるものである。

【００１４】

【実施例】以下、本発明の実施例の集積回路について、
図面を参照しながら説明する。図１は本発明の第１の集
積回路を用いた受信装置の第１の実施例の構成を示すブ
ロック図である。

【００１５】図１に於て、１は水晶発振子などを用いて
時計用などの高精度のクロック発振をする第２の発振手
段、２は第１の集積回路の機能を制御するための基本ク
ロックを発生する第１の発振手段、３は第１の発振手段
の発振周波数を第２の発振手段の出力を用いて計数する
ための第１の計数手段、４は第１の計数手段の出力と受
信手段の受信周波数を比較演算するための第１の比較演
算手段、５は第１の発振手段の発振周波数を切り換える
ための第１の発振周波数切換手段、６は受信手段、７は
記録再生手段、８は前記６〜７の各手段の出力音楽信号
を選択し増幅する信号選択増幅部、９は信号選択増幅部
８の信号出力を音波に変換するスピーカ、１０は第１の
計数手段３と第１の比較演算手段４及び第１の発振周波
数切換手段５を制御するための第１の判断制御手段、１
１は受信手段６と記録再生手段７の機能動作内容を表示
するための表示手段、１２は操作部であり、前記６〜７
の各手段を選択するためのＳＷ等から構成されている。
１３は当該第１の集積回路であり本例ではマイクロコン
ピュータへの適用例を示している。１４は操作部１２か
らの操作入力を受け付け受信手段６と記録再生手段７お
よび表示手段１１を制御するための制御手段である。

【００１６】図２は、受信手段６の内部詳細ブロック図
で、６aはアンテナ、６b はＰＬＬ周波数制御部、６c
はフロントエンド回路部、６d はＩＦ検波回路部で、６
ｅには制御手段１４からＰＬＬ制御データが入力され、
６ｆからは検波された低周波信号が出力される。

【００１７】図３は、第１の発振手段２のクロック発振
回路と第１の発振周波数切換手段５の実施例の内部詳細
回路図で、ＩＣ１は発振用インバータ回路、ＣＲ１はセ
ラミック発振子、Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６
はコンデンサ、Ｓ１，Ｓ２，Ｓ３，Ｓ４はＣＭＯＳ構造
などの電子的スイッチで５ａからの発振周波数切換信号
に応じてオンオフされる。

【００１８】図４は、本発明の第１の集積回路１３を用
いて構成した受信装置の第１の実施例の、第２の発振手
段１、第１の発振手段２、第１の計数手段３、第１の比
較演算手段４、第１の判断制御手段１０、制御手段１４
の機能をマイクロコンピュータとしての第１の集積回路
１３に構成した場合のマイクロコンピュータの処理動作
の要部を示すフローチャートであり、これらに基づい
て、本発明の動作を説明する。

【００１９】ここで、装置の電源は投入されており、第
１の集積回路１３の内部にある記憶装置等も初期化され
ているものとする。４１と４９は結合子であり、メイン
プログラムの中に組み込まれているものとする。また最
初は図３に示す第１の発振周波数切換手段５の入力５ａ
はＳ１、Ｓ２、Ｓ３、Ｓ４がすべてオフになる信号状態
であるとする。

【００２０】まず、ステップ４２ではＰＬＬ周波数制御
部６ｂにＰＬＬ制御データを送り、受信手段６を受信動
作状態とする。ステップ４３では受信周波数Ｆを表示手
段１１に表示する。次に、ステップ４４では第１の発振
手段の発振周波数（クロック発振周波数）ｆを第２の発
振手段１の高精度な発振（例えば水晶発振）を基本にし
て第１の集積回路１３内部のタイマカウンタなどを利用
して計数する。次に、ステップ４５では現在受信してい
る受信周波数Ｆのデータを計算エリア上に入力し、ステ
ップ４６では受信周波数Ｆに最も近くなる現在の第１の
発振手段２の発振周波数ｆの高調波ｆ′を計算する。ス
テップ４７では受信周波数Ｆと発振周波数ｆの高調波
ｆ′との差が０．５ＭＨｚ以下か否かを判定し、０．５
ＭＨｚ以下の場合はステップ４８へと進み発振周波数ｆ
をずらす（この場合は下げる）ように図３の第１の発振
周波数切換手段５にＳ１をオンとして発振用インバータ
回路ＩＣ１の入力端子にさらにＣ３が追加結合されるよ
うな５ａの信号を送り結合子４９へと進む。この場合、
ステップ４８の処理実行の後の結合子４９からの処理経
過後にさらにもう一度結合子４１からの処理を再実行す
るときにステップ４７でＮＯと判定されるまでクロック
発振周波数を変化させる動作を上記と同様に継続する。

【００２１】ここで、ステップ４７で０．５ＭＨｚ以下
としているのは、本発明では受信周波数Ｆに対し発振周
波数ｆの高調波ｆ′が受信妨害を与える限界周波数偏差
を０．５ＭＨｚと設定しているためである。そしてステ
ップ４８では第１の発振周波数切換手段５の入力５ａに
は発振用インバータ回路ＩＣ１の入力端子にクロック発
振回路のコンデンサＣ１にさらにコンデンサＣ３が並列
に挿入される信号が出力される。これによりセラミック
発振子ＣＲ１とコンデンサＣ１、Ｃ２で決定されていた
第１の発振手段２のクロック発振の周波数が低くなる。
例えばクロック発振が５ＭＨｚで受信周波数Ｆが８０．
２ＭＨｚである場合、最も近いクロック発振の高調波の
周波数ｆ′は１６次の８０ＭＨｚとなりＦとｆ′の差は
０．２ＭＨｚとなる。そこで発振周波数切換用の端子５
ａを変化して、クロック発振の周波数を１％下げ４．９
５ＭＨｚとなるように第１の発振周波数切換手段５を駆
動すると最も近いクロック発振の高調波の周波数は７
９．２ＭＨｚとなり受信周波数である８０．２ＭＨｚと
の差は１．０ＭＨｚとなり受信に妨害を与えることを防
ぐことができる。

【００２２】また、ここで、ステップ４４は第１の計数
手段３の機能を、ステップ４６，４７は第１の比較演算
手段４の機能を実現したものである。

【００２３】以上のように第１の実施例の第１の集積回
路１３によれば、基本動作クロックを発生する第１の発
振手段と、第１の発振手段の発振周波数を切り換えるた
めの第１の発振周波数切換手段と、高精度のクロックを
発振する第２の発振手段と、第１の発振手段の発振周波
数を第２の発振手段のクロックを用いて計数するための
第１の計数手段と、第１の計数手段の出力と受信装置の
受信周波数を比較演算する第１の比較演算手段と、第１
の比較演算手段の出力に応じて第１の発振周波数切換手
段を制御する第１の判断制御手段という構成を備えるこ
とによって、使用者がクロック周波数を変化させるため
のスイッチを設けることなく第１の集積回路１３のクロ
ック発振の妨害を受けない受信装置を構成することがで
きる。

【００２４】なお本発明の実施例では、第１の発振周波
数切換手段５として図３の回路を用いたが、図５に示す
回路においても本発明で必要とされる微小な周波数変移
量は得られるのでこの回路方式を用いても良い。図５
は、第１の発振手段２のクロック発振回路と、第１の発
振周波数切換手段５の第２の実施例の内部詳細回路図
で、Ｒ０，Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５は抵抗、ＣＲ
１はセラミック発振子、Ｃ１，Ｃ２はコンデンサ、Ｓ
１，Ｓ２，Ｓ３，Ｓ４はＣＭＯＳ素子などの電子的スイ
ッチで５ａからの発振周波数切換信号に応じてオンオフ
される。動作は図３と図４とともに行った説明内容と同
様で、発振用インバータ回路ＩＣ１の帰還抵抗Ｒ０に並
列に接合される抵抗値がＳ１，Ｓ２，Ｓ３，Ｓ４のオン
オフ状態の組合せに応じて変化することによりＩＣ１の
総合的な帰還抵抗値が変化して発振周波数が変化するも
のである。

【００２５】また本発明の実施例では、第１の発振周波
数切換手段５として図３の回路を用いたが、図５に示す
回路においてＲ１，Ｒ２，Ｒ３，Ｒ４を発振インバータ
回路ＩＣ２，ＩＣ３，ＩＣ４，ＩＣ５に置換し、５ａか
らの発振周波数切換信号に応じて発振インバータ回路Ｉ
Ｃ１に結合する発振インバータ回路の個数を変化させて
発振ドライブ能力を変化して発振周波数を切り換えるよ
うにしてもよい。

【００２６】次に、本発明の第２の実施例の集積回路に
ついて、図６、図７、図２、図３の図面を参照しながら
説明する。

【００２７】図６は、本発明の第１の集積回路と第２の
集積回路とを用いた受信装置の第２の実施例の構成を示
すブロック図である。図６に於て図１と同様の内容の手
段には図１と同一の名称と番号を付し、再度の説明は省
略する。

【００２８】図６に於て、１３は第１の集積回路であ
り、本例ではマイクロコンピュータへの適用例を示して
いる。２４は第２の集積回路で、本例では信号選択増幅
部８の中で使用するディジタル音楽信号処理のためのデ
ィジタルシグナルプロセッサとする。

【００２９】１６は第２の発振手段１からのクロックを
第２の集積回路２４に供給するクロック供給手段、２０
は第２の集積回路２４の基本動作クロックを発生する第
３の発振手段２７の発振周波数を第２の発振手段１のク
ロックを用いて計数した計数出力手段から伝達された出
力と受信手段の受信周波数とを比較演算する第２の比較
演算手段、２１は第２の比較演算手段２０の出力に応じ
て第３の発振周波数切換手段２７を制御する指令を出力
する第２の判断制御手段、２２は第２の判断制御手段２
１の出力に応じて第３の発振手段２７の発振周波数を切
り換えるための指令出力を第２の集積回路２４に対して
行う切換指令手段である。

【００３０】また、本発明の第２の集積回路２４におい
て、２７は基本動作クロックを発生する第３の発振手
段、２８は第３の発振手段の発振周波数を切り換えるた
めの第２の発振周波数切換手段、３０は第２の発振数切
換手段を外部の第１の集積回路からの指令を受けて動作
制御する受動制御手段、２６は時計用などの高精度の第
２の発振手段からのクロックを受給するクロック受給手
段、２９は第３の発振手段の発振周波数を第２の発振手
段のクロックを用いて計数してその情報を第１の集積回
路に出力するための計数出力手段である。

【００３１】図７は、本発明の第１の集積回路１３と第
２の集積回路２４とを用いて構成した受信装置の第２の
実施例の、第２の発振手段１、第１の発振手段２、第１
の計数手段３、第１の比較演算手段４、第１の判断制御
手段１０、制御手段１４、第２の比較演算手段２０、第
２の判断制御手段２１、切換指令手段２２の機能をマイ
クロコンピュータとしての第１の集積回路１３に構成し
た場合のマイクロコンピュータの処理動作の要部を示す
フローチャートであり、これらに基づいて、図２の受信
手段６の内部詳細ブロック図、図３の第１の発振手段２
のクロック発振回路と第１の発振周波数切換手段５の実
施例の内部詳細回路図とを用いて本発明の動作を説明す
る。

【００３２】ここで、装置の電源は投入されており、第
１の集積回路１３の内部にある記憶装置等も初期化され
ているものとする。７１と８３は結合子であり、メイン
プログラムの中に組み込まれているものとする。また最
初は図３に示す第１の発振周波数切換手段５の入力５ａ
はＳ１、Ｓ２、Ｓ３、Ｓ４がすべてオフになる信号状態
であるとする。

【００３３】まず、ステップ７２ではＰＬＬ周波数制御
部６ｂにＰＬＬ制御データを送り、受信手段６を受信動
作状態とする。ステップ７３では受信周波数Ｆを表示手
段１１に表示する。次に、ステップ７４では第１の発振
手段の発振周波数（クロック発振周波数）ｆ1を第２の
発振手段１の高精度な発振（例えば水晶発振）を基本に
して第１の集積回路１３内部のタイマカウンタなどを利
用して計数する。次に、ステップ７５では現在受信して
いる受信周波数Ｆのデータを計算エリア上に入力し、ス
テップ７６では受信周波数Ｆに最も近くなる現在の第１
の発振手段２の発振周波数ｆ1の高調波ｆ1′を計算す
る。ステップ７７では受信周波数Ｆと発振周波数ｆ1の
高調波ｆ1′との差が０．５ＭＨｚ以下か否かを判定
し、０．５ＭＨｚ以下の場合はステップ７８へと進み発
振周波数ｆ1をずらす（この場合は下げる）ように第１
の発振周波数切換手段５にＳ１をオンとして発振用イン
バータ回路ＩＣ１の入力端子にさらにＣ３が追加結合さ
れるような５ａの信号を送りステップ７９へと進む。こ
の場合、ステップ７８の処理実行の後で７９からの処理
を実行し結合子８４以降の処理（図示せず）も経過後に
さらにもう一度結合子７１からの処理を再実行するとき
にステップ７７でＮＯと判定されるまでクロック発振周
波数を変化させる動作を上記と同様に継続する。

【００３４】また、ステップ７８では第１の発振周波数
切換手段５の入力５ａには発振用インバータ回路ＩＣ１
の入力端子にクロック発振回路のコンデンサＣ１にさら
にコンデンサＣ３が並列に挿入される信号が出力され
る。これによりセラミック発振子ＣＲ１とコンデンサＣ
１、Ｃ２で決定されていた第１の発振手段２のクロック
発振の周波数が低くなる。例えばクロック発振が５ＭＨ
ｚで受信周波数Ｆが８０．２ＭＨｚである場合、最も近
いクロック発振の高調波の周波数ｆ1′は１６次の８０
ＭＨｚとなりＦとｆ1′の差は０．２ＭＨｚとなる。そ
こで発振周波数切換用の端子５ａを変化して、クロック
発振の周波数を１％下げ４．９５ＭＨｚとなるように第
１の発振周波数切換手段５を駆動すると最も近いクロッ
ク発振の高調波の周波数は７９．２ＭＨｚとなり受信周
波数である８０．２ＭＨｚとの差は１．０ＭＨｚとなり
受信に妨害を与えることを防ぐことができる。

【００３５】ここで、ステップ７４は第１の計数手段３
の機能を、ステップ７６，７７は第１の比較演算手段４
の機能を実現したものである。

【００３６】次に、ステップ７９では第２の集積回路２
４の第３の発振手段２７の発振周波数（クロック発振周
波数）ｆ2をクロック受給手段２６を介した第２の発振
手段１の高精度な発振（例えば水晶発振）を基本にして
第２の集積回路２４内部のタイマカウンタなどを利用し
て第２の集積回路２４の計数出力手段２９で計数した結
果を第２の集積回路２４から入力する。次に、ステップ
８０では現在受信している受信周波数Ｆのデータを計算
エリア上に入力し、ステップ８１では受信周波数Ｆに最
も近くなる現在の第３の発振手段２７の発振周波数ｆ2
の高調波ｆ2′を計算する。ステップ８２では受信周波
数Ｆと発振周波数ｆ2の高調波ｆ2′との差が０．５ＭＨ
ｚ以下か否かを判定し、０．５ＭＨｚ以下の場合はステ
ップ８３へと進み発振周波数ｆをずらす（この場合は下
げる）ように図３の第２の発振周波数切換手段２８にＳ
１をオンとして発振用インバータ回路ＩＣ１の入力端子
にさらにＣ３が追加結合されるような５ａの信号を送り
結合子８４へと進む。この場合、ステップ８３の処理実
行の後の結合子８４からの処理経過後にさらにもう一度
結合子７１からの処理を再実行するときにステップ８２
でＮＯと判定されるまでクロック発振周波数を変化させ
る動作を上記と同様に継続する。

【００３７】ここで、ステップ８３の処理実行による第
３の発振手段２７の発振周波数ｆ2が変化する仕組みは
上述のステップ７８での第１の発振手段２の発振周波数
ｆ1に関して図３を用いて行った説明と同様なので説明
は省略する。

【００３８】このように、本発明では、受信周波数Ｆに
対する第１の発振手段２の発振周波数ｆ1の高調波ｆ1′
および受信周波数Ｆに対する第３の発振手段２７の発振
周波数ｆ2の高調波ｆ2′は受信妨害を与える限界周波数
偏差の０．５ＭＨｚ以上の周波数差を確保するように動
作するので受信に妨害を与えることを防ぐことができ
る。

【００３９】以上のように第２の実施例の第１の集積回
路１３と第２の集積回路２４によれば、基本動作クロッ
クを発生する第１の発振手段と、第１の発振手段の発振
周波数を切り換えるための第１の発振周波数切換手段
と、高精度のクロックを発振する第２の発振手段と、第
１の発振手段の発振周波数を第２の発振手段のクロック
を用いて計数するための第１の計数手段と、第１の計数
手段の出力と受信装置の受信周波数を比較演算する第１
の比較演算手段と、第１の比較演算手段の出力に応じて
第１の発振周波数切換手段を制御する第１の判断制御手
段と、第２の発振手段からのクロックを第２の集積回路
に供給するクロック供給手段と、第２の集積回路の基本
動作クロックを発生する第３の発振手段の発振周波数を
第２の発振手段のクロックを用いて計数した計数出力手
段から伝達された出力と受信手段の受信周波数とを比較
演算する第２の比較演算手段と、第２の比較演算手段の
出力に応じて第３の発振周波数切換手段を制御する指令
を出力する第２の判断制御手段と、第２の判断制御手段
の出力に応じて第３の発振手段の発振周波数を切り換え
るための指令出力を第２の集積回路に対して行う切換指
令手段という構成を備えた第１の集積回路と、基本動作
クロックを発生する第３の発振手段と、第３の発振手段
の発振周波数を切り換えるための第２の発振周波数切換
手段と、第２の発振数切換手段を外部の第１の集積回路
からの指令を受けて動作制御する受動制御手段と、時計
用などの高精度の第２の発振手段からのクロックを受給
するクロック受給手段と、第３の発振手段の発振周波数
を第２の発振手段のクロックを用いて計数してその情報
を第１の集積回路に出力するための計数出力手段という
構成を備えた第２の集積回路とを用いることによって、
使用者がクロック周波数を変化させるためのスイッチを
設けることなく第１の集積回路１３のクロック発振およ
び第２の集積回路２４のクロック発振の妨害を受けない
受信装置を構成することができる。

【００４０】なお本発明の第２の実施例では第１の発振
周波数切換手段５および第２の発振周波数切換手段２８
として図３の回路を用いたが図５に示す回路においても
本発明で必要とされる周波数変移量は得られるのでこの
回路方式を用いても良い。

【００４１】次に、本発明の第３の実施例の集積回路に
ついて、図８、図９、図１０、図２、図３の図面を参照
しながら説明する。

【００４２】図８は、本発明の第１の集積回路と第２の
集積回路とを用いた受信装置の第３の実施例の構成を示
すブロック図である。図８に於て図１と同様の内容の手
段には図１と同一の名称と番号を付し、再度の説明は省
略する。

【００４３】図８に於て、１３は第１の集積回路であ
り、本例ではマイクロコンピュータへの適用例を示して
いる。２４は第２の集積回路で、本例では記録再生手段
７の中で使用するメカニズム制御のためのマイクロコン
ピュータとする。

【００４４】１６は第２の発振手段１からのクロックを
第２の集積回路２４に供給するクロック供給手段、２１
は受信手段６の受信周波数から第２の集積回路２４に属
する第３の発振手段２７の受信妨害の少なくなる発振周
波数を演算出力する第２の判断制御手段、２５は第２の
判断制御手段２１の出力に応じて第３の発振手段２７の
発振周波数を指定するための指定出力を第２の集積回路
２４に対して行う周波数指定手段２５である。

【００４５】また、本発明の第２の集積回路２４におい
て、２６は時計用などの高精度の第２の発振手段１から
のクロックを受給するクロック受給手段、２７は基本動
作クロックを発生する第３の発振手段、２８は第３の発
振手段２７の発振周波数を切り換えるための第２の発振
周波数切換手段、３１は第３の発振手段２７の発振周波
数を第２の発振手段１からのクロックを用いて計数する
第２の計数手段、３２は第１の集積回路１３から第３の
発振手段２７の発振周波数の指定内容を設定する周波数
設定手段と、３３は第２の計数手段３１の計数結果を基
に第２の発振周波数切換手段２８を周波数設定手段３２
で指定される発振周波数に第３の発振手段２７の発振周
波数が最も近くなるよう制御する周波数制御手段であ
る。

【００４６】図９は、本発明の第１の集積回路１３と第
２の集積回路２４とを用いて構成した受信装置の第３の
実施例の、第２の発振手段１、第１の発振手段２、第１
の計数手段３、第１の比較演算手段４、第１の判断制御
手段１０、制御手段１４、周波数算出制御手段２３、周
波数指定手段２５の機能をマイクロコンピュータとして
の第１の集積回路１３に構成した場合のマイクロコンピ
ュータの処理動作の要部を示すフローチャート、また、
図１０は、本発明の第１の集積回路１３と第２の集積回
路２４とを用いて構成した受信装置の第３の実施例の、
第２の計数手段３１、周波数制御手段３３、周波数設定
手段３２の機能をマイクロコンピュータとしての第２の
集積回路２４に構成した場合のマイクロコンピュータの
処理動作の要部を示すフローチャートであり、これらに
基づいて、図２の受信手段６の内部詳細ブロック図、図
３の第１の発振手段２のクロック発振回路と第１の発振
周波数切換手段５の実施例の内部詳細回路図とを用いて
本発明の動作を説明する。

【００４７】まず、装置の電源は投入されており、第１
の集積回路１３の内部にある記憶装置等も初期化されて
いるものとする。９１と１０１は結合子であり、メイン
プログラムの中に組み込まれているものとする。また最
初は図３に示す第１の発振周波数切換手段５の入力５ａ
はＳ１、Ｓ２、Ｓ３、Ｓ４がすべてオフになる信号状態
であるとする。

【００４８】まず、ステップ９２からステップ９８まで
は前述の図７のステップ７２からステップ７８までの処
理と同一なので詳しい説明は省略するが、結果的にステ
ップ９７でＮＯと判定されるまで第１の発振手段の発振
周波数を変化させる動作を行い、受信周波数と最も近い
第１の発振手段のクロック発振の高調波の周波数との差
を大きく保ち受信に妨害を与えることを防ぐことができ
る。ここで、ステップ９４は第１の計数手段３の機能
を、ステップ９６，９７は第１の比較演算手段４の機能
を実現したものである。

【００４９】次に、ステップ９９では現在受信している
受信周波数Ｆのデータを計算エリア上に入力し、ステッ
プ１００では受信周波数Ｆに対して第３の発振手段２７
の発振周波数ｆ2の高調波が１ＭＨｚ程度となる第３の
発振手段の発振周波数ｆ2を計算する。すなわち受信周
波数Ｆに１ＭＨｚを加えた値の整数分、あるいは受信周
波数Ｆから１ＭＨｚを引いた値の整数分のどちらかで第
３の発振手段２７で設定可能な発振周波数ｆ2を求めて
第２の集積回路に指定出力し、ステップ１０１の結合子
へと進む。

【００５０】また第２の集積回路では図１０において、
ステップ１１１と１１６は結合子であり、メインプログ
ラムの中に組み込まれているものとする。第２の集積回
路２４の第３の発振手段２７も図３に示す第１の集積回
路１３の実施例の内部詳細回路図と同様の回路を用い
る。

【００５１】ステップ１１２では第３の発振手段２７の
発振周波数ｆ2をクロック受給手段２６を介した第２の
発振手段１の高精度な発振を基本にして第２の集積回路
２４内部のタイマカウンタなどを利用して第２の計数手
段３１で計数した結果をマイクロコンピュータとしての
第２の集積回路２４の計算エリア上に入力する。次に、
ステップ１１３では第１の集積回路１３からの指定発振
周波数ｆｓのデータを周波数設定手段３２から計算エリ
ア上に入力し、ステップ１１４では指定発振周波数ｆｓ
と現在の第３の発振手段２７の発振周波数ｆ2との周波
数の差を計算しその差が１０ＫＨｚ以下か否かを判定
し、１０ＫＨｚ以上の場合はステップ１１５へと進み第
３の発振手段２７の発振周波数ｆ2をずらすように図３
と同様の回路構成の第２の発振周波数切換手段２８を制
御する。この場合、ステップ１１５の処理実行の後の結
合子１１６からの処理経過後にさらにもう一度結合子１
１１からの処理を再実行するときにステップ１１４でＹ
ＥＳと判定されるまで第３の発振手段２７の発振周波数
を変化させる動作を上記と同様に継続する。すなわち第
１の集積回路１３からの指定発振周波数ｆｓと現在の第
３の発振手段２７の発振周波数ｆ2との周波数の差が１
０ＫＨｚ以下となるように制御される。第１の集積回路
１３からの指定発振周波数ｆｓ自体は前述のように受信
周波数Ｆに対して第３の発振手段２７の発振周波数ｆ2
の高調波が１ＭＨｚ程度となる第３の発振手段の発振周
波数ｆ2を計算して指定されているので第１の発振手段
２の発振周波数と第３の発振手段２７の周波数の比が極
端に大きくない限りは第３の発振手段２７の発振周波数
は受信周波数Ｆに対して発振周波数ｆ2の高調波が０．
５ＭＨｚ以上となるよう制御される。

【００５２】ここで、ステップ１１５の処理実行による
第３の発振手段２７の発振周波数ｆ2が変化する仕組み
は前述のステップ７８での第１の発振手段２の発振周波
数ｆ1に関して図３を用いて行った説明と同様なので説
明は省略する。

【００５３】このように、本発明では、受信周波数Ｆに
対する第１の発振手段２の発振周波数ｆ1の高調波ｆ1′
および受信周波数Ｆに対する第３の発振手段２７の発振
周波数ｆ2の高調波ｆ2′は、受信妨害を与える限界周波
数偏差の０．５ＭＨｚ以上の周波数差を確保するように
動作するので受信に妨害を与えることを防ぐことができ
る。

【００５４】以上のように第３の実施例の第１の集積回
路１３と第２の集積回路２４によれば、基本動作クロッ
クを発生する第１の発振手段と、第１の発振手段の発振
周波数を切り換えるための第１の発振周波数切換手段
と、高精度のクロックを発振する第２の発振手段と、第
１の発振手段の発振周波数を第２の発振手段のクロック
を用いて計数するための第１の計数手段と、第１の計数
手段の出力と受信装置の受信周波数を比較演算する第１
の比較演算手段と、第１の比較演算手段の出力に応じて
第１の発振周波数切換手段を制御する第１の判断制御手
段と、第２の発振手段からのクロックを第２の集積回路
に供給するクロック供給手段と、受信手段の受信周波数
から第２の集積回路に属する第３の発振手段の受信妨害
の少なくなる発振周波数を演算出力する周波数算出制御
手段と、周波数算出制御手段の出力に応じて第３の発振
手段の発振周波数を指定するための指定出力を第２の集
積回路に対して行う周波数指定手段という構成を備えた
第１の集積回路と、基本動作クロックを発生する第３の
発振手段と、第３の発振手段の発振周波数を切り換える
ための第２の発振周波数切換手段と、高精度の第２の発
振手段からのクロックを受給するクロック受給手段と、
第３の発振手段の発振周波数を第２の発振手段からのク
ロックを用いて計数する第２の計数手段と、第１の集積
回路から第３の発振手段の発振周波数の指定内容を設定
する周波数設定手段と、第２の計数手段の計数結果を基
に第２の発振周波数切換手段を周波数設定手段で指定さ
れる発振周波数に第３の発振手段の発振周波数が最も近
くなるよう制御する周波数制御手段という構成を備えた
第２の集積回路とを用いることによって、使用者がクロ
ック周波数を変化させるためのスイッチを設けることな
く第１の集積回路１３のクロック発振および第２の集積
回路２４のクロック発振の妨害を受けない受信装置を構
成することができる。

【００５５】なお本発明の第３の実施例では、第１の発
振周波数切換手段５および第２の発振周波数切換手段２
８として、図３の回路を用いたが、図５に示す回路にお
いても本発明で必要とされる周波数変移量は得られるの
でこの回路方式を用いても良い。

【００５６】次に、本発明の第４の実施例の集積回路に
ついて、図１１、図１２、図１３、図２、図３の図面を
参照しながら説明する。

【００５７】図１１は本発明の第１の集積回路と第２の
集積回路とを用いた受信装置の第４の実施例の構成を示
すブロック図である。図１１に於て図１と同様の内容の
手段には図１と同一の名称と番号を付し、再度の説明は
省略する。

【００５８】図１１に於て、１３は第１の集積回路であ
り本例ではマイクロコンピュータへの適用例を示してい
る。２４は第２の集積回路で本例では記録再生手段７の
中で使用するトラッキング制御のためのマイクロコンピ
ュータとする。３４は受信手段の受信周波数を指定する
ための指定出力を第２の集積回路２４に対して行う受信
周波数指定手段である。

【００５９】また、本発明の第２の集積回路２４におい
て、２７は基本動作クロックを発生する第３の発振手
段、２８は第３の発振手段２７の発振周波数を切り換え
るための第２の発振周波数切換手段、３５は時計用など
の高精度のクロックを発振する第４の発振手段、３１は
第３の発振手段２７の発振周波数を第４の発振手段３５
のクロックを用いて計数する第２の計数手段、３６は受
信手段の受信周波数の指定内容を設定する受信周波数設
定手段、２０は第２の計数手段３１の計数結果と受信周
波数設定手段３６からの受信手段の受信周波数とを比較
演算する第２の比較演算手段、２１は第２の比較演算手
段２０の出力に応じて第２の発振周波数切換手段２８を
制御する第２の判断制御手段である。

【００６０】図１２は、本発明の第１の集積回路１３と
第２の集積回路２４とを用いて構成した受信装置の第４
の実施例の、第２の発振手段１、第１の発振手段２、第
１の計数手段３、第１の比較演算手段４、第１の判断制
御手段１０、制御手段１４、受信周波数指定手段３４の
機能をマイクロコンピュータとしての第１の集積回路１
３に構成した場合のマイクロコンピュータの処理動作の
要部を示すフローチャート、また、図１３は、本発明の
第１の集積回路１３と第２の集積回路２４とを用いて構
成した受信装置の第４の実施例の、第２の比較演算手段
２０、第２の判断制御手段２１、第２の計数手段３１の
機能をマイクロコンピュータとしての第２の集積回路２
４に構成した場合のマイクロコンピュータの処理動作の
要部を示すフローチャートであり、これらに基づいて、
図２の受信手段６の内部詳細ブロック図、図３の第１の
発振手段２のクロック発振回路と第１の発振周波数切換
手段５の実施例の内部詳細回路図とを用いて本発明の動
作を説明する。

【００６１】ここで、装置の電源は投入されており、第
１の集積回路１３の内部にある記憶装置等も初期化され
ているものとする。１２１と１３０は結合子であり、メ
インプログラムの中に組み込まれているものとする。ま
た最初は図３に示す第１の発振周波数切換手段５の入力
５ａはＳ１、Ｓ２、Ｓ３、Ｓ４がすべてオフになる信号
状態であるとする。

【００６２】まず、ステップ１２２からステップ１２８
までは前述の図７のステップ７２からステップ７８まで
の処理と同一なので詳しい説明は省略するが、結果的に
ステップ１２７でＮＯと判定されるまで第１の発振手段
の発振周波数を変化させる動作を行い、受信周波数と最
も近い第１の発振手段のクロック発振の高調波の周波数
との差を大きく保ち受信に妨害を与えることを防ぐこと
ができる。ここで、ステップ１２４は第１の計数手段３
の機能を、ステップ１２６，１２７は第１の比較演算手
段４の機能を実現したものである。

【００６３】次に、ステップ１２９では現在受信してい
る受信周波数Ｆのデータを第２の集積回路２４に出力
し、ステップ１３０の結合子へと進む。

【００６４】また第２の集積回路では図１３において、
ステップ１３３と１３９は結合子であり、メインプログ
ラムの中に組み込まれているものとする。第２の集積回
路２４の第３の発振手段２７も図３に示す第１の集積回
路１３の実施例の内部詳細回路図と同様の回路を用い
る。

【００６５】ステップ１３４では第３の発振手段２７の
発振周波数ｆ2を第４の発振手段３５の高精度な発振を
基本にして第２の集積回路２４内部のタイマカウンタな
どを利用して第２の計数手段３１で計数した結果をマイ
クロコンピュータとしての第２の集積回路２４の計算エ
リア上に入力する。次に、ステップ１３５では第１の集
積回路１３からの受信装置の受信周波数Ｆのデータを受
信周波数設定手段３６から計算エリア上に入力し、ステ
ップ１３６では受信周波数Ｆに最も近くなる現在の第３
の発振手段２７の発振周波数ｆ2の高調波ｆ2′を計算す
る。ステップ１３７では受信周波数Ｆと発振周波数ｆ2
の高調波ｆ2′との差が０．５ＭＨｚ以下か否かを判定
し、０．５ＭＨｚ以下の場合はステップ１３８へと進み
発振周波数ｆ2をずらすように第２の発振周波数切換手
段２８を制御して結合子１３９へと進む。この場合、ス
テップ１３８の処理実行の後で結合子１３９以降の処理
（図示せず）も経過後にさらにもう一度結合子１３３か
らの処理を再実行するときにステップ１３７でＮＯと判
定されるまでクロック発振周波数を変化させる動作を上
記と同様に継続する。

【００６６】ここで、ステップ１３８の処理実行による
第３の発振手段２７の発振周波数ｆ2が変化する仕組み
は前述のステップ７８での第１の発振手段２の発振周波
数ｆ1に関して図３を用いて行った説明と同様なので説
明は省略する。

【００６７】このように、本発明では、受信周波数Ｆに
対する第１の発振手段２の発振周波数ｆ1の高調波ｆ1′
および受信周波数Ｆに対する第３の発振手段２７の発振
周波数ｆ2の高調波ｆ2′は、受信妨害を与える限界周波
数偏差の０．５ＭＨｚ以上の周波数差を確保するように
動作するので受信に妨害を与えることを防ぐことができ
る。

【００６８】以上のように、第４の実施例の第１の集積
回路１３と第２の集積回路２４によれば、基本動作クロ
ックを発生する第１の発振手段と、第１の発振手段の発
振周波数を切り換えるための第１の発振周波数切換手段
と、高精度のクロックを発振する第２の発振手段と、第
１の発振手段の発振周波数を第２の発振手段のクロック
を用いて計数するための第１の計数手段と、第１の計数
手段の出力と受信装置の受信周波数を比較演算する第１
の比較演算手段と、第１の比較演算手段の出力に応じて
第１の発振周波数切換手段を制御する第１の判断制御手
段と、受信手段の受信周波数を指定するための指定出力
を第２の集積回路に対して行う受信周波数指定手段とい
う構成を備えた第１の集積回路と、基本動作クロックを
発生する第３の発振手段と、第３の発振手段の発振周波
数を切り換えるための第２の発振周波数切換手段と、時
計用などの高精度のクロックを発振する第４の発振手段
と、第３の発振手段の発振周波数を第４の発振手段のク
ロックを用いて計数する第２の計数手段と、受信手段の
受信周波数の指定内容を設定する受信周波数設定手段
と、第２の計数手段の計数結果と受信周波数設定手段か
らの受信手段の受信周波数とを比較演算する第２の比較
演算手段と、第２の比較演算手段の出力に応じて第２の
発振周波数切換手段を制御する第２の判断制御手段とい
う構成を備えた第２の集積回路とを用いることによっ
て、使用者がクロック周波数を変化させるためのスイッ
チを設けることなく第１の集積回路１３のクロック発振
および第２の集積回路２４のクロック発振の妨害を受け
ない受信装置を構成することができる。

【００６９】なお本発明の第４の実施例では、第１の発
振周波数切換手段５および第２の発振周波数切換手段２
８として、図３の回路を用いたが、図５に示す回路にお
いても本発明で必要とされる周波数変移量は得られるの
でこの回路方式を用いても良い。

【００７０】なお、本発明の実施例では第２の発振手段
１、第４の発振手段３５を第１の集積回路１３または第
２の集積回路２４の中にその一部または全部を備えるよ
うに構成したが第１の集積回路１３または第２の集積回
路２４の外部に備えて使用しても良い。

【００７１】また、本発明の実施例では第１の計数手段
３、第１の比較演算手段４などの機能を第１の集積回路
１３としてのマイクロコンピュータで実現したが、これ
らの機能をを従来の汎用ロジック回路等で実現しても良
い。

【００７２】また、本発明の実施例では第１の発振手段
２のクロック発振周波数ｆを計数し、その高調波ｆ′が
受信周波数Ｆに受信妨害を与えるとしているが、一般に
マイクロコンピュータの場合クロック発振周波数の１／
４をシステムクロックとして用いることが多いため（１
／４）＊ｆのシステムクロックを計数しその高調波を計
算して受信妨害を防ぐとしても良い。

【００７３】また、本発明の実施例では受信周波数Ｆと
第１の発振手段２または第３の発振手段２７の発振周波
数との高調波ｆ′との差を広げるために発振周波数を下
げるとしているが、発振周波数切換手段をアップ／ノー
マル／ダウンの３段階以上の切換方式とし、通常はノー
マルに設定し、受信周波数Ｆと高調波ｆ′との差を広げ
るために発振周波数ｆをアップまたはダウンさせるとい
う構成としても良い。

【００７４】また、本発明の実施例では本発明の第１の
集積回路１３および第２の集積回路２４を受信装置に適
用したが受信装置以外の用途、例えばテレビゲーム機器
に使用してテレビ受像機への電波妨害を防ぐ用途や有る
特定の帯域を有するアナログ信号への電磁誘導を防ぐ用
途に適用するなどしても良い。

【００７５】

【発明の効果】以上のように本発明は、受信装置に適用
した場合、受信周波数に応じてクロック発振周波数を変
化させる構成とすることによって、使用者がクロック周
波数を変化させてクロック発振の受信装置に与える影響
を低減するためのスイッチを設けることなくマイクロコ
ンピュータなどのディジタル集積回路のクロック発振の
妨害を受けない受信装置を構成することができるため、
使用者にとって非常に使い勝手の良いものとなってい
る。また、シールド板と妨害電波の出る集積回路端子へ
のノイズフィルタを多く設けるなどの厳重な妨害電波に
対する対策が不要なので安価な受信装置を提供すること
ができる。

【図面の簡単な説明】

【図１】本発明の第１の集積回路を用いた受信装置の第
１の実施例の構成を示すブロック図

【図２】受信手段６の内部詳細ブロック図

【図３】第１の発振手段２のクロック発振回路と第１の
発振周波数切換手段５の第１の実施例の内部詳細回路図

【図４】本発明の第１の集積回路１３を用いて構成した
受信装置の第１の実施例のマイクロコンピュータとして
第１の集積回路１３を構成した場合のマイクロコンピュ
ータの処理動作の要部を示すフローチャート

【図５】第１の発振手段２のクロック発振回路と、第１
の発振周波数切換手段５の第２の実施例の内部詳細回路
図

【図６】本発明の第１の集積回路と第２の集積回路とを
用いた受信装置の第２の実施例の構成を示すブロック図

【図７】本発明の第１の集積回路１３と第２の集積回路
２４とを用いて構成した受信装置の第２の実施例のマイ
クロコンピュータとして第１の集積回路１３を構成した
場合のマイクロコンピュータの処理動作の要部を示すフ
ローチャート

【図８】本発明の第１の集積回路と第２の集積回路とを
用いて構成した受信装置の第３の実施例の構成を示すブ
ロック図

【図９】本発明の第１の集積回路１３と第２の集積回路
２４とを用いて構成した受信装置の第３の実施例の機能
をマイクロコンピュータとしての第１の集積回路１３に
構成した場合のマイクロコンピュータの処理動作の要部
を示すフローチャート

【図１０】本発明の第１の集積回路１３と第２の集積回
路２４とを用いて構成した受信装置の第３の実施例の機
能をマイクロコンピュータとしての第２の集積回路２４
に構成した場合のマイクロコンピュータの処理動作の要
部を示すフローチャート

【図１１】本発明の第１の集積回路と第２の集積回路と
を用いた受信装置の第４の実施例の構成を示すブロック
図

【図１２】本発明の第１の集積回路１３と第２の集積回
路２４とを用いて構成した受信装置の第４の実施例の機
能をマイクロコンピュータとしての第１の集積回路１３
に構成した場合のマイクロコンピュータの処理動作の要
部を示すフローチャート

【図１３】本発明の第１の集積回路１３と第２の集積回
路２４とを用いて構成した受信装置の第４の実施例の機
能をマイクロコンピュータとしての第２の集積回路２４
に構成した場合のマイクロコンピュータの処理動作の要
部を示すフローチャート

【符号の説明】

１ 第２の発振手段 ２ 第１の発振手段 ３ 第１の計数手段 ４ 第１の比較演算手段 ５ 第１の発振周波数切換手段 ６ 受信手段 ６ａ アンテナ ６ｂ ＰＬＬ周波数制御部 ６ｃ フロントエンド回路部 ６ｄ ＩＦ検波回路部 ７ 記録再生手段 ８ 信号選択増幅部 ９ スピーカ １０ 第１の判断制御手段 １１ 表示手段 １２ 操作部 １３ 第１の集積回路 １４ 制御手段 １６ クロック供給手段 ２０ 第２の比較演算手段 ２１ 第２の判断制御手段 ２２ 切換指令手段 ２３ 周波数算出制御手段 ２４ 第２の集積回路 ２５ 周波数指定手段 ２６ クロック受給手段 ２７ 第３の発振手段 ２８ 第２の発振周波数切換手段 ２９ 計数出力手段 ３０ 受動制御手段 ３１ 第２の計数手段 ３２ 周波数設定手段 ３３ 周波数制御手段 ３４ 受信周波数指定手段 ３５ 第４の発振手段 ３６ 受信周波数設定手段

Claims (11)

【特許請求の範囲】
1. 【請求項１】 第１の集積回路の動作を制御するための
   基本動作クロックを発生する第１の発振手段と、前記第
   １の発振手段の発振周波数を切り換えるための第１の発
   振周波数切換手段と、時計用などの高精度のクロックを
   発振する第２の発振手段と、前記第１の発振手段の発振
   周波数を前記第２の発振手段のクロックを用いて計数す
   るための第１の計数手段と、前記第１の計数手段の出力
   と当該第１の集積回路を用いて構成する受信手段の受信
   周波数を比較演算する第１の比較演算手段と、前記第１
   の比較演算手段の出力に応じて前記第１の発振周波数切
   換手段を制御する第１の判断制御手段とを備えたことを
   特徴とする集積回路。
2. 【請求項２】 請求項１における第１の発振周波数切換
   手段を第１の発振手段の発振素子に結合する静電容量を
   変化させて発振周波数の変化を行う第１の発振周波数切
   換手段とすることを特徴とする集積回路。
3. 【請求項３】 請求項１における第１の発振周波数切換
   手段を第１の発振手段の発振素子に結合する発振回路の
   帰還抵抗値を変化させて発振周波数の変化を行う第１の
   発振周波数切換手段とすることを特徴とする集積回路。
4. 【請求項４】 第２の集積回路の動作を制御するための
   基本動作クロックを発生する第３の発振手段と、前記第
   ３の発振手段の発振周波数を切り換えるための第２の発
   振周波数切換手段と、前記第２の発振周波数切換手段を
   当該第２の集積回路の外部の第１の集積回路からの指令
   を受けて動作制御する受動制御手段と、前記第１の集積
   回路の時計用などの高精度の第２の発振手段からのクロ
   ックを受給するクロック受給手段と、前記第３の発振手
   段の発振周波数を前記クロック受給手段からの前記第２
   の発振手段のクロックを用いて計数してその情報を当該
   第２の集積回路の外部の前記第１の集積回路に出力する
   ための計数出力手段とを備えたことを特徴とする集積回
   路。
5. 【請求項５】 請求項４における第２の発振周波数切換
   手段を第３の発振手段の発振素子に結合する静電容量を
   変化させて発振周波数の変化を行う第２の発振周波数切
   換手段とすることを特徴とする集積回路。
6. 【請求項６】 請求項４における第２の発振周波数切換
   手段を第３の発振手段の発振素子に結合する発振回路の
   帰還抵抗値を変化させて発振周波数の変化を行う第２の
   発振周波数切換手段とすることを特徴とする集積回路。
7. 【請求項７】 第１の集積回路の動作を制御するための
   基本動作クロックを発生する第１の発振手段の一部また
   は全部と、前記第１の発振手段の発振周波数を切り換え
   るための第１の発振周波数切換手段と、時計用などの高
   精度のクロックを発生する第２の発振手段と、前記第１
   の集積回路の外部の第２の集積回路に第２の発振手段の
   発振クロックを供給するクロック供給手段と、前記第１
   の発振手段の発振周波数を前記第２の発振手段からのク
   ロックを用いて計数する第１の計数手段と、前記第１の
   計数手段の出力と当該第１の集積回路を用いて構成する
   受信手段の受信周波数を比較演算する第１の比較演算手
   段と、前記第１の比較演算手段の出力に応じて前記第１
   の発振周波数切換手段を制御する第１の判断制御手段
   と、前記第２の集積回路に属する基本動作クロックを発
   生する第３の発振手段の発振周波数を前記クロック供給
   手段からの前記第２の発振手段のクロックを用いて計数
   した結果である前記第２の集積回路内の計数出力手段か
   ら伝達された出力と前記第１の集積回路を用いて構成す
   る受信手段の受信周波数とを比較演算する第２の比較演
   算手段と、前記第２の比較演算手段の出力に応じて前記
   第３の発振手段の発振周波数を切り換える第２の発振周
   波数切換手段をどのように制御するかを判断し第２の集
   積回路を制御する指令を出力する第２の判断制御手段
   と、前記第２の判断制御手段の出力に応じて前記第３の
   発振手段の発振周波数を切り換えるための指令出力を前
   記第２の集積回路に対して行う切換指令手段とを備えた
   ことを特徴とする集積回路。
8. 【請求項８】 第２の集積回路の動作を制御するための
   基本動作クロックを発生する第３の発振手段と、前記第
   ３の発振手段の発振周波数を切り換えるための第２の発
   振周波数切換手段と、当該第２の集積回路の外部の第１
   の集積回路に属する時計用などの高精度の第２の発振手
   段からのクロックを受給するクロック受給手段と、前記
   第３の発振手段の発振周波数を前記クロック受給手段か
   らの前記第２の発振手段のクロックを用いて計数する第
   ２の計数手段と、前記第１の集積回路からの前記第３の
   発振手段の発振周波数の指定内容を設定する周波数設定
   手段と、前記第２の計数手段の計数結果を基に前記第２
   の発振周波数切換手段を前記周波数設定手段で指定され
   る発振周波数に前記第３の発振手段の発振周波数が最も
   近くなるよう制御する周波数制御手段とを備えたことを
   特徴とする集積回路。
9. 【請求項９】 第１の集積回路の動作を制御するための
   基本動作クロックを発生する第１の発振手段と、前記第
   １の発振手段の発振周波数を切り換えるための第１の発
   振周波数切換手段と、時計用などの高精度のクロック発
   振を行う第２の発振手段と、前記第２の発振手段のクロ
   ックを外部に供給するクロック供給手段と、前記第１の
   発振手段の発振周波数を前記第２の発振手段のクロック
   を用いて計数するための第１の計数手段と、前記第１の
   計数手段の出力と当該第１の集積回路を用いて構成する
   受信手段の受信周波数を比較演算する第１の比較演算手
   段と、前記第１の比較演算手段の出力に応じて前記第１
   の発振周波数切換手段を制御する第１の判断制御手段
   と、当該第１の集積回路を用いて構成する受信手段の受
   信周波数から当該第１の集積回路とは別個の第２の集積
   回路に属する基本動作クロックを発生する第３の発振手
   段の受信妨害の少なくなる発振周波数を演算出力する周
   波数算出制御手段と、前記第２の判断制御手段の出力に
   応じて前記第３の発振手段の発振周波数を指定するため
   の指定出力を前記第２の集積回路に対して行う周波数指
   定手段とを備えたことを特徴とする集積回路。
10. 【請求項１０】 第２の集積回路の動作を制御するため
    の基本動作クロックを発生する第３の発振手段の一部ま
    たは全部と、前記第３の発振手段の発振周波数を切り換
    えるための第２の発振周波数切換手段と、時計用などの
    高精度のクロックを発振する第４の発振手段と、前記第
    ３の発振手段の発振周波数を前記第４の発振手段のクロ
    ックを用いて計数する第２の計数手段と、前記第１の集
    積回路からの前記第１の集積回路を用いて構成する受信
    手段の受信周波数の指定内容を設定する受信周波数設定
    手段と、前記第２の計数手段の計数結果と前記受信周波
    数設定手段からの受信手段の受信周波数とを比較演算す
    る第２の比較演算手段と、前記第２の比較演算手段の出
    力に応じて前記第２の発振周波数切換手段を制御する第
    ２の判断制御手段とを備えたことを特徴とする集積回
    路。
11. 【請求項１１】 当該第１の集積回路の動作を制御する
    ための基本動作クロックを発生する第１の発振手段の一
    部または全部と、前記第１の発振手段の発振周波数を切
    り換えるための第１の発振周波数切換手段と、時計用な
    どの高精度のクロック発振を行う第２の発振手段と、前
    記第２の発振手段のクロックを外部に供給するクロック
    供給手段と、前記第１の発振手段の発振周波数を前記第
    ２の発振手段のクロックを用いて計数するための第１の
    計数手段と、前記第１の計数手段の出力と当該第１の集
    積回路を用いて構成する受信手段の受信周波数を比較演
    算する第１の比較演算手段と、前記第１の比較演算手段
    の出力に応じて前記第１の発振周波数切換手段を制御す
    る第１の判断制御手段と、当該第１の集積回路を用いて
    構成する受信手段の受信周波数を指定するための指定出
    力を当該第１の集積回路の外部の第２の集積回路に対し
    て行う受信周波数指定手段とを備えたことを特徴とする
    集積回路。