JPH07229758A - 信号内挿回路 - Google Patents
信号内挿回路Info
- Publication number
- JPH07229758A JPH07229758A JP6044897A JP4489794A JPH07229758A JP H07229758 A JPH07229758 A JP H07229758A JP 6044897 A JP6044897 A JP 6044897A JP 4489794 A JP4489794 A JP 4489794A JP H07229758 A JPH07229758 A JP H07229758A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- signal
- output
- resolution
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 被測定体からの９０度の位相差を有するｓｉ
ｎω及びｃｏｗω信号から位置信号を出力する信号内挿
回路において、耐外乱性を向上し、小さな回路規模で高
分解能、高精度を実現すること。 【構成】 被測定体からの９０度の位相差を有するｓｉ
ｎω及びｃｏｓω信号を入力とする高速Ａ／Ｄコンバー
タ１と、前記ｓｉｎω及びｃｏｓω信号を入力とする高
分解能Ａ／Ｄコンバータ２と、前記Ａ／Ｄコンバータ
１，２の出力に基づいて前記被測定体の位置を演算する
ディジタル信号処理部３とを備えたこと。
ｎω及びｃｏｗω信号から位置信号を出力する信号内挿
回路において、耐外乱性を向上し、小さな回路規模で高
分解能、高精度を実現すること。 【構成】 被測定体からの９０度の位相差を有するｓｉ
ｎω及びｃｏｓω信号を入力とする高速Ａ／Ｄコンバー
タ１と、前記ｓｉｎω及びｃｏｓω信号を入力とする高
分解能Ａ／Ｄコンバータ２と、前記Ａ／Ｄコンバータ
１，２の出力に基づいて前記被測定体の位置を演算する
ディジタル信号処理部３とを備えたこと。
Description
【０００１】
【産業上の利用分野】本発明は例えば変位測定装置に適
用し、９０度の位相差を有するＳｉｎω信号及びＣｏｓ
ω信号から位置信号を出力する信号内挿回路に関するも
のである。
用し、９０度の位相差を有するＳｉｎω信号及びＣｏｓ
ω信号から位置信号を出力する信号内挿回路に関するも
のである。
【０００２】
【従来の技術】従来の信号内挿回路は図３に示されるよ
うに、エンコーダ等の被測定体から得られる９０度位相
差を有するＳｉｎω及びＣｏｓω信号を入力する位相デ
ィジタル部１１と、この位相ディジタイザ部１１からの
出力信号を入力するｕｐ／ｄｏｗｎパルス出力回路１２
と、このｕｐ／ｄｏｗｎパルス出力回路１２からのｕｐ
パルスとｄｏｗｎパルスを積算するｕｐ／ｄｏｗｎカウ
ンタ回路１３とから構成されている。
うに、エンコーダ等の被測定体から得られる９０度位相
差を有するＳｉｎω及びＣｏｓω信号を入力する位相デ
ィジタル部１１と、この位相ディジタイザ部１１からの
出力信号を入力するｕｐ／ｄｏｗｎパルス出力回路１２
と、このｕｐ／ｄｏｗｎパルス出力回路１２からのｕｐ
パルスとｄｏｗｎパルスを積算するｕｐ／ｄｏｗｎカウ
ンタ回路１３とから構成されている。
【０００３】図４は上記位相ディジタイザ部１１の具体
的構成を示すもので、Ｓｉｎω信号の入力端１４にバッ
ファ１５とインバータ１６を接続し、Ｃｏｓω信号の入
力端１７にバッファ１８を接続し、上記バッファ１５の
出力端をコンパレータ１９の非反転入力に直接接続する
とともにコンパレータ２０の非反転入力端に抵抗Ｒ１を
介して接続し、上記インバータ１６の出力端をコンパレ
ータ２２の非反転入力端に抵抗Ｒ４を介して接続し、上
記バッファ１８の出力端はコンパレータ２１の非反転入
力端に直接接続しコンパレータ２０と２２の非反転入力
端に抵抗Ｒ２、Ｒ４を介して接続した構成である。
的構成を示すもので、Ｓｉｎω信号の入力端１４にバッ
ファ１５とインバータ１６を接続し、Ｃｏｓω信号の入
力端１７にバッファ１８を接続し、上記バッファ１５の
出力端をコンパレータ１９の非反転入力に直接接続する
とともにコンパレータ２０の非反転入力端に抵抗Ｒ１を
介して接続し、上記インバータ１６の出力端をコンパレ
ータ２２の非反転入力端に抵抗Ｒ４を介して接続し、上
記バッファ１８の出力端はコンパレータ２１の非反転入
力端に直接接続しコンパレータ２０と２２の非反転入力
端に抵抗Ｒ２、Ｒ４を介して接続した構成である。
【０００４】上記の構成によりＳｉｎω及びＣｏｓω信
号の入力により、コンパレータ１９からは０度で立上り
１８０度で立下る信号が、コンパレータ２０からは０〜
９０度で立上り１８０度〜２７０度で立下る信号が、コ
ンパレータ２１からは９０度で立上り２７０度で立下る
信号が、コンパレータ２２からは９０度〜１８０度で立
上り２７０度〜３６０度で立下る信号がそれぞれ出力さ
れる。
号の入力により、コンパレータ１９からは０度で立上り
１８０度で立下る信号が、コンパレータ２０からは０〜
９０度で立上り１８０度〜２７０度で立下る信号が、コ
ンパレータ２１からは９０度で立上り２７０度で立下る
信号が、コンパレータ２２からは９０度〜１８０度で立
上り２７０度〜３６０度で立下る信号がそれぞれ出力さ
れる。
【０００５】図３において、位相ディジタイザ部１１は
エンコーダ等から得られるＳｉｎω及びＣｏｓω信号か
ら位相角ωの値を量子化してディジタル信号として出力
する。このディジタル信号を入力するｕｐ／ｄｏｗｎパ
ルス出力回路１２は、量子化された位相角ωの変化点で
１つのパルスを発生させ、直列の信号に変換する。ｕｐ
／ｄｏｗｍカウンタ回路１３は入力されたｕｐパルスと
ｄｏｗｎパルスを積算して位置信号を出力する。
エンコーダ等から得られるＳｉｎω及びＣｏｓω信号か
ら位相角ωの値を量子化してディジタル信号として出力
する。このディジタル信号を入力するｕｐ／ｄｏｗｎパ
ルス出力回路１２は、量子化された位相角ωの変化点で
１つのパルスを発生させ、直列の信号に変換する。ｕｐ
／ｄｏｗｍカウンタ回路１３は入力されたｕｐパルスと
ｄｏｗｎパルスを積算して位置信号を出力する。
【０００６】また別の例として、内挿数（分解能）を上
げるために図５に示す方式もある。図５は従来の他の構
成を示すもので、前記図３の前段に周波数ダブラ回路３
１を設けたもので、下記（１）式、（２）式のアナログ
演算で２倍の周波数のＳｉｎ２ω及びＣｏｓ２ωを出力
して位相ディジタイザ部１１に加えるもので、図３の場
合より分解能を２倍に上げることができる。従って、こ
の周波数ダブラ回路３１を多段に設けることにより、２
倍、４倍、８倍・・・・に分解能を上げることができる。
げるために図５に示す方式もある。図５は従来の他の構
成を示すもので、前記図３の前段に周波数ダブラ回路３
１を設けたもので、下記（１）式、（２）式のアナログ
演算で２倍の周波数のＳｉｎ２ω及びＣｏｓ２ωを出力
して位相ディジタイザ部１１に加えるもので、図３の場
合より分解能を２倍に上げることができる。従って、こ
の周波数ダブラ回路３１を多段に設けることにより、２
倍、４倍、８倍・・・・に分解能を上げることができる。
【０００７】 ２Ｓｉｎω×Ｃｏｓω＝Ｓｉｎ２ω ‥‥‥（１） （Ｃｏｓω＋Ｓｉｎω）×（Ｃｏｓω−Ｓｉｎω）＝Ｃｏｓ２ω ‥‥（２）
【０００８】
【発明が解決しようとする課題】しかしながら、従来の
信号内挿回路では、ノイズ等のエンコーダ信号以外の入
力により、ｕｐ／ｄｏｗｎカウンタ回路１３がミスカウ
ントした場合には、位置情報にそのミスカウントが加算
されてしまったり、ｕｐ／ｄｏｗｎカウンタ回路等の最
大入力周波数を越えた高い周波数（高速な動き）のエン
コーダ信号が入力された時には積算しそこねたりした。
このミスカウントは原点からの積算を出力するシステム
であるため、再び原点から測定をやり直す以外に回復す
ることができない。すなわち耐外乱性が低い。
信号内挿回路では、ノイズ等のエンコーダ信号以外の入
力により、ｕｐ／ｄｏｗｎカウンタ回路１３がミスカウ
ントした場合には、位置情報にそのミスカウントが加算
されてしまったり、ｕｐ／ｄｏｗｎカウンタ回路等の最
大入力周波数を越えた高い周波数（高速な動き）のエン
コーダ信号が入力された時には積算しそこねたりした。
このミスカウントは原点からの積算を出力するシステム
であるため、再び原点から測定をやり直す以外に回復す
ることができない。すなわち耐外乱性が低い。
【０００９】位相ディジタイザ１１は一般的に図３に示
す回路構成であるが、分解能分の部品を並べるため回路
規模が大きく、１００以上の分解能は困難である。
す回路構成であるが、分解能分の部品を並べるため回路
規模が大きく、１００以上の分解能は困難である。
【００１０】周波数ダブラ回路３１を使用して分解能を
上げた場合には使用するアナログ乗算器の周波数帯域、
演算精度が十分に高くないため、測定精度が低下する。
等の問題点があった。
上げた場合には使用するアナログ乗算器の周波数帯域、
演算精度が十分に高くないため、測定精度が低下する。
等の問題点があった。
【００１１】本発明は上記のような問題点を解消した信
号内挿回路を得ることを目的とする。
号内挿回路を得ることを目的とする。
【００１２】
【課題を解決するための手段】上述目的を達成する為、
第１発明に係る信号内挿回路は被検体に関して得られる
９０度の位相差を有するＳｉｎω及びＣｏｓω信号を入
力とする高分解能、低速の第１Ａ／Ｄコンバータと、前
記Ｓｉｎω及びＣｏｓω信号を並列に入力とする高速、
低分解能の第２Ａ／Ｄコンバータを備え、前記第１Ａ／
Ｄコンバータと前記第２Ａ／Ｄコンバータの出力に基づ
いて前記被測定体の位置を演算するディジタル信号処理
部を備えたことを特徴とする。
第１発明に係る信号内挿回路は被検体に関して得られる
９０度の位相差を有するＳｉｎω及びＣｏｓω信号を入
力とする高分解能、低速の第１Ａ／Ｄコンバータと、前
記Ｓｉｎω及びＣｏｓω信号を並列に入力とする高速、
低分解能の第２Ａ／Ｄコンバータを備え、前記第１Ａ／
Ｄコンバータと前記第２Ａ／Ｄコンバータの出力に基づ
いて前記被測定体の位置を演算するディジタル信号処理
部を備えたことを特徴とする。
【００１３】又第２発明に係る信号内挿回路は、上記構
成において前記ディジタル信号処理部は前記第１Ａ／Ｄ
コンバータの出力に基づいた前記Ｓｉｎω及びＣｏｓω
信号の位相角ωと、前記第２Ａ／Ｄコンバータの出力に
基づいた前記Ｓｉｎω及びＣｏｓω信号の周期数ｎから
前記被測定体の位置を演算することを特徴とする。
成において前記ディジタル信号処理部は前記第１Ａ／Ｄ
コンバータの出力に基づいた前記Ｓｉｎω及びＣｏｓω
信号の位相角ωと、前記第２Ａ／Ｄコンバータの出力に
基づいた前記Ｓｉｎω及びＣｏｓω信号の周期数ｎから
前記被測定体の位置を演算することを特徴とする。
【００１４】又第３発明に係る信号内挿回路は、第１発
明の構成において前記第２Ａ／Ｄコンバータの出力に基
づくディジタル信号処理において外乱等の影響によるエ
ラーを低減する為の信号処理を行うことを特徴とする。
明の構成において前記第２Ａ／Ｄコンバータの出力に基
づくディジタル信号処理において外乱等の影響によるエ
ラーを低減する為の信号処理を行うことを特徴とする。
【００１５】また上記目的を達成する為の第４発明の信
号処理装置は、９０度の位相差を有する２つの周期信号
を入力とする高分解能の第１Ａ／Ｄコンバータと、前記
２つの周期信号を入力とする低分解能の第２Ａ／Ｄコン
バータと、前記第１Ａ／Ｄコンバータと前記第２Ａ／Ｄ
コンバータの出力に基づいて前記２つの周期信号の位相
及び周期情報を得るディジタル信号処理部とを有するこ
とを特徴とする。
号処理装置は、９０度の位相差を有する２つの周期信号
を入力とする高分解能の第１Ａ／Ｄコンバータと、前記
２つの周期信号を入力とする低分解能の第２Ａ／Ｄコン
バータと、前記第１Ａ／Ｄコンバータと前記第２Ａ／Ｄ
コンバータの出力に基づいて前記２つの周期信号の位相
及び周期情報を得るディジタル信号処理部とを有するこ
とを特徴とする。
【００１６】
【実施例】図１は本発明の実施例を示し、本発明の特徴
を最もよく表す図面である。図１において、１は高分解
能（１０〜１２ビット）のＡ／Ｄコンバータであり、精
度、分解能を重視し、比較的低速で周波数の高い入力信
号には対応しない。２は高速のＡ／Ｄコンバータ（２〜
６ビット）であり、高速性を重視し、分解能は低い。３
はＡ／Ｄコンバータ１によりＳｉｎωとＣｏｓωの高分
解能の電圧レベルの量子化出力と、Ａ／Ｄコンバータ２
からの高速の量子化出力を入力とするディジタル信号処
理部（以下、ＤＳＰ部と略称する）であり、エンコーダ
等の位置情報を演算により求めて出力する。
を最もよく表す図面である。図１において、１は高分解
能（１０〜１２ビット）のＡ／Ｄコンバータであり、精
度、分解能を重視し、比較的低速で周波数の高い入力信
号には対応しない。２は高速のＡ／Ｄコンバータ（２〜
６ビット）であり、高速性を重視し、分解能は低い。３
はＡ／Ｄコンバータ１によりＳｉｎωとＣｏｓωの高分
解能の電圧レベルの量子化出力と、Ａ／Ｄコンバータ２
からの高速の量子化出力を入力とするディジタル信号処
理部（以下、ＤＳＰ部と略称する）であり、エンコーダ
等の位置情報を演算により求めて出力する。
【００１７】図２はエンコーダの出力するＳｉｎω及び
Ｃｏｓω信号の波形とそれにより求められる位相角ωと
位置ｐとの関係を示す図である。図２において、位相角
ωに着目すると、この位相角ωはＳｉｎω１周期内の位
置を表わす情報で、外乱等により測定ミスが発生して
も、再度測定すれば正しい値が得られる。
Ｃｏｓω信号の波形とそれにより求められる位相角ωと
位置ｐとの関係を示す図である。図２において、位相角
ωに着目すると、この位相角ωはＳｉｎω１周期内の位
置を表わす情報で、外乱等により測定ミスが発生して
も、再度測定すれば正しい値が得られる。
【００１８】本発明はこの点に着目し、低速、高分解能
のＡ／Ｄコンバータ１でＳｉｎω及びＣｏｓω信号を電
圧レベルで高い精度、高分解能に量子化し、この量子化
データによりＤＳＰ部３で下記（３）式の演算を実行す
ることにより位相角ωを求める。
のＡ／Ｄコンバータ１でＳｉｎω及びＣｏｓω信号を電
圧レベルで高い精度、高分解能に量子化し、この量子化
データによりＤＳＰ部３で下記（３）式の演算を実行す
ることにより位相角ωを求める。
【００１９】 ω＝ｔａｎ-1（Ｓｉｎω／Ｃｏｓω） ・・・・・・（３） 前述のとおり、この位相角ωは再度測定が可能であるた
め、耐外乱性が従来例に比べて大幅に改善される。
め、耐外乱性が従来例に比べて大幅に改善される。
【００２０】一方、位置ｐを求めるには、周期数ｎが必
要であるが、この周期数ｎは再測定が不可能である。そ
こで、エンコーダ位置ｐが高速に変化した時にもとりこ
ぼしなく、ＤＳＰ３で周期数ｎの値を積算できる様、高
速Ａ／Ｄコンバータ２を設けている。単純に周期数ｎの
値を測定するのであれば、Ｓｉｎω若しくはＣｏｓω信
号を入力とする周期数のカウンタのみで良いが、本実施
例ではＤＳＰ３において周期数ｎの測定を行うと同時に
電気、磁気的ノイズや被測定体への機械的外乱等による
耐外乱性を向上させるため、ビット数２〜６程度の高速
Ａ／Ｄコンバータ２を用いて情報の冗長度を上げてい
る。
要であるが、この周期数ｎは再測定が不可能である。そ
こで、エンコーダ位置ｐが高速に変化した時にもとりこ
ぼしなく、ＤＳＰ３で周期数ｎの値を積算できる様、高
速Ａ／Ｄコンバータ２を設けている。単純に周期数ｎの
値を測定するのであれば、Ｓｉｎω若しくはＣｏｓω信
号を入力とする周期数のカウンタのみで良いが、本実施
例ではＤＳＰ３において周期数ｎの測定を行うと同時に
電気、磁気的ノイズや被測定体への機械的外乱等による
耐外乱性を向上させるため、ビット数２〜６程度の高速
Ａ／Ｄコンバータ２を用いて情報の冗長度を上げてい
る。
【００２１】次段のディジタル信号処理部３においてこ
のＡ／Ｄコンバータ２からの信号により粗い位相角ωを
演算し、更に例えば量子化された粗い位相角のそれぞれ
について被測定体の動きに従い順番に飛びがなく変化す
ること等を常時検出してエラーが発生した場合は外部に
知らせる信号を出力したり、回復が可能である場合はデ
ィジタル信号処理部３にて回復処理を実行して外乱によ
るエラーを低減する。ＤＳＰ部３において（４）式が実
行され、エンコーダの位置ｐを求める。
のＡ／Ｄコンバータ２からの信号により粗い位相角ωを
演算し、更に例えば量子化された粗い位相角のそれぞれ
について被測定体の動きに従い順番に飛びがなく変化す
ること等を常時検出してエラーが発生した場合は外部に
知らせる信号を出力したり、回復が可能である場合はデ
ィジタル信号処理部３にて回復処理を実行して外乱によ
るエラーを低減する。ＤＳＰ部３において（４）式が実
行され、エンコーダの位置ｐを求める。
【００２２】 ｐ＝ｋ（ｎ＋αω） ・・・・・・（４） ｋ，αは定数 ｐ：位置 なお、ＤＳＰ部３の処理スピードが高速Ａ／Ｄコンバー
タに比べて遅いときには、上記ディジタル信号処理部４
との間に高速信号処理部を別に設けることも可能であ
る。
タに比べて遅いときには、上記ディジタル信号処理部４
との間に高速信号処理部を別に設けることも可能であ
る。
【００２３】上記実施例のように、高分解能化に必要な
位相角ωの測定において、一般にＩＣとして入手が容易
なＡ／Ｄコンバータを利用し、後段の処理をＤＳＰ部に
割りあてることにより、誤差要因をＡ／Ｄコンバータの
みとして、高精度化、回路規模の小形化を実現し、ＤＳ
Ｐを有するシステムにおいては大幅はコストダウンとな
る。また、分解能の限界を１０〜１２ｂｉｔまで上げる
ことができる。
位相角ωの測定において、一般にＩＣとして入手が容易
なＡ／Ｄコンバータを利用し、後段の処理をＤＳＰ部に
割りあてることにより、誤差要因をＡ／Ｄコンバータの
みとして、高精度化、回路規模の小形化を実現し、ＤＳ
Ｐを有するシステムにおいては大幅はコストダウンとな
る。また、分解能の限界を１０〜１２ｂｉｔまで上げる
ことができる。
【００２４】
【発明の効果】以上のように第１発明によれば、高分解
能、低速の第１Ａ／Ｄコンバータと、高速、低分解能の
第２Ａ／Ｄコンバータを備えることにより、再測定が必
要な情報の測定を第１Ａ／Ｄコンバータの出力より行
い、又高速信号変化の測定を第２Ａ／Ｄコンバータの出
力より行う等、目的に応じたコンバートを分けて行うこ
とができ、結果として高速高精度な測定が可能になると
共に、一般に入手可能なＡ／Ｄコンバータとディジタル
信号処理回路で構成される為、低コスト化、更に全体回
路のＩＣ化が可能となる。
能、低速の第１Ａ／Ｄコンバータと、高速、低分解能の
第２Ａ／Ｄコンバータを備えることにより、再測定が必
要な情報の測定を第１Ａ／Ｄコンバータの出力より行
い、又高速信号変化の測定を第２Ａ／Ｄコンバータの出
力より行う等、目的に応じたコンバートを分けて行うこ
とができ、結果として高速高精度な測定が可能になると
共に、一般に入手可能なＡ／Ｄコンバータとディジタル
信号処理回路で構成される為、低コスト化、更に全体回
路のＩＣ化が可能となる。
【００２５】又第２発明によれば、更に前記第１Ａ／Ｄ
コンバータの出力に基づいた前記Ｓｉｎω及びＣｏｓω
信号の位相角ωと、前記第２Ａ／Ｄコンバータの出力に
基づいた前記Ｓｉｎω及びＣｏｓω信号の周期数ｎから
被測定体の位置ｐを演算により求めるように構成したの
で、再測定可能な位相角ωによって測定エラーの修正が
可能であり、又周期数ｎを高速の第２Ａ／Ｄコンバータ
の出力で求めるのでエンコーダの高速な信号の変化をも
れなくとらえることができ、ミスカウントの確率を大幅
に低下させることができる。
コンバータの出力に基づいた前記Ｓｉｎω及びＣｏｓω
信号の位相角ωと、前記第２Ａ／Ｄコンバータの出力に
基づいた前記Ｓｉｎω及びＣｏｓω信号の周期数ｎから
被測定体の位置ｐを演算により求めるように構成したの
で、再測定可能な位相角ωによって測定エラーの修正が
可能であり、又周期数ｎを高速の第２Ａ／Ｄコンバータ
の出力で求めるのでエンコーダの高速な信号の変化をも
れなくとらえることができ、ミスカウントの確率を大幅
に低下させることができる。
【００２６】又第３の発明によれば更に高速、低分解能
の第２Ａ／Ｄコンバータの出力によりエラーの低減を行
うので耐外乱性が向上し、更なる高精度、高分解能測定
が可能になる。
の第２Ａ／Ｄコンバータの出力によりエラーの低減を行
うので耐外乱性が向上し、更なる高精度、高分解能測定
が可能になる。
【００２７】又第４の発明によれば、高分解能の第１Ａ
／Ｄコンバータと、高速に処理が可能な低分解能の第２
Ａ／Ｄコンバータを備えることにより、目的に応じたコ
ンバートを分けて行うことができ、結果として高速高精
度な測定が可能になると共に、一般に入手可能なＡ／Ｄ
コンバータとディジタル信号処理回路で構成される為、
低コスト化、更に全体回路のＩＣ化が可能となる。
／Ｄコンバータと、高速に処理が可能な低分解能の第２
Ａ／Ｄコンバータを備えることにより、目的に応じたコ
ンバートを分けて行うことができ、結果として高速高精
度な測定が可能になると共に、一般に入手可能なＡ／Ｄ
コンバータとディジタル信号処理回路で構成される為、
低コスト化、更に全体回路のＩＣ化が可能となる。
【図１】 本発明の実施例による信号内挿回路の構成を
示すブロック図。
示すブロック図。
【図２】 図１の回路における入出力の関係を示す信号
波形図。
波形図。
【図３】 従来の信号内挿回路のブロック図。
【図４】 位相ディジタイザ部の具体的構成を示す回路
図。
図。
【図５】 従来の他の信号内挿回路を示すブロック図。
Ｉ 位相角測定経路 ＩＩ 周期数測定経路 １ Ａ／Ｄコンバータ ２ 位相ディジタイダ部 ３ 高速信号処理部 ４ ディジタル信号処理部
Claims (4)
- 【請求項１】 被測定体に関して得られる９０度の位相
差を有するＳｉｎω及びＣｏｓω信号を入力とする高分
解能，低速の第１Ａ／Ｄコンバータと、前記Ｓｉｎω及
びＣｏｓω信号を並列に入力とする高速，低分解能の第
２Ａ／Ｄコンバータを備え、前記第１Ａ／Ｄコンバータ
と前記第２Ａ／Ｄコンバータの出力に基づいて前記被測
定体の位置を演算するディジタル信号処理部を備えたこ
とを特徴とする信号内挿回路。 - 【請求項２】 前記ディジタル信号処理部は前記第１Ａ
／Ｄコンバータの出力に基づいた前記Ｓｉｎω及びＣｏ
ｓω信号の位相角ωと、前記第２Ａ／Ｄコンバータの出
力に基づいた前記Ｓｉｎω及びＣｏｓω信号の周期数ｎ
から前記被測定体の位置を演算することを特徴とする請
求項１の信号内挿回路。 - 【請求項３】 前記第２Ａ／Ｄコンバータの出力に基づ
くディジタル信号処理において外乱等の影響によるエラ
ーを低減する為の信号処理を行うことを特徴とする請求
項１の信号内挿回路。 - 【請求項４】 ９０度の位相差を有する２つの周期信号
を入力とする高分解能の第１Ａ／Ｄコンバータと、前記
２つの周期信号を入力とする低分解能の第２Ａ／Ｄコン
バータと、前記第１Ａ／Ｄコンバータと前記第２Ａ／Ｄ
コンバータの出力に基づいて前記２つの周期信号の位相
及び周期情報を得るディジタル信号処理部とを有するこ
とを特徴とする信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6044897A JPH07229758A (ja) | 1994-02-18 | 1994-02-18 | 信号内挿回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6044897A JPH07229758A (ja) | 1994-02-18 | 1994-02-18 | 信号内挿回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07229758A true JPH07229758A (ja) | 1995-08-29 |
Family
ID=12704279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6044897A Pending JPH07229758A (ja) | 1994-02-18 | 1994-02-18 | 信号内挿回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07229758A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108072388A (zh) * | 2016-11-14 | 2018-05-25 | 约翰内斯.海德汉博士有限公司 | 位置测量装置和用于运行位置测量装置的方法 |
-
1994
- 1994-02-18 JP JP6044897A patent/JPH07229758A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108072388A (zh) * | 2016-11-14 | 2018-05-25 | 约翰内斯.海德汉博士有限公司 | 位置测量装置和用于运行位置测量装置的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4746427B2 (ja) | エンコーダの内挿装置 | |
| US4486845A (en) | Resolver to incremental shaft encoder converter | |
| EP0394206B1 (en) | A method and an arrangement for accurate digital determination of the time or phase position of a signal pulse train | |
| US7099790B2 (en) | Sensor signal processor | |
| EP0199826A1 (en) | Method of detecting position | |
| JPH0132692B2 (ja) | ||
| JPH07229758A (ja) | 信号内挿回路 | |
| JP2000258473A (ja) | 無効電力演算装置及び無効電力量測定装置 | |
| JP3365913B2 (ja) | 位置検出装置 | |
| JPH061279B2 (ja) | デイジタル式速度検出装置 | |
| JPS62187210A (ja) | パルス分配型位置検出装置 | |
| JPS6257930B2 (ja) | ||
| Li et al. | An improved M/T speed algorithm based on RISC-V DSP | |
| JP3083254B2 (ja) | Ａ／ｄ変換器 | |
| JPH02186221A (ja) | エンコーダの内挿装置 | |
| JP3449177B2 (ja) | 増分形エンコーダによる位置検出装置 | |
| JP4195313B2 (ja) | 原点検出装置 | |
| JPH0529045B2 (ja) | ||
| JPH06273194A (ja) | 測定装置の出力補間回路 | |
| JP3316849B2 (ja) | デジタル計測器のアナログ出力方法 | |
| JP2550987B2 (ja) | 信号勾配測定器 | |
| SU1612356A1 (ru) | Устройство дл измерени погрешности вращающегос трансформатора | |
| JPS61120920A (ja) | エンコ−ダ方式の測角・測長回路 | |
| JP3047946B2 (ja) | 正弦波余弦波信号の角度位置信号生成装置 | |
| JPH0712510A (ja) | ヘテロダイン干渉計用位相差測定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |