JPH0722427A - サブストレートの加工方法 - Google Patents
サブストレートの加工方法Info
- Publication number
- JPH0722427A JPH0722427A JP5158485A JP15848593A JPH0722427A JP H0722427 A JPH0722427 A JP H0722427A JP 5158485 A JP5158485 A JP 5158485A JP 15848593 A JP15848593 A JP 15848593A JP H0722427 A JPH0722427 A JP H0722427A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- distribution
- oxygen
- density
- sand
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【目的】サブストレートのゲッタリング能力を面内で均
一にする。 【構成】サブストレートのゲッタリングは、内部欠陥が
支配的であるため、結晶欠陥の少ない箇所の裏面に、強
いサンドブラスト処理を行なうことにより、ウェハー面
内のゲッタリング能力を均一にする。その際、XRT、
結晶欠陥密度測定などのデータを利用する。
一にする。 【構成】サブストレートのゲッタリングは、内部欠陥が
支配的であるため、結晶欠陥の少ない箇所の裏面に、強
いサンドブラスト処理を行なうことにより、ウェハー面
内のゲッタリング能力を均一にする。その際、XRT、
結晶欠陥密度測定などのデータを利用する。
Description
【0001】
【産業上の利用分野】サブストレートの製造方法に関す
る。
る。
【0002】
【従来の技術】従来の方法は、図3に示すようにサブス
トレート1の裏面全体に均一にサンドブラスト処理3を
行なう。サブストレートに熱処理を加える事により、内
部の酸素、あるいは格子間シリコンが結晶欠陥2を形成
し、この結晶欠陥2に金属などの不純物がとりこまれ
る。(以後、ゲッタリングという)これにより、サブス
トレート表面の半導体デバイス形成部の重金属等による
汚染を防いでいる。また、それだけでは不十分であるこ
とから、ウェハーの裏面にサンドブラスト処理を行ない
ゲッタリング効果を増大させている。ただし、サンドブ
ラスト処理は裏面にSiO2 を打ちこみ、ダメージを与
えていることから、裏面からシリコンくずによる発塵が
あり、その為、適度な強度のサンドブラスト処理を行な
っている。
トレート1の裏面全体に均一にサンドブラスト処理3を
行なう。サブストレートに熱処理を加える事により、内
部の酸素、あるいは格子間シリコンが結晶欠陥2を形成
し、この結晶欠陥2に金属などの不純物がとりこまれ
る。(以後、ゲッタリングという)これにより、サブス
トレート表面の半導体デバイス形成部の重金属等による
汚染を防いでいる。また、それだけでは不十分であるこ
とから、ウェハーの裏面にサンドブラスト処理を行ない
ゲッタリング効果を増大させている。ただし、サンドブ
ラスト処理は裏面にSiO2 を打ちこみ、ダメージを与
えていることから、裏面からシリコンくずによる発塵が
あり、その為、適度な強度のサンドブラスト処理を行な
っている。
【0003】
【発明が解決しようとする課題】従来の方法では裏面全
体にサンドブラストを均一にうちこんでいるが結晶欠陥
の密度がサブストレートの面内でばらつくため、サンド
ブラスト処理を施しても、ゲッタリング能力が面内でば
らつき、それにより、サブストレートの表面に重金属等
の汚染物質が残留する。すなわち、半導体の品質が低下
するという問題があった。
体にサンドブラストを均一にうちこんでいるが結晶欠陥
の密度がサブストレートの面内でばらつくため、サンド
ブラスト処理を施しても、ゲッタリング能力が面内でば
らつき、それにより、サブストレートの表面に重金属等
の汚染物質が残留する。すなわち、半導体の品質が低下
するという問題があった。
【0004】
【課題を解決するための手段】本方法は、さらかじめウ
ェハーの酸素濃度分布、あるいは結晶欠陥分布を調べ、
そのデータをもとに、サンドブラスト処理の強度を変え
ている。
ェハーの酸素濃度分布、あるいは結晶欠陥分布を調べ、
そのデータをもとに、サンドブラスト処理の強度を変え
ている。
【0005】
【実施例】次に本発明について説明する。サブストレー
トの製造工程において、ラッピング後のサブストレート
をインゴットで1枚以上抜きとり、熱処理を加えて面内
の酸素濃度分布をX線トポグラフ(以後、XRTとす
る)等で確認する。図1aはそのようにして得られたX
RTの例である。この図1aにおいて、酸素濃度の低い
黒い部分4に対しては強くサンドブラスト処理3を行な
い酸素濃度の高い白い領域に対しては、弱くサンドブラ
スト処理を行なう。この断面を見ると図1bのような酸
素析出2、および選択的なサンドブラスト3の分布が見
られる。
トの製造工程において、ラッピング後のサブストレート
をインゴットで1枚以上抜きとり、熱処理を加えて面内
の酸素濃度分布をX線トポグラフ(以後、XRTとす
る)等で確認する。図1aはそのようにして得られたX
RTの例である。この図1aにおいて、酸素濃度の低い
黒い部分4に対しては強くサンドブラスト処理3を行な
い酸素濃度の高い白い領域に対しては、弱くサンドブラ
スト処理を行なう。この断面を見ると図1bのような酸
素析出2、および選択的なサンドブラスト3の分布が見
られる。
【0006】また、その際同一インゴットについては同
様の酸素濃度分布を示すことから、同一インゴットから
切り出されたサブストレートについては1枚のXRTデ
ータで全サブストレートのサンドブラスト処理に適用で
きる。
様の酸素濃度分布を示すことから、同一インゴットから
切り出されたサブストレートについては1枚のXRTデ
ータで全サブストレートのサンドブラスト処理に適用で
きる。
【0007】図2は本発明の実施例2の図であり、熱処
理を行なったサブストレートの結晶欠陥分布図である。
このデータをもとに、結晶欠陥密度の低い所は、サンド
ブラストが強くなるように、結晶欠陥密度に従い、サン
ドブラストの強度を変える。
理を行なったサブストレートの結晶欠陥分布図である。
このデータをもとに、結晶欠陥密度の低い所は、サンド
ブラストが強くなるように、結晶欠陥密度に従い、サン
ドブラストの強度を変える。
【0008】
【発明の効果】以上説明したように、本発明はサンドブ
ラスト処理を行なう際に酸素濃度(結晶欠陥)の少ない
箇所に対し、サンドブラスト処理を強く行なうことによ
り、サブストレートのゲッタリング能力が面内で均一に
なり、品質が安定するという結果を有する。
ラスト処理を行なう際に酸素濃度(結晶欠陥)の少ない
箇所に対し、サンドブラスト処理を強く行なうことによ
り、サブストレートのゲッタリング能力が面内で均一に
なり、品質が安定するという結果を有する。
【図1】本発明の実施例1サブストレートのXRT写真
例aとそのサンドブラスト処理b。
例aとそのサンドブラスト処理b。
【図2】本発明の実施例2サブストレートの結晶欠陥分
布aとそのサンドブラスト処理b。
布aとそのサンドブラスト処理b。
【図3】従来図。
1 サブストレート 2 酸素析出 3 結晶欠陥 4 サンドブラスト 5 酸素析出の少ない領域
Claims (2)
- 【請求項1】 サブストレートの裏面にサンドブラスト
法により歪層を形成する加工方法において、サブストレ
ート内の酸素濃度分布を面的に測定し、その分布を用い
てサンドブラスト法のブラスト強度で調整することを特
徴とするサブストレートの加工方法。 - 【請求項2】 上記請求項1において酸素濃度分布のか
わりに結晶欠陥分布を測定し、その分布を用いるサブス
トレート加工方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5158485A JPH0722427A (ja) | 1993-06-29 | 1993-06-29 | サブストレートの加工方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5158485A JPH0722427A (ja) | 1993-06-29 | 1993-06-29 | サブストレートの加工方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0722427A true JPH0722427A (ja) | 1995-01-24 |
Family
ID=15672774
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5158485A Withdrawn JPH0722427A (ja) | 1993-06-29 | 1993-06-29 | サブストレートの加工方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0722427A (ja) |
-
1993
- 1993-06-29 JP JP5158485A patent/JPH0722427A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7402258B2 (en) | Methods of removing metal contaminants from a component for a plasma processing apparatus | |
US4276114A (en) | Semiconductor substrate and a manufacturing method thereof | |
JPS6141133B2 (ja) | ||
US4971920A (en) | Gettering method for semiconductor wafers | |
JPH04115528A (ja) | 半導体素子の製造方法 | |
JPH0845944A (ja) | シリコンウェーハの製造方法 | |
JP2010034128A (ja) | ウェーハの製造方法及び該方法により得られたウェーハ | |
JPH03295235A (ja) | エピタキシャルウェーハの製造方法 | |
US20090246955A1 (en) | Wafer processing method and wafer processing apparatus | |
JP2002025952A (ja) | 半導体ウエーハの処理方法 | |
JP2006120819A (ja) | 半導体ウェーハの製造方法及び半導体ウェーハ | |
JPH0722427A (ja) | サブストレートの加工方法 | |
JP2006294691A (ja) | 半導体基板及び半導体装置とその製造方法 | |
JP3787485B2 (ja) | 薄板の加工方法 | |
JP2747516B2 (ja) | 半導体基板のバックサイドダメージ加工法 | |
JPS63127531A (ja) | 半導体装置の製造方法 | |
JPH07114207B2 (ja) | 半導体基板及びその製造方法 | |
JP3473654B2 (ja) | 半導体鏡面ウェーハの製造方法 | |
JPS6381934A (ja) | ウエハおよびその製造方法 | |
JPH1041310A (ja) | 半導体基板の加工方法 | |
JPH08111409A (ja) | 半導体装置の製法 | |
JPH03159128A (ja) | 半導体ウェーハの熱処理方法 | |
JP3014152B2 (ja) | 半導体ウエハの製造方法 | |
JPH05291215A (ja) | 半導体ウェーハ | |
JPH065675B2 (ja) | 半導体デバイス用シリコン基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000905 |