JPH0722416B2

JPH0722416B2 - Ｖｔｒの時間軸補正装置

Info

Publication number: JPH0722416B2
Application number: JP62245158A
Authority: JP
Inventors: 臼木　　直司
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1987-09-29
Filing date: 1987-09-29
Publication date: 1995-03-08
Anticipated expiration: 2010-03-08
Also published as: JPS6486792A

Description

【発明の詳細な説明】産業上の利用分野本発明は、輝度信号のFM変調し、色信号をその低域に周
波数変換して記録する家庭用ビデオテープレコーダ（VT
R）において、再生映像信号の時間軸変動を補正する装
置に関するものである。

従来の技術 VTRやビデオディスク等の記録再生機器では、ジッタの
ために再生映像信号に時間軸変動を持っている。家庭用
VTRでは、コストの点からこのような時間軸変動を電気
的に補正する装置を備えた例はない。しかし放送用VTR
では時間軸補正装置（タイムベースコレクタ）を備えて
いるものが多く、これらに関して多くの技術が公知であ
る。一例として3/4インチVTRにおける時間軸補正装置
が、例えばテレビジョン学会誌第35巻第６号（1981）p4
95〜「磁気記録（VII）−時間軸変動とその補正法−」
に詳しく記載されている。

第３図は従来の時間軸補正装置を備えた3/4インチVTRの
一例のブロック図である。図において再生ヘッド１より
得られた再生信号はヘッドアンプ２により増幅された
後、ハイパスフィルタ３及びローパスフィルタ５により
それぞれFM変調輝度信号及び低域変換色信号を分離され
る。FM変調輝度信号はFM復調器４で復調され、加算器12
に入る。低域変換色信号は、バーストゲート８、位相比
較器９、電圧制御発振器10、周波数変換器６及び11によ
って構成された自動位相制御ループ（APC）により元の
副搬送波周波数に変換され、バンドパスフィルタ７を通
した後加算器12にて復調輝度信号と混合される。ここで
バーストゲート８より得られたバースト信号は、位相比
較器９にて同期分離回路13より得られた同期信号をPLL
回路14にて逓倍した信号と位相比較されるために、バン
ドパスフィルタ７より出力される搬送色信号は、輝度信
号の含んでいる時間軸変動成分と同量の時間軸変動を付
加されることになる。加算器12より出力された時間軸変
動を持った再生映像信号は、A/Dコンバータ16によりＡ
−Ｄ変換されて、ディジタルメモリ17に書き込まれる。
この際書き込みクロックは、書き込みクロック発生回路
15にて、同期分離回路13より出力された同期信号に同期
するように発生させられているため、ディジタルメモリ
17に書き込まれたデータは時間軸変動を含まない形で記
憶されている。よってこのデータを、基準同期信号発生
器20より出力された正規の同期信号に同期して、読み出
しクロック発生回路15より得られる読み出しクロックに
より、読み出すことによりD/A変換器より出力される再
生映像信号は時間軸変動成分を除去されていることにな
る。このようにして出力端子21には時間軸変動の補正さ
れた再生映像信号が得られる。

発明が解決しようとする問題点以上説明したような時間軸補正装置を家庭用VTRに適用
した場合、次のような問題が発生する。

家庭用VTR（VHS・VTRや８ミリVTRなど）では、信号の記
録周波数形態は3/4インチVTRとほぼ同形態であるが、ア
ジマス記録を利用してガードハンドレス記録を行なって
いる。このため低減変換色信号にはクロストークが多く
発生する。このクロストークは1H相関を利用して、くし
形フィルタで除去するように構成されている。しかし第
３図のような構成では、バンドパスフィルタ７より得ら
れた色信号は、時間軸変動成分を含んでいるために、く
し形フィルタを通しても充分なクロストーク除去を行う
ことができない。よってAPCループも正確な応答動作を
することができなくなる。

また色信号は、APCループによって一旦輝度信号と同量
の時間軸変動成分を付加された後、ディジタルメモリ部
にて輝度信号と同時にその時間軸変動分を除去される。
第３図において輝度信号の時間軸変動除去性能は書き込
みクロック発生回路15が、いかに同期信号の時間軸変動
に追従して書き込みクロックを発生できるかによって決
定されるが、色信号の場合は、それとともに輝度信号と
同量の時間軸変動分を付加するためのPLL回路14の応答
特性も関係してくる。このPLL回路14と書き込みクロッ
ク発生回路15の応答特性は、両方とも充分に速くしかも
同程度にしておかなければならない。なぜならば両者の
応答特性に差があれば、その分が疑似時間軸変動として
余分に残るからである。また両者の応答特性が充分に速
くなければその分が残留時間軸変動として残ることにな
る。しかし家庭用VTRの再生同期信号はS/Nが充分でな
く、しかも波形再現性が良くないものである。よってPL
L回路14及び書き込みクロック発生回路15の応答特性を
充分に速くすることはできない。

以上のような理由から、家庭用VTRでは第３図のような
従来の時間軸補正装置では、満足な性能を得ることがで
きないものであった。

本発明はかかる点に鑑み、家庭用VTRにおいて充分な時
間軸変動除去特性の得られる時間軸補正装置を提供する
ことを目的としている。

問題点を解決するための手段本発明は再生映像信号から分離した低域変換色信号を周
波数変換により、時間軸変動による搬送波の位相変動を
除去し、この周波数変換された色信号をベースバンドの
色信号にデコードし、このベースバンドの色信号と再生
映像信号から分離し復調された輝度信号とを、それぞれ
独立にメモリに書き込む。そしてこの書き込みクロック
として、前記輝度信号から分離された水平同期信号に１
水平期間毎に瞬時に位相同期するように制御して発生さ
せたクロックを用い、また読み出しクロックとして、時
間軸変動を伴なわない一定のクロックを用いる。さらに
メモリから読み出された色信号を搬送色信号にエンコー
ドした後、同じくメモリから読み出された輝度信号と合
成して再生映像信号を得る。以上のように構成すること
により、上記目的を達成するものである。

作用そしてこのように構成することにより、周波数変換手段
によって、低域変換色信号の時間軸変動による搬送波の
位相変動を確実に旦つ充分に除去することができ、この
搬送波の位相変動を除去された搬送色信号をベースバン
ドの色信号にデコードすることによって、輝度信号の持
っている時間軸変動成分と全く同じ時間軸変動成分を持
った色信号を得ることができる。そして輝度信号から分
離された水平同期信号に１水平期間毎に瞬時に位相同期
するように制御して発生させたクロックにより、前記時
間軸変動成分を持った輝度信号と色信号をそれぞれ独立
にメモリに書き込むことにより、メモリ上に書かれた信
号は時間軸変動成分を充分に除去された状態で記憶され
る。そしてこのメモリから時間軸変動を伴なわない一定
のクロックで、輝度信号と色信号をそれぞれ読み出し、
色信号を搬送波色信号にエンコードした後、輝度信号と
合成して再生映像信号を得ることにより、時間軸変動成
分を充分に除去した再生映像信号を得ることができるの
である。

実施例本発明の具体的な実施例を、図面を基に説明する。

第１図は本発明の具体的な一実施例のブロック図であ
る。同図において再生ヘッド１より得られた再生信号は
ヘッドアンプ２により増幅された後、ハイパスフィルタ
３及びローパスフィルタ５により、それぞれFM変調輝度
信号及び低域変換色信号が分離される。FM変調輝度信号
は、FM復調器４で復調された後、A/Dコンバータ25に入
る。低域変換色信号は、バーストゲート8,位相比較器9,
電圧制御発振器10,周波数変換器６及び11によって構成
されたAPCループにより元の副搬送波周波数に変換さ
れ、搬送色信号となる。この搬送色信号は、基準発振器
40より出力された基準クロックを、分周器39にて分周す
ることにより得た基準副搬送波と位相比較されているの
で、時間軸変動による搬送波の位相変動成分を充分に除
去されている。そしてさらにくし形フィルタ22を通すこ
とによって隣接クロストークノイズも充分除去される。
くし形フィルタ22より出力された搬送色信号は、色信号
デコード回路23にて、分周器39より得た基準副搬送波を
位相器24に通すことにより得られる直角２相搬送波でも
って、デコードされることによりベースバンドの２つの
色信号を得る。この２つの色信号はベースバンドの信号
なので、A/Dコンバータ25に入力された輝度信号と同様
の時間軸変動成分を持っている。この２つの色信号は、
それぞれA/Dコンバータ28および31に入力される。A/Dコ
ンバータ25,28,31にそれぞれ入力された輝度信号及び色
信号はすべて同様の時間軸変動成分を持っているために
同一の書き込みクロック系で書き込むことができる。こ
の書き込みクロックは、書き込みクロック発生回路36に
て、基準発振器40より出力された基準クロックを、同期
信号分離回路13より出力された、時間軸変動を持った水
平同期信号に、１水平期間毎に瞬時に位相同期するよう
に位相変調を施すことによって得られる。A/Dコンバー
タ25,28,31より得られたディジタルデータは、それぞれ
ディジタルメモリ26,29,32に書き込まれる。この際メモ
リの容量を少なくするために、輝度信号系は、サンプリ
ング周波数３_SC以上（_SC:副搬送波周波数）量子化
精度8bit以上、同じく色信号系は、サンプリング周波数
1/2_SC以上、量子化精度6bit以上あれば充分である。
書き込みクロックは水平同期信号に、瞬時に位相同期す
るように発生されるが、この応答は速ければ速いほどよ
い。なぜならば、色信号は即にベースバンドの信号にな
っているために、この応答がいくら速くてもDG・DPを発
生させることはなく、応答が速いほど残留時間軸変動を
少くできるからである。こうしてディジタルメモリ26,2
9,32に書き込まれたデータは時間軸変動を含まない形で
記憶されているため、これを基準発振器40より出力され
た基準クロックにより、読み出しクロック発生回路37で
もって発生させられた時間軸変動を持たない一定の読み
出しクロックで読み出すことにより、それぞれD/Aコン
バータ27,30,33からは時間軸変動成分の除去された輝度
信号及び２つの色信号が得られる。２つの色信号は、色
信号エンコード回路34にて、基準発振器40より出力され
た基準クロック分周器38で分周しさらに位相器により位
相シフトすることにより得られた直角２相搬送波でもっ
て、搬送色信号にエンコードされ、その後加算器41にて
輝度信号と混合されて再生映像信号となって出力端子21
に出力される。再生信号の時間軸変動成分は、一般に再
生ヘッド１を回転させるドラムモータ42により発生させ
られるが、この時間軸変動の平均速度と、ディジタルメ
モリ26,29,32の読み出しクロックの速度とは同期してい
る必要がある。なぜならばそうでないと、ディジタルメ
モリ26,29,32がオーバフローしてしまうからである。よ
ってドラムモータ42を制御するドラムサーボ43の基準信
号は、基準発振器40より出力された基準クロックを分周
器39,44で分周することにより得られた信号を入力する
必要がある。

次に書き込みクロック発生回路36の動作を第２図を用い
て、さらに詳しく説明する。第２図は書き込みクロック
発生回路36の具体的な構成の一例を示したブロック図で
ある。同図において基準発振器40より出力された基準ク
ロック_Ｓは、位相遅延回路45にてΔτずつ順次位相の
遅れたｎ個のサブクロック₁,_２……ｎに変換され
る。このサブクロック₁,_２……ｎは位相比較回路
46にて、同期分離回路より出力された水平同期信号_Ｈ
立ち上り位相を比較し、一番位相差の少ないサブクロッ
ク１つを検出する。そしてクロック選択回路47にて、そ
のサブクロックを選択し書き込みクロック_Ｗとして出
力させる。この動作は１水平周期毎に行われる。このよ
うにして水平同期信号に瞬時に位相同期するように位相
変調された書き込みクロックを得ることができる。なお
サブクロックは、その位相差Δτを小さくしてサブクロ
ックの数を増すほど、残留時間軸変動分が少くなること
は言うまでもない。

次に本発明の第２の実施例として、色信号系のA/Dコン
バータ、D/Aコンバータを１系統で構成することによ
り、回路を簡易化，ローコスト化を図った構成例につい
て第４図を基に説明する。第４図はそのような本発明の
第２の実施例のブロック図である。同図において第１図
ブロック図と同一回路においては同一図番を付与してあ
るので説明は省略する。同図においてマルチプレックス
回路48は、色信号デコード回路より出力された２つのベ
ースバンドの色信号を、書き込みクロックにより交互に
サンプリングし、A/Dコンバータ49に出力する。そしてA
/Dコンバータ49の出力データはそのままディジタルメモ
リ50に書き込む。この際の書き込みクロックは第１図ブ
ロック図の構成の場合に比べて、２倍の周波数に設定し
ておけば、必要データの欠落は発生しない。そしてディ
ジタルメモリ50より読み出された色信号データは、ディ
ジタルエンコード回路51に入力され、ディジタル的に搬
送色信号にエンコードされた後、D/Aコンバータ52にて
アナログ信号に変換され、加算器41に送られる。ここで
読み出しクロックを４_SC設定した場合、ディジタルエ
ンコード回路51は、２クロック毎にデータの極性を反転
させるだけでよく、非常に簡単に構成することができ
る。このようにして本発明は、輝度信号と２つの色信号
の３系統の信号を処理するにもかかわらず、A/Dコンバ
ータ、D/Aコンバータは、２系統でも構成することがで
き、非常に簡単でローコストな構成で実現することがで
きる。

次に本発明をさらに簡易な構成で実現する他の実施例に
ついて述べる。第５図は本発明の第３の実施例のブロッ
ク図である。同図において第１図ブロック図、第４図ブ
ロック図と同一回路においては同一図番を付与してある
ので説明は省略する。同図において第４図の構成と異な
るところは、くし形フィルタ22を省略し、ディジタルメ
モリ50を利用してディジタルくし形フィルタ55を導入し
ている点である。このようにディジタルくし形フィルタ
を導入することによって簡易な回路で非常に精度の良い
くし形フィルタ特性が得られ、隣接クロストーク除去特
性を大幅に改善することができる。また色信号デコード
回路23を省略し周波数変換作用を利用してデコード処理
を成している。これは、電圧制御発振器の出力の低減副
搬送波を位相器58を通すことにより得た直角２相低減副
搬送波を直接２つの周波数変換器53,54に入力すること
により直接ベースバンドの２つの色信号を得ている。こ
れを直接マルチプレックス回路48に入力することにより
色信号デコード回路23を省略することができる。なおこ
の際APCループのエラー信号としては、ディジタルくし
形フィルタ55の出力データのうちＲ−Ｙ軸色信号データ
をD/Aコンバータ56によりアナログ信号に変換し、この
信号をローパスフィルタ57を通した後バーストゲート８
によりバースト部分を抜き出し、この部分の信号をエラ
ー信号として電圧制御発振器10に帰還し、このエラー信
号がゼロになるようにループを回わす。このようにして
APCループを構成することができる。以上のように構成
することによって本発明は、第４図の回路構成にも増し
て非常に簡単でローコストな構成で実現することができ
る。

またディジタルメモリを用いる場合、メモリの外にA/D
コンバータ,D/Aコンバータが必要なためにどうしても規
模が大きくなってしまう。そのような場合には性能が若
干劣るがCCD等のアナログメモリを利用することも可能
である。しかしそれでもカメラ一体VTRのような小形VTR
には、規模的にVTR装置に内蔵するのが困難な場合があ
る。そのような場合は時間軸補正装置部分のみをアダプ
ター化して別ユニットでVTRと接続することが考えられ
る。このような場合問題となるのはVTR部と時間軸補正
装置（TBC）部分の結合インタフェースである。一般に
放送用VTRの場合第３図従来例のごとく、そのような問
題には充分に対応されていた。本発明もそのようなTBC
のアダプター化に充分対応できるものである。第６図は
本発明の第４の実施例のブロック図であり、第１図に示
した本発明の第１の実施例をTBC部分をアダプター化し
た構成である。同図において第１図ブロック図と同一回
路においては同一図番を付与しているので説明は省略す
る。同図においてVTR部とTBC部をインタフェースする接
続点は映像信号コネクタ59と基準副搬送波コネクタ60の
２つだけである。この２つのコネクタによってTBC部分
を切り離してアダプタ化することが容易に可能であり、
信号線の接続も非常に簡素にできる。なお映像信号コネ
クタ59は輝度信号と搬送色信号を別々に伝送する方が得
策であるので、このコネクタはVTRのＳ端子出力をその
まま利用するのが良いと思われる。なおTBC部分を切離
して、VTRをTBCなしで使用する場合、基準搬送波を内部
の基準発振器57で発生させたものにスイッチ58で切換え
る必要があることは言うまでもない。このスイッチ58は
TBCの接続・切離しによって自動的に切換わるようにし
た方が便利である。以上のように本発明はTBC部分をア
ダプター化する際にも非常に都合の良い構成である。

本発明ではディジタルメモリに記憶されているデータ
は、すでに時間軸変動成分が除去されている。よってメ
モリの容量を拡張し、若干の制御回路を追加することに
よって、このメモリを利用して静止画再生や特殊画再生
（ストロボ画，モザイク画等）やあるいはドロップアウ
ト補正器やノイズリデューサ等を構成することも可能で
ある。

発明の効果以上説明したように、本発明による時間軸補正装置は家
庭用VTRのように、低域変換色信号は隣接クロストーク
が多く発生し、しかも輝度信号はS/Nや波形再現が良く
ないようなVTRにおいても、充分な時間軸補正特性を得
ることができ、しかもその構成は簡単にしてローコスト
に実現でき、その実用的効果は非常に大きい。

【図面の簡単な説明】

第１図は本発明の具体的な一実施例のブロック図、第２
図は本発明の書き込みクロック発生回路の具体的な一実
施例のブロック図、第３図は従来の時間軸補正装置の一
例のブロック図、第４図は本発明の第２の実施例のブロ
ック図、第５図は本発明の第３の実施例のブロック図、
第６図は本発明の第４の実施例のブロック図である。３……ハイパスフィルタ、４……FM復調器、５……ロー
パスフィルタ、6,11……周波数変換器、８……バースト
ゲート、９……位相比較器、10……電圧制御発振器、13
……同期信号分離回路、23……色信号デコード回路、2
5,28,31……A/Dコンバータ、26,29,32……ディジタルメ
モリ、27,30,33……D/Aコンバータ、34……色信号エン
コード回路、36……書き込みクロック発生回路、37……
読み出しクロック発生回路、40……基準発振器、41……
加算器。

Claims

【特許請求の範囲】

【請求項１】色信号を、周波数変調した輝度信号の低減
に変換して記録するビデオテープレコーダにおける再生
映像信号の時間軸誤差補正装置において、再生映像信号
から分離した低減変換色信号を、周波数変換により搬送
波周波数を元にもどすと共に、時間軸変動による搬送波
の位相変動を除去する周波数変換手段と、周波数変換さ
れた色信号をベースバンドの色信号に復調するデコード
手段と、前記再生映像信号から分離し、復調された輝度
信号と、前記デコード手段によって復調された色信号と
を、それぞれ独立に書き込む第1,第２のメモリと、前記
第1,第２のメモリに信号を書き込むためのクロックを前
記輝度信号から分離された水平同期信号に、１水平期間
毎に瞬時に位相同期するように制御して発生させる書き
込みクロック発生手段と、時間軸変動を伴なわない一定
の読み出しクロックを発生させる読み出しクロック発生
手段と、前記書き込みクロックに従って、復調された輝
度信号と色信号をそれぞれ第1,第２のメモリに書き込む
信号書き込み手段と、前記読み出しクロックに従って、
第1,第２のメモリからそれぞれ輝度信号と色信号を読み
出す信号読み出し手段と、第２のメモリから読み出され
た色信号を搬送色信号に変調するエンコーダ手段と、第
１のメモリから読み出された輝度信号と、前記エンコー
ダ手段から出力された搬送色信号を合成して、再生映像
信号とする映像信号合成手段とを具備して成ることを特
徴としたVTRの時間軸補正装置。
【請求項２】デコード手段により出力されたベースバン
ドの２つの色信号を、１つのアナログ−ディジタル変換
器によって、交互にサンプリングして、第２のメモリに
書き込むことを特徴とした特許請求の範囲第１項記載の
VTRの時間軸補正装置。
【請求項３】周波数変換手段によって、低域変換色信号
を直接ベースバンドの色信号に復調すると共に、前記ベ
ースバンドの色信号を第２のメモリに書き込み、メモリ
上で１水平期間遅延した色信号と非遅延色信号を加算す
ることによりくし形フィルタを構成することを特徴とし
た特許請求の範囲第１項記載のVTRの時間軸補正装置。