JPH07221921A - 画像読取装置 - Google Patents

Abstract

(57)【要約】 【目的】 ＴＦＴ駆動型若しくは一括転送型の画像読取
装置において、画素密度が高密度になった場合において
も、共通信号線がゲート線の影響を受けることを防ぐこ
とができる画像読取装置の構造を得る。 【構成】 ＴＦＴ駆動型若しくは一括転送型の画像読取
装置において、順次電荷転送用（ブロック毎の転送若し
くは各ブロックの同一位置毎の転送）の薄膜トランジス
タＴMの配列ピッチを他の素子の配列ピッチより狭くす
ることにより、ブロック毎に空き領域（領域幅Ｃ）を形
成することにより、この空き領域にゲート線ＧM若しく
は共通電極線１５を形成することができるので、ゲート
線と共通電極線との近接を防ぎ、共通電極線がゲート線
からのノイズを受けることを防止する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、イメージスキャナやフ
ァクシミリ等における原稿画像の読み取りに使用される
画像読取装置に係り、特に画素が高密度に配置された画
像読取装置において、画像を読み取りに際して正確な読
み取りが可能な画像読取装置に関する。

【０００２】

【従来の技術】原稿等の画像を読み取る画像読取装置と
しては、例えば、原稿上の画像情報を受光素子アレイを
構成する多数の受光素子に１：１に投影させて電気信号
に変換する密着型イメージセンサが知られている。この
密着型イメージセンサには、画像を多数の画素に分割
し、各画素からの反射光により各受光素子で発生した電
荷を薄膜トランジスタ（ＴＦＴ）を使用して特定のブロ
ック単位で配線容量に一時的に蓄積し、この蓄積電荷に
よる電位変化を電気信号として時系列的に順次読み出す
ＴＦＴ駆動型がある。このＴＦＴ駆動型のイメージセン
サによれば、ＴＦＴの動作により受光素子アレイを複数
のブロックに分けて順次配線容量に転送した後に読み取
るので、単一の駆動用ＩＣで読み取りが可能となり、受
光素子アレイを複数のブロック毎に各駆動用ＩＣにより
読み取る方式に比較して駆動用ＩＣの個数を少なくでき
るという利点がある。

【０００３】ＴＦＴ駆動型イメージセンサは、その等価
回路を図１１に示すように、複数の受光素子１から成り
原稿幅と略同じ長さのライン状に配置した受光素子アレ
イ１１と、各受光素子に１：１に対応する複数の第１の
薄膜トランジスタＴTi,j（i＝１〜Ｎ，j＝１〜ｎ）から
成る第１の薄膜トランジスタ群１２と、各受光素子１に
１：１に対応する複数の第２の薄膜トランジスタＴRi,j
（i＝１〜Ｎ，j＝１〜ｎ）から成る第２の薄膜トランジ
スタ群１３と、多層に形成されたマトリクス配線１４と
から構成されている。

【０００４】受光素子アレイ１１は、Ｎ個のブロックの
受光素子群１０に分割され、各受光素子１はフォトダイ
オードＰと寄生容量Ｃにより等価的に表わすことができ
る。各受光素子１は各薄膜トランジスタＴTi,j及び各薄
膜トランジスタＴRi,jのドレイン電極にそれぞれ接続さ
れている。また、各薄膜トランジスタＴRi,jのソース電
極は接地され、各薄膜トランジスタＴTi,jのソース電極
は、マトリクス状配線１４を介して各ブロックを構成す
る受光素子毎にｎ本の共通信号線１５に接続され、各共
通信号線１５は信号検出用ＩＣ１６に接続されている。

【０００５】各薄膜トランジスタＴTi,jのゲート電極
は、ブロックを構成する各薄膜トランジスタが同時に導
通するようにブロック毎に、ゲートパルス発生回路１７
にゲート線ＧTNを介して接続されている。従って、各受
光素子１で発生する光電荷は、受光素子１の寄生容量Ｃ
p、薄膜トランジスタＴTi,jのドレイン・ゲート電極間
のオーバラップ容量及び薄膜トランジスタＴRi,jのドレ
イン・ゲート電極間のオーバラップ容量に蓄積された
後、薄膜トランジスタＴTi,jを電荷転送用のスイッチと
してブロック毎に順次共通信号線１５の配線容量ＣLi
（i＝１〜ｎ）に転送蓄積される。

【０００６】すなわち、ゲートパルス発生回路１７に接
続されるゲート線ＧTi（i＝１〜Ｎ）のうち、先ずゲー
ト線ＧT1にゲートパルスφＧT1が印加され、第１の薄膜
トランジスタＴT1,1〜薄膜トランジスタＴT1,nをオンに
し、第１のブロックの各受光素子で発生した電荷が各配
線容量ＣLiに転送蓄積される。そして、各配線容量ＣLi
に蓄積された電荷により各共通信号線１５の電位が変化
し、この電圧値を信号検出用ＩＣ１６内のアナログスイ
ッチＳＷi（i＝１〜ｎ）（図示せず）を順次オンさせて
時系列的に出力線１８に抽出して信号を読み取る。信号
読み取り後、ゲートパルス発生回路１７に接続されるゲ
ート線ＧRi（i＝１〜Ｎ）のうち、ゲート線ＧR1にゲー
トパルスφＧR1が印加され、第２の薄膜トランジスタＴ
R1,1〜薄膜トランジスタＴR1,nをオンにして第２の薄膜
トランジスタＴRi,jのソース電極側をグランドレベルと
し、各受光素子の寄生容量と第１の薄膜トランジスタＴ
Ti,j及び第２の薄膜トランジスタＴRi,jのドレイン、ゲ
ート電極間のオーバーラップ容量に残された残留電荷を
放電させる（リセット動作）。

【０００７】同様にして、ゲートパルスφＧR2〜ゲート
パルスφＧRnにより、第２〜第Ｎのブロックの第１の薄
膜トランジスタＴT2,1〜ＴT2,nからＴTN,1〜ＴTN,nまで
がブロック毎にオンすることにより、ブロック毎に受光
素子側の電荷が転送され、順次読み出すことにより、原
稿の主走査方向の１ラインの画像を得た後に前記リセッ
ト動作を行ない、ローラ等の原稿送り手段（図示せず）
により原稿を副走査方向に移動させて前記動作を繰り返
し、原稿面全体の画像信号を得ることができ（特開平２
−２６５３６２）。

【０００８】

【発明が解決しようとする問題点】上記構造の画像読取
装置においては、薄膜トランジスタＴT及び薄膜トラン
ジスタＴRを主走査方向に配設する場合、両者の個数は
同じであるので配列ピッチを同じにしている。従って、
各薄膜トランジスタが高密度に配置された場合、端部に
位置する共通信号線１５ａとゲート線ＧT1とが近接し、
前記共通信号線１５ａがゲート線ＧT1に印加される電圧
よるノイズの影響を受け、画像情報に忠実な電荷を読み
出すことに支障をきたすという問題点がある。

【０００９】また、ＴＦＴ駆動型イメージセンサには、
各画素における蓄積時間のずれによる読み取り位置のず
れを極力抑えるため、ブロック毎に転送する前に全画素
を一括して転送する方式のイメージセンサが提案されて
いる。この一括転送型イメージセンサは、図１０に示す
ように、受光素子アレイ１１、付加容量群２２、リセッ
ト用の薄膜トランジスタ群２３、一括転送用の薄膜トラ
ンジスタ群２４、一時蓄積容量部群２５、順次転送用の
薄膜トランジスタ群２６を有している。図１１と同一構
成をとる部分については同一符号を付している。

【００１０】上記一括転送型イメージセンサによれば、
受光素子アレイ１１の各受光素子に発生し付加容量２２
等に蓄積された電荷は、一括転送用の薄膜トランジスタ
群２４の各薄膜トランジスタＴTが同時にオンすること
により、一時蓄積容量群２５の各容量部に転送され、続
いて、順次転送用の薄膜トランジスタ群２６の各薄膜ト
ランジスタＴMがブロック毎にオンし、一時蓄積容量群
２５に蓄積された電荷をブロック毎に配線容量ＣLi（i
＝1〜n）に転送する。そして、各配線容量ＣLiに蓄積さ
れた電荷により各共通信号線１５の電位が変化し、この
電圧値を信号検出用ＩＣ１６により時系列的に出力線１
８に抽出して信号を読み取る。信号読み取り後は、各ブ
ロック毎の薄膜トランジスタＴRのゲート線（図示せ
ず）にゲートパルスφＧR1が印加され、第１のブロック
薄膜トランジスタＴR1,1〜1,nがオンしてリセット動作
を行なう。そして、この動作がブロック毎に繰り返され
て１ラインの信号を得る。

【００１１】上記のようなイメージセンサにおいても、
薄膜トランジスタＴM、薄膜トランジスタＴT、薄膜トラ
ンジスタＴR、一時蓄積容量部ＣTを主走査方向に配設す
る場合、それぞれの個数は同じであるので配列ピッチを
同じにしている。従って、各薄膜トランジスタ等が高密
度に配置された場合、端部に位置する共通信号線１５ａ
及び共通信号線１５ａに接続されるマトリクス配線１４
ａと、順次転送用の薄膜トランジスタＴMのゲート線ＧM
Nとが近接し、前記共通信号線１５ａがゲート線ＧMNに
印加される電圧よるノイズの影響を受け、画像情報に忠
実な電荷を読み出すことに支障をきたすという問題点が
ある。

【００１２】更に、一括転送型イメージセンサにおい
て、図９に示すように、一時蓄積容量部ＣTに一括転送
した電荷を各ブロックにおける同一位置の画素毎に配線
容量ＣLi（i＝1〜N）に転送する方式も存在する。この
方式のイメージセンサによれば、各薄膜トランジスタ等
が高密度に配置された場合、共通信号線１５と端部に位
置する特定のゲート線Ｇ1とが近接し、前記共通信号線
１５がゲート線Ｇ1に印加される電圧によるノイズの影
響を受け、画像情報に忠実な電荷を読み出すことに支障
をきたすという問題点がある。

【００１３】本発明は上記実情に鑑みてなされたもの
で、画素密度が高密度になった場合においても、共通信
号線がゲート線の影響を受けることを防ぐことができる
画像読取装置の構造を提供することを目的とする。

【００１４】

【課題を解決するための手段】上記従来例の問題点を解
決するため請求項１の発明は、複数画素の受光素子を１
ブロックとし、複数ブロックを主走査方向にアレイ状に
配列した受光素子アレイと、前記各受光素子に接続し、
前記受光素子に発生した電荷をブロック毎に転送する第
１の薄膜トランジスタから成る第１のスイッチング素子
群と、前記各受光素子に接続し、転送動作後に受光素子
に残留する電荷をブロック毎に一定電位にリセットする
第２の薄膜トランジスタから成る第２のスイッチング素
子群と、前記各第１の薄膜トランジスタに接続し、転送
された電荷を保持する容量を有する配線から成る配線群
と、前記各配線にマトリクス状に接続し、１ブロックを
構成する受光素子の個数に対応する数の共通信号線を設
け、この共通信号線を介して前記電荷を画像信号として
時系列的に出力する信号検出用ＩＣと、を具備する画像
読取装置において、次の構成を特徴としている。前記第
１の薄膜トランジスタ及び第２の薄膜トランジスタをア
レイ状に配置し、各ブロックにおける第１の薄膜トラン
ジスタの配列ピッチを第２の薄膜トランジスタの配列ピ
ッチより狭くし、各ブロック毎に空き領域を形成し、該
空き領域に第１の薄膜トランジスタのゲート線を配設す
る。

【００１５】請求項２の発明は、複数画素の受光素子を
１ブロックとし、複数ブロックを主走査方向にアレイ状
に配列した受光素子アレイと、前記各受光素子に接続
し、前記受光素子に発生した電荷を全画素分同時に一括
転送する第１の薄膜トランジスタから成る第１のスイッ
チング素子群と、前記各受光素子に接続し、一括転送動
作後に受光素子に残留する電荷を全画素分同時に一定電
位にリセットする第２の薄膜トランジスタから成る第２
のスイッチング群と、前記各第１の薄膜トランジスタに
接続され、一括転送された電荷を保持する容量部から成
る容量部群と、前記各第１の薄膜トランジスタに接続
し、前記容量部に保持された電荷をブロック毎に転送す
る第３の薄膜トランジスタから成る第３のスイッチング
素子群と、前記各第３の薄膜トランジスタに接続し、ブ
ロック転送された電荷を保持する容量を有する配線から
成る配線群と、前記配線群の各配線にマトリクス状に接
続し、１ブロックを構成する受光素子の個数に対応する
数の共通信号線を設け、この共通信号線を介して前記電
荷を画像信号として時系列的に出力する信号検出用ＩＣ
と、を具備する画像読取装置において、次の構成を特徴
としている。前記容量部及び第３の薄膜トランジスタを
アレイ状に配置し、各ブロックにおける第３の薄膜トラ
ンジスタの配列ピッチを容量部の配列ピッチより狭く
し、各ブロック毎に空き領域を形成し、該空き領域に第
３の薄膜トランジスタのゲート線を配設する。

【００１６】請求項３の発明は、請求項２に記載の受光
素子アレイ，第１のスイッチング素子群，第２のスイッ
チング素子群，容量部群を具備し、各第１の薄膜トラン
ジスタに接続し、容量部に保持された電荷を各ブロック
の同一位置毎に転送する第３の薄膜トランジスタから成
る第３のスイッチング素子群を設け、転送された電荷は
各ブロック毎に共通となりブロック数に等しい共通信号
線の各容量により保持するように構成する。そして、前
記容量部及び第３の薄膜トランジスタをアレイ状に配置
し、各ブロックにおける第３の薄膜トランジスタの配列
ピッチを容量部の配列ピッチより狭くし、各ブロック毎
に空き領域を形成し、該空き領域に前記共通信号線を配
設する。

【００１７】

【作用】本発明によれば、ＴＦＴ駆動型若しくは一括転
送型の画像読取装置において、順次電荷転送用（ブロッ
ク毎の転送若しくは各ブロックの同一位置毎の転送）の
薄膜トランジスタの配列ピッチを他の素子の配列ピッチ
より狭くすることにより、ブロック毎に空き領域を形成
することにより、この空き領域にゲート線若しくは共通
電極線を形成することができるので、ゲート線と共通電
極線との近接を防ぎ、共通電極線がゲート線からのノイ
ズを受けることを防止して画像情報に忠実な信号を得る
ことができる。

【００１８】

【実施例】本発明の一実施例に係る画像読取装置につい
て、図１ないし図４を参照しながら説明する。図中、図
９と同一の構成をとる部分については同一符号を付して
いる。実施例に係る画像読取装置は、図９と同様に一括
転送型のイメージセンサであり、受光素子を配列した受
光素子アレイ１１、付加容量を配列した付加容量群２
２、リセット用の薄膜トランジスタＴRを配列した薄膜
トランジスタ群２３、一括転送用の薄膜トランジスタＴ
Tを配列した薄膜トランジスタ群２４、一時蓄積容量部
を配列した一時蓄積容量部群２５、順次転送用の薄膜ト
ランジスタＴMを配列した薄膜トランジスタ群２６を有
している。

【００１９】受光素子PD、付加容量ＣADD、薄膜トラン
ジスタＴR，ＴT，ＴM、一時蓄積容量部ＣTは、それぞれ
薄膜プロセスで形成されており、受光素子は、光電変換
層を共通電極と個別電極とで挟むことにより、また、薄
膜トランジスタは、図３に示すように、基板３０上にゲ
ート電極３１，ゲート絶縁層３２，半導体活性層３３，
チャネル保護層３４，ドレイン電極３５及びソース電極
３６を順次積層することにより構成されている。薄膜ト
ランジスタＴMは、ブロック毎に共通となる共通信号線
１５に接続され、また、薄膜トランジスタＴMのゲート
線ＧMをマトリクス配線にすることにより、一時蓄積容
量部ＣTに一括転送した電荷を薄膜トランジスタＴMのオ
ンにより、各ブロックにおける同一位置の画素毎に共通
電極線１５の配線容量ＣLi（i＝1〜N）に転送するよう
に構成されている（図９と同様である。）。

【００２０】各付加容量ＣADD、リセット用の各薄膜ト
ランジスタＴR、一括転送用の各薄膜トランジスタＴT、
各一時蓄積容量部ＣTは、それぞれ受光素子PDの数だけ
存在し、主走査方向に沿って同一ピッチで配列されてい
る。これに対して、順次転送用の薄膜トランジスタＴM
は、薄膜トランジスタＴRや薄膜トランジスタＴTや一時
蓄積容量部ＣTのピッチより狭いピッチで配置されてい
る。すなわち、具体的な構成を図４に示すように、各ブ
ロックにおける薄膜トランジスタＴMのピッチＢは、一
時蓄積容量部ＣTのピッチＡより狭く配列されている。
従って、各ブロック毎に配線形成用の領域幅Ｃを確保す
ることができる。例えば、４００ＤＰＩのイメージセン
サで各ブロックの画素数が４０画素の場合、薄膜トラン
ジスタＴRや薄膜トランジスタＴTや一時蓄積容量部ＣT
のピッチＡは６２〜６３μｍ程度であるのに対し、薄膜
トランジスタＴMのピッチＢを６０〜６１μｍ程度にす
ると、各ブロック毎に４０μｍ程度の領域幅Ｃを確保す
ることができる。この領域幅Ｃを利用して、各ブロック
の薄膜トランジスタＴMのソース電極Ｓに共通に接続さ
れる共通信号線１５をマトリクス配線１４側（副走査方
向側）に引き出している。従って、副走査方向に延びる
共通信号線１５とブロック端にのゲート線ＧMとの間隔
を確保することができる。

【００２１】尚、一時蓄積容量ＣTは、主走査方向に沿
って配置される共通電極４１と、方形状個別電極４２と
により絶縁層を挟んで形成されている。そして、前記個
別電極４２は、配線４３を介して薄膜トランジスタＴM
のドレイン電極Ｄに接続され、薄膜トランジスタＴMの
ソース電極Ｓは前記したようにブロック毎に共通する共
通信号線１５に接続されている。

【００２２】また、図１の実施例においては、各画素毎
の制御信号のばらつきを極力抑えるため、リセット用の
薄膜トランジスタＴR及び一括転送用の薄膜トランジス
タＴTに対しては、数ブロック毎にそれぞれゲート線φ
ＧT，φＧRに接続されている。また、受光素子アレイ１
１へは、数ブロック毎に電源ラインＶBによりバイアス
電圧が供給されている。そして、数ブロックごとの両端
の画素の共通信号線１５が制御信号の干渉を避けるた
め、共通信号線１５と制御線（ゲート線φＧT，φＧR、
電源ラインＶB）との間に一定電圧の電源ライン（グラ
ンド線Ｇｎｄ）を設けている。

【００２３】上記実施例によれば、一時蓄積容量部ＣT
に転送された電荷を、ゲート線ＧMからの信号により薄
膜トランジスタＴMを各ブロックに１個オンさせ、各ブ
ロックにおける同一位置の画素毎に共通信号線１５の配
線容量ＣLiに転送し、転送電荷により変動する電位を駆
動用ＩＣにより読み出す際に、共通信号線１５と各ブロ
ックの端部のゲート線ＧMとを離して配置することがで
き、共通信号線１５が前記ゲート線ＧMの影響を受ける
ことを防止し、正確な信号を読み出すことができる。

【００２４】図４及び図５は、本発明の他の実施例を示
すもので、図１と同様に一括転送型のイメージセンサで
あり、同一構成をとる部分については同一符号を付して
いる。図１及び図２の構成に対して異なる点を説明する
と、図４及び図５においては、各ブロック毎に薄膜トラ
ンジスタＴMがオンするようにゲート線ＧMを接続し、各
ブロックの薄膜トランジスタＴMのソース電極Ｓが、ブ
ロックを構成する受光素子の数に等しい本数の共通信号
線にマトリクス配線１４を介して接続されている（図１
０と同様である。）。

【００２５】薄膜トランジスタＴMの配列ピッチは、前
記実施例同様に、薄膜トランジスタＴRや薄膜トランジ
スタＴTや一時蓄積容量部ＣTのピッチより狭いピッチで
形成されている。そして、各ブロック毎に配線形成用の
領域幅Ｃを確保し、この領域幅を利用して各ブロック毎
に薄膜トランジスタＴMをオンさせるゲート線ＧMを配置
している。従って、一時蓄積容量部ＣTに転送された電
荷を、ゲート線ＧMからの信号により薄膜トランジスタ
ＴMを各ブロック毎にオンさせ、各ブロックの画素毎に
共通信号線１５の配線容量ＣLi（i＝1〜n）に転送し、
転送電荷により変動する電位を駆動用ＩＣにより読み出
す際に、共通信号線に接続されるマトリクス配線１４ａ
に接続される薄膜トランジスタＴMのソース側の配線１
４ｂとゲート線ＧMとを離して配置することができ、共
通信号線が前記ゲート線ＧMの影響を受けることを防止
し、正確な信号を読み出すことができる。

【００２６】図７及び図８は本発明をカラーの画像読取
装置に適用した例を示す。このカラー画像読取装置は、
図１のイメージセンサを３列並列に配設したものであ
り、図１と同一構成をとる部分については同一符号を付
している。すなわち、各色の受光素子アレイを中央部に
配置し、転送部を両側に配置するため、青色読み取りの
ための信号線を上側に、赤色読み取りのための信号線を
下側に、緑色読み取りのための信号線を両側に引き出し
ている。従って、青色の信号は上側に、赤色の信号は下
側に、緑色の信号は両側に引き出される。

【００２７】付加容量（ＣT）群２２は、受光素子アレ
イ１１の両側に配置され、図８に示すように、青色（赤
色）用の容量部ＣADDの間に一つおきに緑色用の容量部
ＣADDが配置されている。各付加容量（ＣADD）群２２の
外側には、緑色用の薄膜トランジスタＴR及び薄膜トラ
ンジスタＴT、青（赤）色用の薄膜トランジスタＴR及び
薄膜トランジスタＴTの順に配置されている。その外側
には、前記付加容量ＣADDと同様に配列された、青色
（赤色）用及び緑色用の一時蓄積容量部（ＣT）群２５
が配置されている。その外側には、青色（赤色）用の薄
膜トランジスタＴMが配置されている。この薄膜トラン
ジスタＴMの配列ピッチは、青色（赤色）用の薄膜トラ
ンジスタＴR,薄膜トランジスタＴTより狭く配置され、
ブロック毎に領域幅Ｃを確保している。そして、この領
域幅Ｃを利用して各ブロックに共通する青（赤）色用の
共通信号線１５Ｂ（１５Ｒ）を副走査方向側へ引き出し
ている。また、緑色用の薄膜トランジスタＴMは、青色
（赤色）用の薄膜トランジスタＴMの外側で、青色（赤
色）用の薄膜トランジスタＴMのゲート線間に一つおき
に配置されている。

【００２８】具体的に説明すると、４００ＤＰＩのイメ
ージセンサで各ブロックの画素数が４０画素の場合、緑
色用の薄膜トランジスタＴTと薄膜トランジスタＴRの配
列ピッチは１２４〜１２６μｍ程度であり、青（赤）色
用の薄膜トランジスタＴTと薄膜トランジスタＴRの配列
ピッチは６２〜６３μｍ程度である。また、一時蓄積容
量部ＣTの配列ピッチは４１〜４２μｍである。これに
対して、各ブロックの薄膜トランジスタＴMの配列ピッ
チを緑色用で１２０〜１２２μｍ程度、青（赤）色用で
６０〜６１μｍ程度とすると、各ブロック毎に４０μｍ
程度の領域幅Ｃを確保することができる。また、緑色用
の薄膜トランジスタＴMを青（赤）色用の薄膜トランジ
スタＴMより内側に配置させる場合には、前記領域幅Ｃ
は４０μｍより大きくとるほうが好ましく、その場合に
は青（赤）色用の薄膜トランジスタＴMの配列ピッチを
５９.５〜６０．５μｍ程度とすればよい。

【００２９】上記実施例によれば、各色において、一時
蓄積容量部ＣTに転送された電荷を、ゲート線ＧMからの
信号により各色において薄膜トランジスタＴMを各ブロ
ックに１個オンさせ、各ブロックにおける同一位置の画
素毎に共通信号線１５の配線容量に転送し、転送電荷に
より変動する電位を駆動用ＩＣにより読み出す際に、各
色に対する共通信号線１５Ｂ（青色）と１５Ｇ１（緑色
上側）、１５Ｒ（赤色）と１５Ｇ２（緑色下側）同士を
それぞれ離して配置でき、また、共通信号線１５を各ブ
ロックの端部のゲート線ＧMから離して配置することが
でき、共通信号線１５が当該信号線以外の配線からの影
響を受けることを防止し、正確な信号を読み出すことが
できる。

【００３０】また、図７及び図８の実施例では、薄膜ト
ランジスタＴMのゲート線ＧMをマトリクス配線１４とし
た一括転送型について説明したが、図５及び図６に示し
た共通信号線１５をマトリクス配線１４に接続してなる
一括転送型についても適用することができる。更に、各
実施例においてはそれぞれ一括転送型のイメージセンサ
について説明したが、図１１に示したＴＦＴ駆動型のイ
メージセンサにおける順次転送用の薄膜トランジスタＴ
Tの配線ピッチについても適用できることは勿論であ
る。

【００３１】

【発明の効果】本発明によれば、ＴＦＴ駆動型若しくは
一括転送型の画像読取装置において、順次電荷転送用
（ブロック毎の転送若しくは各ブロックの同一位置毎の
転送）の薄膜トランジスタの配列ピッチを他の素子の配
列ピッチより狭くすることにより、ブロック毎に空き領
域を形成することにより、この空き領域にゲート線若し
くは共通電極線を形成することができるので、ゲート線
と共通電極線との近接を防ぎ、共通電極線がゲート線か
らのノイズを受けることを防止するので、画像情報に忠
実な信号が得られる高性能な画像読取装置とすることが
できる。

【図面の簡単な説明】

【図１】 本発明の一実施例に係る画像読取装置の構成
を示す構成説明図である。

【図２】 図１の１ブロックにおける薄膜トランジスタ
ＴM部分の等価回路図である。

【図３】 図１の各薄膜トランジスタＴの断面説明図で
ある。

【図４】 実施例の画像読取装置に係る一時蓄積容量部
及び薄膜トランジスタＴMの一部分を示す平面説明図で
ある。

【図５】 本発明の他の実施例に係る画像読取装置の構
成を示す構成説明図である。

【図６】 図５の１ブロックにおける薄膜トランジスタ
ＴM部分の等価回路図である。

【図７】 本発明をカラの画像読取装置に適用した場合
の構成を示す構成説明図である。

【図８】 図７の一部分を更に詳細に示した構成説明図
である。

【図９】 従来の一括転送型の画像読取装置の構成説明
図である。

【図１０】従来の一括転送型の画像読取装置の構成説明
図である。

【図１１】ＴＦＴ駆動型の画像読取装置の等価回路図で
ある。

【符号の説明】

１…受光素子、 １０…受光素子群、 １１…受光素子
アレイ、 １４…マトリクス配線、 １５…共通信号
線、 １６…信号検出用ＩＣ、 ２２…付加容量部群、
２３…薄膜トランジスタ（ＴR）群（リセット用）、
２４…薄膜トランジスタ（ＴT）群（一括転送用）、
２５…一時蓄積容量部群、 ２６…薄膜トランジスタ
（ＴM）群（順次転送用）、 Ａ，Ｂ…配列ピッチ、
Ｃ…領域幅、 ＧM…ゲート線

───────────────────────────────────────────────────── フロントページの続き (72)発明者 上床 弘毅 神奈川県海老名市本郷2274番地 富士ゼロ ックス株式会社内

Claims (3)

【特許請求の範囲】
1. 【請求項１】 複数画素の受光素子を１ブロックとし、
   複数ブロックを主走査方向にアレイ状に配列した受光素
   子アレイと、 前記各受光素子に接続し、前記受光素子に発生した電荷
   をブロック毎に転送する第１の薄膜トランジスタから成
   る第１のスイッチング素子群と、 前記各受光素子に接続し、転送動作後に受光素子に残留
   する電荷をブロック毎に一定電位にリセットする第２の
   薄膜トランジスタから成る第２のスイッチング素子群
   と、 前記各第１の薄膜トランジスタに接続し、転送された電
   荷を保持する容量を有する配線から成る配線群と、 前記各配線にマトリクス状に接続し、１ブロックを構成
   する受光素子の個数に対応する数の共通信号線を設け、
   この共通信号線を介して前記電荷を画像信号として時系
   列的に出力する信号検出用ＩＣと、を具備する画像読取
   装置において、 前記第１の薄膜トランジスタ及び第２の薄膜トランジス
   タをアレイ状に配置し、各ブロックにおける第１の薄膜
   トランジスタの配列ピッチを第２の薄膜トランジスタの
   配列ピッチより狭くし、各ブロック毎に空き領域を形成
   し、該空き領域に第１の薄膜トランジスタのゲート線を
   配設することを特徴とする画像読取装置。
2. 【請求項２】 複数画素の受光素子を１ブロックとし、
   複数ブロックを主走査方向にアレイ状に配列した受光素
   子アレイと、 前記各受光素子に接続し、前記受光素子に発生した電荷
   を全画素分同時に一括転送する第１の薄膜トランジスタ
   から成る第１のスイッチング素子群と、 前記各受光素子に接続し、一括転送動作後に受光素子に
   残留する電荷を全画素分同時に一定電位にリセットする
   第２の薄膜トランジスタから成る第２のスイッチング群
   と、 前記各第１の薄膜トランジスタに接続され、一括転送さ
   れた電荷を保持する容量部から成る容量部群と、 前記各第１の薄膜トランジスタに接続し、前記容量部に
   保持された電荷をブロック毎に転送する第３の薄膜トラ
   ンジスタから成る第３のスイッチング素子群と、 前記各第３の薄膜トランジスタに接続し、ブロック転送
   された電荷を保持する容量を有する配線から成る配線群
   と、 前記配線群の各配線にマトリクス状に接続し、１ブロッ
   クを構成する受光素子の個数に対応する数の共通信号線
   を設け、この共通信号線を介して前記電荷を画像信号と
   して時系列的に出力する信号検出用ＩＣと、を具備する
   画像読取装置において、 前記容量部及び第３の薄膜トランジスタをアレイ状に配
   置し、各ブロックにおける第３の薄膜トランジスタの配
   列ピッチを容量部の配列ピッチより狭くし、各ブロック
   毎に空き領域を形成し、該空き領域に第３の薄膜トラン
   ジスタのゲート線を配設することを特徴とする画像読取
   装置。
3. 【請求項３】 請求項２に記載の受光素子アレイ，第１
   のスイッチング素子群，第２のスイッチング素子群，容
   量部群を具備し、 各第１の薄膜トランジスタに接続し、容量部に保持され
   た電荷を各ブロックの同一位置毎に転送する第３の薄膜
   トランジスタから成る第３のスイッチング素子群を設
   け、 転送された電荷は各ブロック毎に共通となりブロック数
   に等しい共通信号線の各容量により保持するように構成
   するとともに、 前記容量部及び第３の薄膜トランジスタをアレイ状に配
   置し、各ブロックにおける第３の薄膜トランジスタの配
   列ピッチを容量部の配列ピッチより狭くし、各ブロック
   毎に空き領域を形成し、該空き領域に前記共通信号線を
   配設することを特徴とする画像読取装置。