JPH0721395A - アドレス生成装置 - Google Patents

Abstract

(57)【要約】 【目的】 コンピュータグラフィックスで使用される、
矩形領域のクリップ処理を伴った、矩形領域のブロック
転送および塗りつぶし処理において、高速なアドレス生
成を行うこと。 【構成】 転送先Ｘアドレスカウンタ２１の出力を転送
先開始Ｘアドレス保持レジスタ２２に接続し、転送元Ｘ
アドレスカウンタ２５の出力を転送元開始Ｘアドレス保
持レジスタ２６に接続し、転送先Ｘアドレスをクリップ
領域判定比較器２３でクリップ領域６３と比較した結果
を用いて、有効なＸアドレスを保持することにより、次
のＹアドレスにカウントアップまたは、カウントダウン
したときに、即座に有効なＸアドレスを得ることができ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンピュータグラフィ
ックスにおける、矩形領域のクリップ処理を伴う矩形領
域のブロック転送アドレス生成装置に関するものであ
る。

【０００２】

【従来の技術】近年、ワークステーション、パーソナル
コンピュータなどのグラフィックス処理は、高速化のた
めに、そのアルゴリズムをハードウェア化し、ソフトウ
ェア処理の数百倍にも及ぶ性能を実現している。その中
で、矩形領域を単位としたクリップ処理付きの塗りつぶ
しとブロック転送は、ウィンドウ単位の処理を元にした
アプリケーションにおいて、その性能向上に寄与するこ
とが知られている。

【０００３】従来、矩形領域のクリップ処理を伴う塗り
つぶしとブロック転送は、順次Ｘ，Ｙアドレスを変化さ
せる走査アドレスの発生に基づいて、次の２つの方法で
行なわれていた。

【０００４】Ａ：アドレス生成を行なった後、そのアド
レスが描画可能であるかどうかを判定する方法 Ｂ：算術演算により、クリップ処理後の描画開始アドレ
スを決定する方法 図５の（ａ）、（ｂ）は、上記Ａ、Ｂの構成を示したも
のである。

【０００５】図７（ｂ）は、従来の描画アドレス生成に
おける領域走査の様子を示す図である。図中、７１は転
送先領域、７２はクリップ領域、７３は描画領域、矢印
は領域走査方向を示す。この図の例では、転送先領域の
開始アドレスから１走査線づつ順次アドレス生成が行わ
れる。

【０００６】

【発明が解決しようとする課題】しかしながら、上記Ａ
の方法においては、クリップ処理を一元化しハードウェ
ア量を小さく抑えることが可能であるが、クリップ領域
に該当する・しないに関わらず、指定領域全てを１走査
線毎に走査しなければならず、全体の処理時間が長くか
かるという問題点があった。

【０００７】また、上記Ｂの方法においては、描画され
る領域を走査に先だって求めることが可能であるため、
処理時間を短くできるが、ブロック転送における転送先
アドレスのクリップ処理を行なう際に、加算器、大小比
較器などのハードウェアが必要であり、ハードウェア量
が増大するという問題点があった。

【０００８】本発明は、上記従来の問題を解決するもの
で、少ないハードウェア量で処理時間の短縮を図った矩
形領域の塗りつぶしとブロック転送に矩形領域のクリッ
プ処理を行なうことが可能な装置を提供することを目的
とする。

【０００９】

【課題を解決するための手段】この目的を達成するため
に、本発明は、レジスタに設定された転送元、転送先、
クリップ領域から、Ｘ，Ｙの走査方向を判定する回路
と、転送元アドレスカウンタと、塗りつぶしアドレスカ
ウンタと共用される転送先アドレスカウンタと、転送先
および塗りつぶしのアドレスがクリップ領域内にあるこ
とを判定する比較器と、Ｘ方向のアドレスの走査を終了
した直後に、次のＹアドレスの先頭Ｘアドレスを再ロー
ドするための塗りつぶし開始アドレス保持レジスタと共
用される転送先・転送元開始アドレス保持レジスタとを
備えた矩形領域のクリップ処理を伴う矩形領域のブロッ
ク転送アドレス生成装置である。

【００１０】

【作用】上記構成によって、描画領域を走査する際に、
Ｘ，Ｙアドレスを独立して斜方向に走査することが出
来、また、クリップされた転送開始Ｘアドレスを格納し
ておくことにより、Ｘ方向の１ライン分の走査が終了し
た時点で、次のＹアドレスにおけるＸアドレスの発生を
連続して行うことが可能となる。

【００１１】

【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。

【００１２】図６は、本実施例におけるブロック転送時
のフレームメモリの使用状態を示す模式図である。図６
において、６０は、Ｘ，Ｙの直交座標系で表現されるフ
レームメモリであって、ここに画像データを書き込むこ
とで表示装置に画像が表示される。

【００１３】６１は、ブロック転送する元のデータを記
憶している転送元領域、６２は、前記転送元領域６１の
データを書き込むための転送先領域、６３は、フレーム
メモリに対する書き込みを許可するクリップ領域であ
る。６４は、転送先領域６２とクリップ領域６３との重
なりである描画領域であって、実際のブロック転送はこ
の部分に対して行われる。６５は、前記転送元領域のう
ち前記描画領域に相当する領域の原画領域である。

【００１４】図７（ａ）は、本実施例の描画アドレス生
成における領域走査の様子を示す図である。この図の例
では、転送先領域の開始アドレスから領域走査が開始さ
れる。Ｘ，Ｙアドレスを独立にカウントアップする事で
斜方向に領域走査を行い、走査領域のＹアドレスがクリ
ップ領域の開始Ｘアドレスまたは開始Ｙアドレスと一致
した時点でＹ方向またはＸ方向に走査を行う。描画領域
を走査する際には、転送先領域の開始Ｘアドレスではな
く描画領域の開始Ｘアドレスから走査し、アドレス生成
を行う。

【００１５】図１を参照しながら、更に具体的に説明す
る。図１において、１１は、転送元領域６１と転送先領
域６２の重なりからＸ，Ｙそれぞれの走査方向を決定す
る走査方向判定回路、１２は、Ｘ走査方向フラグおよび
転送元領域６１、転送先領域６２、クリップ領域６３そ
れぞれの開始・終了アドレスを入力とし、転送元Ｘアド
レス、転送先Ｘアドレス、Ｘ方向走査終了フラグを出力
とするＸアドレス生成回路、１３は、Ｙ走査方向フラグ
および転送元領域６１、転送先領域６２、クリップ領域
６３それぞれの開始・終了アドレスを入力とし、転送元
Ｙアドレスおよび転送先Ｙアドレスを出力とするＹアド
レス生成回路、１４、１５、１６、１７、１８、１９は
転送元領域６１、転送先領域６２、クリップ領域６３そ
れぞれの開始アドレス、終了アドレスをＸ，Ｙ走査方向
によって入れ換えるクロスバスイッチである。

【００１６】以上のように構成された矩形領域のクリッ
プ処理機能を持ったブロック転送アドレス生成回路につ
いて説明する。

【００１７】ブロック転送においては、転送元と転送先
の領域が重なるときに走査の方向を逆に設定する必要が
あるため、走査方向判定回路が必要である。

【００１８】まず、ソフトウェアによって転送先・転送
元領域のアドレスが設定され、この回路の入力が決定す
る。次に走査方向判定回路１１によって、ブロック転送
の走査方向が一意に判定され、１４、１５、１６、１
７、１８、１９のクロスバスイッチによって走査方向に
従った開始・終了アドレスがＸアドレス生成回路１２、
Ｙアドレス生成回路１３に正しく与えられる。

【００１９】図２は、図１のＸアドレス生成回路１２の
内部構成を示したものである。２１は、Ｘ走査方向によ
って転送先Ｘアドレスを順次生成する転送先Ｘアドレス
カウンタ、２２は、描画領域６４の開始アドレスを保持
する転送先開始Ｘアドレス保持レジスタ、２３は、前記
転送先Ｘアドレスカウンタ２１の出力をクリップ領域６
３の開始および終了アドレスと比較するクリップ領域判
定比較器、２４は、走査中の転送先Ｘアドレスが転送先
領域６２内にあるか判定する転送先Ｘアドレス終了判定
比較器、２５は、Ｘ走査方向によって転送元のＸアドレ
スを生成する転送元Ｘアドレスカウンタ、２６は、実際
に出力される対象となる転送元の開始アドレスを保持す
る転送元開始Ｘアドレス保持レジスタである。

【００２０】なお、転送先開始Ｘアドレス保持レジスタ
２２、転送元開始Ｘアドレス保持レジスタ２６は同等の
効果をもたらすラッチなどの手段で構成しても良い。

【００２１】以上のように構成されたＸアドレス生成回
路について、ブロック転送のアドレス生成を説明する。

【００２２】はじめに、ソフトウェアの転送開始のコマ
ンド発行により、転送先、転送元Ｘアドレスが、転送先
Ｘアドレスカウンタ２１、転送元Ｘアドレスカウンタ２
５にロードされる。

【００２３】次に、クリップ領域判定比較器２３によっ
て、ロードされたアドレスが描画範囲にあるか否かを判
定する。

【００２４】描画範囲内である場合は、その転送先Ｘア
ドレス、転送元Ｘアドレスをそれぞれ、転送先開始Ｘア
ドレス保持レジスタ２２、転送元開始Ｘアドレスレジス
タ２６に保持する。

【００２５】描画範囲外である場合は、Ｘアドレス補正
回路２８の結果を受けて、Ｘアドレスカウンタ制御回路
２７が転送先Ｘアドレスカウンタ２１、転送元Ｘアドレ
スカウンタ２２を、クリップ領域内になるまでカウント
アップまたはカウントダウンさせる。クリップ領域６３
内になったときに、前述の描画範囲内にある場合と同様
に、開始Ｘアドレスカウンタ２２、２６に値を保持す
る。

【００２６】クリップ領域６３内の転送先アドレスが得
られた後、Ｘアドレスカウンタ制御回路２７は、Ｘアド
レスをカウントアップ・カウントダウンさせて、ＶＲＡ
Ｍインタフェースとハンドシェイクしながら、転送先Ｘ
アドレス終了判定比較器２４が終了判定を出力するまで
ＸアドレスをＶＲＡＭインタフェースに出力する。

【００２７】転送先Ｘアドレスが終了したのち、新しい
Ｙアドレスを出力する時と同時に、転送先開始Ｘアドレ
ス保持レジスタ２２、転送元開始Ｘアドレス保持レジス
タ２６に保持された値を同時にそれぞれ、転送先Ｘアド
レスカウンタ２１、転送元Ｘアドレスカウンタ２５へロ
ードし、再びスキャンラインが終了するまでＸアドレス
を生成する。

【００２８】次に図２を参照しながら、塗りつぶしのア
ドレス生成を説明する。塗りつぶしは転送元レジスタ制
御のないブロック転送と見ることが出来る。

【００２９】塗りつぶしにおいては、転送元レジスタの
制御が不要であり、走査方向も一定であるため、図２の
構成の一部、転送先Ｘアドレスカウンタ２１を塗りつぶ
しＸアドレスカウンタとして用い、転送先開始Ｘアドレ
ス保持レジスタ２２を塗りつぶし開始Ｘアドレス保持レ
ジスタとして用い、転送先Ｘアドレス終了判定比較器２
４を塗りつぶしＸアドレス終了判定比較器として用い、
クリップ領域判定比較器２３、Ｘアドレスカウンタ制御
回路２７をそのまま用いることにより、ブロック転送を
制限した形で塗りつぶしのアドレスを生成することがで
きる。

【００３０】塗りつぶしのアドレス生成を行う時は、走
査方向判定回路１１に機能選択入力として塗りつぶしが
選択され、常に一定の走査方向を出力する。

【００３１】図３は、図１のＹアドレス生成回路１３の
内部構成を示したものであり、３１は転送先Ｙアドレス
カウンタ、３３はクリップ領域判定比較器、３５は転送
元Ｙアドレスカウンタ、３７はＹアドレスカウンタ制御
回路である。

【００３２】以上のように構成されたＹアドレス生成回
路について、ブロック転送のアドレス生成を説明する。

【００３３】はじめに、ソフトウェアの転送開始のコマ
ンド発行により、転送先・転送元Ｙアドレスが、転送先
Ｙアドレスカウンタ３１、転送元Ｙアドレスカウンタ３
５にロードされる。

【００３４】次に、クリップ領域判定比較器３３によっ
て、ロードされたアドレスが描画範囲にあるか否かを判
定し、描画範囲外である場合は、Ｙカウンタ制御回路３
７が転送先Ｙアドレスカウンタ３１、転送元Ｙアドレス
カウンタ３２をカウントアップまたはカウントダウンさ
せ、クリップ領域内になるまで続ける。

【００３５】クリップ領域内の転送元、転送先Ｙアドレ
スが得られた後は、図２のＸアドレスが終了するとき、
ＶＲＡＭインタフェースとハンドシェイクしながら、Ｙ
アドレスをカウントアップ・カウントダウンさせて、転
送先Ｘアドレス終了判定比較器３４が終了判定を出力す
るまでＹアドレスをＶＲＡＭインタフェースに出力す
る。

【００３６】次に図３を参照しながら、塗りつぶしのア
ドレス生成を説明する。上述のＸアドレス生成の場合と
同様に、図３の構成の一部、転送先Ｙアドレスカウンタ
３１を塗りつぶしＹアドレスカウンタとして用い、転送
先Ｙアドレス終了判定比較器３４を塗りつぶしＹアドレ
ス終了判定比較器として用い、クリップ領域判定比較器
３３、Ｙアドレスカウンタ制御回路３７をそのまま用い
ることにより、ブロック転送が限定された形で塗りつぶ
しのアドレスを生成することができる。

【００３７】図４は、図２のＸアドレス補正回路の一実
施例である。４１は減算器、４２は加算器、４３、４４
はＥｘｃｌｕｓｉｖｅＯＲである。

【００３８】ブロック転送において、Ｘカウンタ制御回
路は、転送アドレスの生成に先立ち、転送元アドレスの
み、あるいは転送先アドレスのみをカウントアップ・カ
ウントダウンし、転送元アドレスを補正する場合があ
る。

【００３９】これは、ＶＲＡＭインタフェースがＶＲＡ
Ｍにアクセスする単位がピクセルでないときに、転送先
でクリップされたアドレスが、転送元でアクセスの単位
の境界を越える場合に必要となる。

【００４０】なお、このＸアドレス補正回路は、転送元
でアクセス単位の境界を越えるか否かを判定できる別の
手段によっても同等の効果を得られる。

【００４１】

【発明の効果】以上のように本発明は、ブロック転送の
開始アドレスを走査する際、Ｘ，Ｙアドレスを独立に制
御して斜方向に走査可能とし、ブロック転送の開始アド
レスを保持するレジスタを設け、ブロック転送の転送元
アドレスを補正する機構を設けたことにより、少ないハ
ードウェア量でありながら、高速にクリップ処理するこ
とができるアドレス生成を実現するものである。

【図面の簡単な説明】

【図１】ブロック転送および塗りつぶしのアドレス生成
装置の構成図

【図２】Ｘアドレス生成装置の構成図

【図３】Ｙアドレス生成装置の構成図

【図４】Ｘアドレス補正回路の構成図

【図５】従来のブロック転送、塗りつぶしのアドレス生
成装置の構成図 （ａ）は全ての領域を走査し、後でクリップ領域の判定
を行なう場合 （ｂ）は始めにクリップ領域を演算によって求める場合

【図６】本実施例におけるブロック転送時のフレームメ
モリの使用状態を示す図

【図７】（ａ）は本実施例の描画アドレス生成における
領域走査の様子を示す図 （ｂ）は従来の描画アドレス生成における領域走査の様
子を示す図

【符号の説明】

１１ 走査方向判定回路 １２ Ｘアドレス生成回路 １３ Ｙアドレス生成回路 １４、１５、１６、１７、１８、１９ クロスバスイッ
チ ２１ 転送先Ｘアドレスカウンタ ２２ 転送先開始Ｘアドレス保持レジスタ ２３ クリップ領域判定比較器 ２４ Ｘ走査終了判定比較器 ２５ 転送元Ｘアドレスカウンタ ２６ 転送元開始Ｘアドレス保持レジスタ ２７ Ｘアドレスカウンタ制御回路 ２８ Ｘアドレス補正回路 ２９、２０ セレクタ ３１ 転送先Ｙアドレスカウンタ ３３ クリップ領域判定比較器 ３４ Ｙ走査終了判定比較器 ３５ 転送元Ｙアドレスカウンタ ３７ Ｙアドレスカウンタ制御 ４１ 減算器 ４２ 加算器 ４３、４４ ＥｘｃｌｕｓｉｖｅＯＲ ５１ 走査アドレス発生回路 ５２ クリップ領域判定比較器 ５３ クリップ処理回路 ５４ 走査アドレス発生回路 ６０ フレームメモリ ６１ 転送元領域 ６２ 転送先領域 ６３ クリップ領域 ６４ 描画領域 ６５ 原画領域 ７１ 転送先領域 ７２ クリップ領域 ７３ 描画領域

Claims (3)

【特許請求の範囲】
1. 【請求項１】Ｘ，Ｙの直交座標系で表現されるフレーム
   メモリ上に画像データを書き込むことにより画面上に表
   示を行う表示装置において、 前記フレームメモリ上の任意の矩形領域（以下、転送元
   領域と言う）の画像データを別の矩形領域（以下、転送
   先領域と言う）にブロック転送する際に、前記フレーム
   メモリ上の特定の矩形領域（以下、クリップ領域と言
   う）にのみ画像データの書き込みを許可するクリップ処
   理を伴う描画アドレス生成に供する装置であって、 前記転送元領域と転送先領域との重なりからＸ，Ｙそれ
   ぞれの走査方向を決定する走査方向判定回路と、 Ｘ走査方向フラグおよび前記転送元領域、転送先領域、
   クリップ領域それぞれの開始・終了アドレスを入力と
   し、転送元Ｘアドレス、転送先Ｘアドレス、Ｘ方向走査
   終了フラグを出力とするＸアドレス生成回路と、 Ｙ走査方向フラグおよび前記転送元領域、転送先領域、
   クリップ領域それぞれの開始・終了アドレスを入力と
   し、転送元Ｙアドレス、転送先Ｙアドレスを出力とする
   Ｙアドレス生成回路とを備え、 前記Ｘアドレス生成回路およびＹアドレス生成回路は、 転送先領域とクリップ領域の重なる領域（以下、描画領
   域と言う）および転送元領域のうち前記描画領域に相当
   する領域（以下、原画領域と言う）を探索する際に、
   Ｘ、Ｙアドレスを独立してカウントして斜方向に走査可
   能に構成したことを特徴とする、矩形領域のクリップ処
   理を伴う矩形領域のブロック転送アドレス生成装置。
2. 【請求項２】Ｘアドレス生成回路が、 Ｘ走査方向に従って順次転送先Ｘアドレスを発生する転
   送先Ｘアドレスカウンタと、Ｘ走査方向に従って順次転
   送元Ｘアドレスを発生する転送元Ｘアドレスカウンタ
   と、 前記転送先Ｘアドレスカウンタの出力をクリップ領域の
   開始・終了アドレスと比較するクリップ領域比較器と、
   前記転送先Ｘアドレスカウンタの出力を転送先領域の終
   了アドレスと比較する描画領域比較器と、 前記転送先Ｘアドレスカウンタが出力するアドレスの
   内、描画領域の開始Ｘアドレスを保持する転送先開始Ｘ
   アドレス保持レジスタと、前記転送元Ｘアドレスカウン
   タが出力するアドレスの内、原画領域の開始Ｘアドレス
   を保持する転送元開始Ｘアドレス保持レジスタと、 転送先領域の開始Ｘアドレスまたは描画領域の開始Ｘア
   ドレスを選択する転送先カウンタ入力マルチプレクサ
   と、転送元領域の開始Ｘアドレスまたは原画領域の開始
   Ｘアドレスを選択する転送元カウンタ入力マルチプレク
   サと、 前記クリップ領域比較器の出力、前記描画領域比較器の
   出力、およびＸ走査方向フラグを入力とし、前記転送先
   Ｘアドレスカウンタ、前記転送元Ｘアドレスカウンタ、
   前記転送先開始Ｘアドレス保持レジスタ、前記転送元開
   始Ｘアドレス保持レジスタ、前記転送先カウンタ入力マ
   ルチプレクサ、前記転送元カウンタ入力マルチプレクサ
   を制御するＸカウンタ制御回路とを備え、前記Ｘカウン
   タ制御回路は、 描画領域を含む任意の転送先Ｙアドレスの走査線におけ
   る転送先Ｘアドレスの生成を、前記転送先カウンタ入力
   マルチプレクサから選択した、描画領域の開始Ｘアドレ
   スから開始する共に、 原画領域を含む任意の転送元Ｙアドレスの走査線におけ
   る転送元Ｘアドレスの生成を、前記転送元カウンタ入力
   マルチプレクサから選択した、原画領域の開始Ｘアドレ
   スから開始するよう制御することを特徴とする請求項１
   記載の矩形領域のクリップ処理を伴う矩形領域のブロッ
   ク転送アドレス生成装置。
3. 【請求項３】Ｘアドレス生成回路が、クリップ開始ピク
   セルアドレス、転送先開始ピクセルアドレス、転送元開
   始ピクセルアドレスおよびＸ走査方向を入力として、前
   記転送先カウンタ、転送元カウンタのカウントイネーブ
   ル信号を生成するアドレス補正回路を備え、 前記アドレス補正回路は、画素の単位であるピクセルが
   走査線方向に２の冪乗ビット数集まったアクセスの単位
   をワードとするときに、転送先アドレスの走査範囲と転
   送元アドレスの走査範囲とに生じるピクセル単位の食い
   違いを、転送元開始Ｘアドレス、転送先開始Ｘアドレ
   ス、クリップ開始Ｘアドレスそれぞれのワード内のピク
   セルアドレスにより補正するよう構成したことを特徴と
   する請求項１または２記載の矩形領域のクリップ処理を
   伴う矩形領域のブロック転送アドレス生成装置。