JPH1049692A - 水平直線のパターン高速描画方式 - Google Patents

水平直線のパターン高速描画方式

Info

Publication number
JPH1049692A
JPH1049692A JP8199336A JP19933696A JPH1049692A JP H1049692 A JPH1049692 A JP H1049692A JP 8199336 A JP8199336 A JP 8199336A JP 19933696 A JP19933696 A JP 19933696A JP H1049692 A JPH1049692 A JP H1049692A
Authority
JP
Japan
Prior art keywords
pattern
shift
length
frame buffer
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8199336A
Other languages
English (en)
Inventor
Toshihiko Uno
寿彦 宇野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Software Shikoku Ltd
Original Assignee
NEC Software Shikoku Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Software Shikoku Ltd filed Critical NEC Software Shikoku Ltd
Priority to JP8199336A priority Critical patent/JPH1049692A/ja
Publication of JPH1049692A publication Critical patent/JPH1049692A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Image Generation (AREA)

Abstract

(57)【要約】 【課題】 水平直線の繰り返し描画を高速に行う 【解決手段】判定部11は、パターン格納部13に格納
された予め与えらたパターンの長さと1度のフレームバ
ッファへのアクセスで描画できるピクセル長とを比較す
る。繰返しパターン生成部14は、パターンから繰返し
パターンを作成する。シフト演算部15は、描画データ
のフレームバッファへの書き込み位置に応じて予め定め
られたアルゴリズムに基いてシフト量を算出する。シフ
ト部16は繰返しパターンをシフト演算部15で算出さ
れたシフト量だけシフトする。制御部11は、判定部で
の比較の結果パターンの長さがピクセル長よりも短い場
合にシフト部16でシフトされた繰返しパターンを描画
データとして指定フレームバッファ300へ書き込む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ビットマップされ
た画像処理装置に関し、特に水平直線のパターン高速描
画方式に関する。
【0002】
【従来の技術】従来の水平直線のパターン高速描画は、
繰り返すパターンのパターン長が、フレームバッファに
1度にアクセスできるピクセル数の倍数であった時に、
パターンを張り付けて高速描画を行い、繰り返すパター
ン長が、フレームバッファに1度にアクセスできるピク
セル数の倍数でない場合は、1ピクセルづつフレームバ
ッファに書き込むことで、描画を行っていた。
【0003】図7は従来のパターン描画の一例を示すブ
ロック図である。
【0004】図7に示すように、CPU200とこのC
PU200にバス400を介して接続されたクラフィッ
クスコントラール部150と、このグラフイックスコン
トロール部150に接続されたフレームバッファ300
と、このフレームバッファ300に接続されたCRT5
00とで構成される。
【0005】グラフイックスコントラール部150は、
CPU200からの指令により、フレームバッファへの
書き込みを制御する制御部11と、パターン描画時に参
照されるパターンが格納されるパターン格納部から構成
される。
【0006】図8は、従来のパターン描画でのパターン
格納部に格納されたパターンの一例を示すパターン格納
状態図、また、図9は従来のパターン描画でのフレーム
バッファに格納される描画パターンの一例を示した描画
パターン格納状態図である。
【0007】次に、従来技術の動作を図を用いて説明す
る。水平パターン描画を行う場合、使用するパターンの
パターン長が図8に示すデータ“1111111100000000”の
ように、フレームバッファに1度にアクセスできるピク
セス数(本例では16ピクセル)の倍数であった時の
み、CPU200は、パターン格納部12にパターン
“1111111100000000”を格納しておき、このパターンを
参照して高速パターン描画を行うようにグラフイックス
コントロール部150に指令を出す。高速パターン描画
指令を受けたグラフイックスコントロール部150は、
パターン格納部12に格納されているパターン“111111
1100000000”を参照し、図9に示すように、1度に16
ピクセル単位づつフレームバッファ300に書き込むこ
とで高速描画を行っていた。しかし、繰り返すパターン
がフレームバッフアに1度にアクセスできるピクセル数
の倍数でない場合は、高速描画機構がグラフックスコン
トロール部150でサポートされていないため、CPU
200は、グラフイックスコントロール部150に対し
て1ピクセルづつ描画コマンドを発行し、これを受けた
グラフイックスコントロール部150が、フレームバッ
ファ300に対して、1ピクセルづつの書き込みを行う
ことにより描画を行っていた。
【0008】
【発明が解決しようとする課題】上述した従来の水平直
線のパターン高速描画方式は、繰り返すパターン長が1
度に描画できるピクセル数の倍数であった時にしか高速
描画ができないため、繰り返すパターン長が1度に描画
できるピクセル数よりも短い場合は高速描画ができない
という欠点があった。
【0009】本発明の目的は、繰り返すパターン長が1
度に描画できるピクセル数よいも短い時にも、パターン
描画を高速化することにある。
【0010】
【課題を解決するための手段】第1の発明は、予め定め
られたピクセル長づつフレームバッファに描画データを
書き込むことにより水平直線を描画する場合の水平直線
のパターン高速描画方式において、予め与えられたパタ
ーンから繰返しパターンを作成し、該繰返しパターンを
前記描画データとして該描画データの前記フレームバッ
ファへの書き込み位置に応じて予め定められたアルゴリ
ズムに基いて算出されたシフト量だけシフトして前記フ
レームバッファへ書き込むことにより、前記パターンの
長さが前記ピクセル長よりも短い場合でも水平直線の高
速描画を可能にすることを特徴とする。
【0011】また、第2の発明は、第1の発明における
前記アルゴルズムが、前記フレームバッファへのアクセ
ス回数をA,前記ピクセル長をB,前記予め与えられた
パターンのパターン長をC,前記繰返しパターンの繰り
返し回数をJとした場合に、前記シフト量Kを次の式に
より求めることを特徴とする。 K=MOD((A−1)×(B−(C×(J−2)))
/C) 尚、MODとは商の余りを示す。。
【0012】また、第3の発明は、第1の発明にて、前
記予め与えらたパターンの長さと前記ピクセル長を比較
する判定部と、前記予め与えられたパターンから繰返し
パターンを作成する繰返しパターン生成部と、該描画デ
ータの前記フレームバッファへの書き込み位置に応じて
予め定められたアルゴリズムに基いてシフト量を算出す
るシフト演算部と、前記繰返しパターンを前記シフト演
算部で算出されたシフト量だけシフトするシフト部と、
前記判定部での比較の結果前記パターンの長さが前記ピ
クセル長よりも短い場合に前記シフト部でシフトされた
前記繰返しパターンを前記描画データとして指定フレー
ムバッファへ書き込む制御部とを備えたことを特徴とす
る。 〔作用〕繰り返しパターンを1度のフレームバッファへ
のアクセスで描画できる長さ分、事前に用意しておくこ
とで、高速にパターン描画ができる。
【0013】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。
【0014】図1は本発明の第一の実施の形態を示す構
成図である。
【0015】図1に示すパターン高速描画方式は、CP
U200とこのCPU200にバス400を介して接続
されたグラフィックスコントロール部100と、このグ
ラフィックスコントロール部100に接続されたフレー
ムバッファ300と、このフレームバッファ300に接
続されたCRT500とで構成されている。
【0016】CPU200は、CRT500に表示を行
う場合、グラフィックスコントロール部100に描画指
令を発行する。
【0017】図2は、本実施例におけるパターン描画指
令のフロー図である。まず、システムの立上げ時に、第
一指令により、例えば一点鎖線”1111010”,二
点鎖線”111101010” といったパターンデー
タをパターン格納部13に格納する(ステップ1)。図
3は、パターンデータのパターン格納部への格納例を示
す図である。次に、第二指令により、パターン開始アド
レスGとパターン終了アドレスHが指定されパターン格
納部13に格納されたパターンデータのうち、どのパタ
ーンデータを使用するかを確定させる(ステップ2)。
次に、第三指令により、フレームバッファ300への書
き込み開始アドレスEと書き込み終了アドレスFが指定
され、フレームバッファ300のどこにパターン描画を
行うかを指定する(ステップ3)。最後に第四指令によ
り、パターン描画の実行をグラフィックスコントロール
部100に指示する(ステップ4)。
【0018】グラフィックスコントロール部100は、
前述したCPU200のパターン描画指令によりフレー
ムバッファ300に対し描画を実行する。グラフィック
スコントロール部100は、制御部11、判定部12、
パターン格納部13、繰り返しパターン生成部14、シ
フト演算部15、シフト部16から構成されている。
【0019】制御部11は、CPU200からの第二指
令を受けると、パターン開始アドレスGとパターン開始
アドレスHからパターン長Cを次の式(1)で求める。 C=|H−G|・・・(1) このように求められたパターン長はシフト演算部15に
通知される。続いて、第三指令を受けると、書き込み開
始アドレスEと書き込み終了アドレスF及びフレームバ
ッファ300に対し一度のアクセスにより描画できるピ
クセル数B(本発明の位置実施例ではB=16ピクセ
ル)から、フレームバッファ300に対し何回アクセス
すれば描画が終了するかを示す最大アクセス回数Iを次
の式(2)で求める。ここでINTは正数部を意味す
る。 I=INT(|F−E|/B)・・・(2) さらに第四指令を受けると、フレームバッファに対し何
回目のアクセスであるかを示すアクセス回数Aをカウン
トし、シフト演算部15に通知しながら、フレームバッ
ファへA=Iになるまでフレームバッファ300に対し
描画指示を実行する。
【0020】判定部12は、グラフィックスコントロー
ル部100がフレームバッファ300に対し、1度のア
クセスにより描画できるピクセル数Bと式(1)にて算
出されたパターン長Cとを比較し、パターン長Cが短い
場合に、繰り返しパターン生成部14にて生成したパタ
ーンを出力するように選択し、その他の場合は、従来ど
おりの制御、即ち、パターン長Cが1度のアクセスによ
り描画できるピクセル数Bの整数倍でであった場合は、
パターン格納部13よりパターンを読み出して高速描画
を行い、整数倍でない場合は1ピクセルづつの描画を行
うよう制御部11に指示を出す。
【0021】パターン格納部13は、図3に示すよう
に、アドレス(y,x)によるマトリックス構造となっ
ており、繰り返し描画するパターンデータをCPU20
0の指示により格納する。
【0022】繰り返しパターン生成部14は、第二指令
を受けるとパターン格納部13から指定されたパターン
を呼び出し、1度のアクセスで描画できるピクセル数B
とパターン長Cから、繰り返し回数Jを次の式(3)か
ら求める。 J=INT(B/C)+2・・・(3) このように求められた繰り返し回数Jを用い、繰り返し
パターン生成部14は、パターンをJ回繰り返して格納
しておく。
【0023】シフト演算部15は、フレームバッファ3
00へのアクセス毎に、アクセス回数Aと1度のアクセ
スで描画できるピクセル数Bとパターン長Cと繰り返し
回数Jより、シフト量Kを次の式(4)により求める。 K=MOD((A−1)×(B−(C×(J−2)))/C)・・・(4) 尚、MODとは商の余りを示す。
【0024】シフト部16は、シフト演算部15の算出
したシフト量Kを入力し、発生するパターンをシフトし
て出力する。
【0025】次に、図1に示す実施の形態を、図2,図
3,図4,図5,図6を参照して、フレームバッファ3
00に1度のアクセスで描画できる長さBを”16”と
した場合を例にして詳細に説明する。
【0026】図3は、図1に示すパターン格納部13に
格納されたパターンの一例を示すパターン格納状態図で
あり、CPU200の第二指令により一点鎖線データが
指定された状態を示している。
【0027】図4は、図1に示す繰り返しパターン生成
部14にて生成される繰り返しパターンの1例を示すパ
ターン格納状態図である。
【0028】図5は、図1に示すシフト部16にて、シ
フト演算部15からのシフト量に応じて出力するパター
ンのパターン出力図である。
【0029】図6は、図1に示すフレームバッファに格
納される描画パターンの一例を示した描画パターン格納
状態図である。
【0030】まず、CPU200は、第一指令を発行
し、パターン格納部13に図3に示すように1点鎖線等
のパターンデータを格納した後、第二指令を発行し、描
画に使用するパターンのパターン開始アドレスと、パタ
ーン終了アドレスを指定する。
【0031】この時制御部11は、式(1)によりパタ
ーン長Cを”7”と求め、繰り返しパターン生成部14
とシフト演算部15に通知する。
【0032】繰り返しパターン生成部14は、パターン
長C=”7”を受け、先行繰り返し回数Jを式(3)か
ら”4”と求め、パターン格納部13から使用する1点
鎖線データを読み出し、図4に示すように4回繰り返し
て格納しておく。
【0033】次にCPU200が第三指令を発行する
と、制御部11は式(2)により、フレームバッファへ
の最大アクセス回数Iを求め、アクセス回数Aをカウン
トするカウンタに”1”を設定しておく。
【0034】CPU200の第四指令により、描画が指
令されると、制御部11はアクセス回数A=”1”をシ
フト演算部15に通知し、シフト演算部15は式(4)
からシフト量K=”0”をシフト部16に通知する。シ
フト部16は図5のようにシフト量”0”の場合のデー
タを出力し、このデータがフレームバッファ300に図
6の(a)のように書き込まれる。
【0035】続いて、制御部11はアクセス回数Aをカ
ウントアップして”2”とし、シフト演算部15に通知
する。シフト演算部15は式(4)からシフト量K=”
2”をシフト部16に通知し、シフト部16は図5のよ
うにシフト量”2”の場合のデータを出力し、フレーム
バッファ300に図6の(b)のように書き込まれる。
【0036】この動作がアクセス回数Aが最大アクセス
回数Iと同じになるまで繰り返される。
【0037】
【発明の効果】以上説明したように、本発明の水平直線
のパターン高速描画方式は、パターンを元にした繰り返
しパターンを1度のフレームバッファへのアクセスで描
画できる長さ分事前に用意しておき、描画位置に応じて
シフトしてから描画するようにしたことにより、パター
ンのパターン長が1度に描画できるピクセル数よりも短
い場合でも水平直線の繰り返し描画を高速に行うことが
できるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例を示すブロック図である。
【図2】本実施例におけるパターン描画指令のフロー図
である。
【図3】図1に示すパターン格納部13に格納されたパ
ターンの一例を示すパターン格納状態図である。
【図4】図1に示す繰り返しパターン生成部14にて生
成される繰り返しパターンの1例を示すパターン格納状
態図である。
【図5】図1に示すシフト部16にて、シフト演算部1
5からのシフト量に応じて出力するパターンのパターン
出力図である。
【図6】図1に示すフレームバッファに格納される描画
パターンの一例を示した描画パターン格納状態図であ
る。
【図7】従来例を示すブロック図である。
【図8】従来のパターン描画でのパターン格納部に格納
されたパターンの一例を示すパターン格納状態図であ
る。
【図9】従来のパターン描画でのフレームバッファに格
納される描画パターンの一例を示した描画パターン格納
状態図である。
【符号の説明】
11 制御部 12 判定部 13 パターン格納部 14 繰り返しパターン生成部 15 シフト演算部 16 シフト部 100 グラフィックコントロール部 200 CPU 300 フレームバッファ 400 Bus 500 CRT(表示装置)

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 予め定められたピクセル長づつフレーム
    バッファに描画データを書き込むことにより水平直線を
    描画する場合の水平直線のパターン高速描画方式におい
    て、予め与えられたパターンから繰返しパターンを作成
    し、該繰返しパターンを前記描画データとして該描画デ
    ータの前記フレームバッファへの書き込み位置に応じて
    予め定められたアルゴリズムに基いて算出されたシフト
    量だけシフトして前記フレームバッファへ書き込むこと
    により、前記パターンの長さが前記ピクセル長よりも短
    い場合でも水平直線の高速描画を可能にすることを特徴
    とする水平直線のパターン高速描画方式。
  2. 【請求項2】 前記アルゴルズムが、前記フレームバッ
    ファへのアクセス回数をA,前記ピクセル長をB,前記
    予め与えられたパターンのパターン長をC,前記繰返し
    パターンの繰り返し回数をJとした場合に、前記シフト
    量Kを次の式により求めることを特徴とする請求項1記
    載の水平直線のパターン高速描画方式。 K=MOD((A−1)×(B−(C×(J−2)))
    /C) 尚、MODとは商の余りを示す。
  3. 【請求項3】 前記予め与えらたパターンの長さと前
    記ピクセル長を比較する判定部と、前記予め与えられた
    パターンから繰返しパターンを作成する繰返しパターン
    生成部と、該描画データの前記フレームバッファへの書
    き込み位置に応じて予め定められたアルゴリズムに基い
    てシフト量を算出するシフト演算部と、前記繰返しパタ
    ーンを前記シフト演算部で算出されたシフト量だけシフ
    トするシフト部と、前記判定部での比較の結果前記パタ
    ーンの長さが前記ピクセル長よりも短い場合に前記シフ
    ト部でシフトされた前記繰返しパターンを前記描画デー
    タとして指定フレームバッファへ書き込む制御部とを備
    えたことを特徴とする請求項1記載の水平直線のパター
    ン高速描画方式。
JP8199336A 1996-07-29 1996-07-29 水平直線のパターン高速描画方式 Pending JPH1049692A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8199336A JPH1049692A (ja) 1996-07-29 1996-07-29 水平直線のパターン高速描画方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8199336A JPH1049692A (ja) 1996-07-29 1996-07-29 水平直線のパターン高速描画方式

Publications (1)

Publication Number Publication Date
JPH1049692A true JPH1049692A (ja) 1998-02-20

Family

ID=16406104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8199336A Pending JPH1049692A (ja) 1996-07-29 1996-07-29 水平直線のパターン高速描画方式

Country Status (1)

Country Link
JP (1) JPH1049692A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02113380A (ja) * 1988-10-24 1990-04-25 Matsushita Electric Ind Co Ltd パターンデータ発生回路
JPH0594365A (ja) * 1991-10-03 1993-04-16 Hokkaido Nippon Denki Software Kk パターン描画方式

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02113380A (ja) * 1988-10-24 1990-04-25 Matsushita Electric Ind Co Ltd パターンデータ発生回路
JPH0594365A (ja) * 1991-10-03 1993-04-16 Hokkaido Nippon Denki Software Kk パターン描画方式

Similar Documents

Publication Publication Date Title
US5751291A (en) System and method for accelerated occlusion culling
JP3038781B2 (ja) メモリアクセス制御回路
JP3645024B2 (ja) 描画装置及び描画方法
JP2006221650A (ja) 幾何プリミティブのインデックスを外す方法、ラスタ化装置、コンピュータ可読媒体
JP2659614B2 (ja) 表示制御装置
JPH1049692A (ja) 水平直線のパターン高速描画方式
JPH0646378B2 (ja) コンピュータ表示装置
US6628289B1 (en) Rendering apparatus and method, and storage medium
JP3740415B2 (ja) グラフィック処理装置
JP2647348B2 (ja) クリッピング・プレーン・データ記憶システム及び方法
JP3233566B2 (ja) 図形描画プロセッサ及び図形処理システム
JP3729187B2 (ja) 画像表示装置
KR20010094987A (ko) 컴퓨터 판독 가능 기록 매체, 묘화 방법 및 그래픽 묘화장치
JP2806376B2 (ja) 画像処理装置および画像処理方法
JPH0721395A (ja) アドレス生成装置
JPH0588838A (ja) マルチウインドウ表示装置
JP4596678B2 (ja) 線分描画装置
JP2000181441A (ja) 画像表示装置
JPH07271656A (ja) 画像データ処理システム
JPH10334250A (ja) アンチエイリアスプロセッサ及び画像処理装置
JP3214722B2 (ja) ストローク文字発生器
EP0500035A2 (en) Three-dimensional graphic display system
JP2003288073A (ja) 描画装置、方法及びプログラム
JPH06282657A (ja) 図形表示方法及びその装置
JP2007026473A (ja) 描画装置及び描画方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980804