JP2003288073A - 描画装置、方法及びプログラム - Google Patents

Abstract

(57)【要約】 【課題】 フレームメモリに複数のスプライトを重ねて
書き込む場合に二度書きすることなく高速に処理し、消
費電力を削減する。 【解決手段】 スプライト１、２を重ねて書き込む場
合、従来と逆に手前のスプライト１を書き込み、その後
ろにスプライト２を書き込む。スキャンラインｊにおい
て、８個のピクセルを１ブロックとする。スプライト１
はアドレスXL＿ 1〜XRS＿1 がスプライト２はXLS＿2 〜
XRS＿2 が表示部分であり、他の部分は透明である。ま
た、ピクセルごとに１ビットが書き込まれるマスクメモ
リを用意する。ブロック内の各ピクセルについてスプラ
イト１の表示部分か否かを検出し、検出結果を各ピクセ
ルごとに１ビットで表したビット列を出力し、このビッ
ト列とマスクメモリのビット列を演算したビット列を
得、このビット列を用いてスプライトデータのフレーム
メモリへの書き込みを制御すると共にマスクメモリを更
新する。スプライト２にも同様に行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スプライトをフレ
ームメモリ上に描画する描画装置、方法及び描画装置に
おけるコンピュータが実行するプログラムに関するもの
である。

【０００２】

【従来の技術】図１３はフレームバッファ（フレームメ
モリ）上に二次元スプライトを描画する従来の描画装置
を概略的に示すブロック図である。尚、スプライト（sp
rite)とは、例えばコンピュータゲームのアニメーショ
ン等で用いられる絵の単位であり、通常は矩形で、その
中に絵が描かれ、周囲が透明なバックグラウンドとなっ
ている。

【０００３】図１３において、スプライトバッファＡか
らスプライトデータを読み出し、二次元描画エンジン１
０により拡大、縮小、回転等の処理をして、フレームバ
ッファ２０に書き込む。この間にスプライトバッファＢ
に次のスプライトデータを書き込み、スプライトバッフ
ァＡの読み出しが終了すると、スプライトバッファＢを
読み出してそのスプライトデータを二次元描画エンジン
１０に供給する。スプライトバッファＡにはさらに次の
スプライトデータの書き込みが行われる。このようにし
て、スプライトバッファＡ，Ｂに交互にスプライトデー
タの書き込みと読み出しが行われ、読み出されたスプラ
イトデータは二次元描画エンジン１０で処理された後、
フレームバッファ２０に書き込まれていく。フレームバ
ッファ２０から読み出されたスプライトデータは、表示
装置に送られて表示される。

【０００４】フレームバッファ２０には、最も後ろに存
在するスプライトの書き込みから開始し、順次に他のス
プライトを重ねながら最も前面に存在するスプライトの
書き込みまでが行われる。この書き込みのプライオリテ
ィは、予め別に設けられたアトリビュートテーブル（図
示せず）に書き込まれており、このテーブルを参照する
ことで決定している。

【０００５】

【発明が解決しようとする課題】上述した従来の描画装
置においては、アトリビュートテーブルを参照すること
により、図１４に示すように、背景となるスプライトＡ
が先に書き込まれ、その上にスプライトＢが書き込まれ
る。この場合、スプライトＡとＢが重なった斜線の部分
は二度描画されることになり、そのための消費電力や処
理・時間が無駄となっていた。

【０００６】本発明は上記の問題を解決するためになさ
れたもので、二次元で定義されるスプライトを、視点に
近いものから順に書き込むことにより、視点から遠いと
ころにあるスプライトの重なった部分の書き込みを省
き、書き込み時間のオーバーヘッド、消費電力を低減
し、効率的な描画を行えるようにすることを目的として
いる。

【０００７】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明による描画装置は、所定形状を有するスプ
ライトをフレームメモリへライン毎に書き込む描画装置
において、複数のスプライトデータが順次ライン毎に入
力されると共に、各ライン上のピクセルを複数個ごとに
ブロック化し、入力されたラインについて各ブロック内
の個々のピクセルがスプライト領域のピクセルであるか
否かを検出し、検出結果を各ピクセル毎に１ビットで表
した第１のビット列を出力する検出手段と、前記フレー
ムメモリの各アドレスにデータが書き込まれたことを記
憶するマスクメモリと、前記マスクメモリから読み出し
た第２のビット列と前記第１のビット列とを演算するこ
とにより新たにフレームメモリに書き込むべきビット情
報を示す第３のビット列を出力し、この第３のビット列
に基づいて前記フレームメモリへのスプライトデータの
書き込みを制御すると共に、前記第３のビット列を用い
て前記マスクメモリを更新することにより、前記フレー
ムメモリ上の前面に表示されるものから奥に表示される
ものに向かって順次複数のスプライトを重ねて描画する
書き込み制御手段とを設けたものである。

【０００８】また、本発明による描画方法は、所定形状
を有するスプライトをフレームメモリへライン毎に書き
込む描画方法において、複数のスプライトデータが順次
ライン毎に入力されると共に、各ライン上のピクセルを
複数個ごとにブロック化し、入力されたラインについて
各ブロック内の個々のピクセルがスプライト領域のピク
セルであるか否かを検出し、検出結果を各ピクセル毎に
１ビットで表した第１のビット列を出力し、前記フレー
ムメモリの各アドレスにデータが書き込まれたことをマ
スクメモリに記憶し、前記マスクメモリから読み出した
第２のビット列と前記第１のビット列とを演算すること
により新たにフレームメモリに書き込むべきビット情報
を示す第３のビット列を出力し、この第３のビット列に
基づいて前記フレームメモリへのスプライトデータの書
き込みを制御すると共に、前記第３のビット列を用いて
前記マスクメモリを更新することにより、前記フレーム
メモリ上の前面に表示されるものから奥に表示されるも
のに向かって順次複数のスプライトを重ねて描画するよ
うにしたものである。

【０００９】また、本発明によるプログラムは、所定形
状を有するスプライトをフレームメモリへライン毎に書
き込む描画装置で用いられるプログラムであって、複数
のスプライトデータが順次ライン毎に入力されると共
に、各ライン上のピクセルを複数個ごとにブロック化
し、入力されたラインについて各ブロック内の個々のピ
クセルがスプライト領域のピクセルであるか否かを検出
し、検出結果を各ピクセル毎に１ビットで表した第１の
ビット列を出力する検出処理と、前記フレームメモリの
各アドレスにデータが書き込まれたことをマスクメモリ
に記憶する記憶処理と、前記マスクメモリから読み出し
た第２のビット列と前記第１のビット列とを演算するこ
とにより新たにフレームメモリに書き込むべきビット情
報を示す第３のビット列を出力する演算処理と、この第
３のビット列に基づいて前記フレームメモリへのスプラ
イトデータの書き込みを制御すると共に、前記第３のビ
ット列を用いて前記マスクメモリを更新することによ
り、前記フレームメモリ上の前面に表示されるものから
奥に表示されるものに向かって順次複数のスプライトを
重ねて描画する描画処理とをコンピュータに実行させる
ためのプログラムである。

【００１０】

【作用】従って、本発明によれば、ライン毎に順次入力
されるスプライトデータについて、各ライン上のピクセ
ルを複数個毎にブロック化し、ラインについて各ブロッ
ク内の個々のピクセルがスプライト領域のピクセルであ
るか否かを検出し、検出結果を各ピクセル毎に１ビット
で表した第１のビット列を出力すると共に、前記フレー
ムメモリの各アドレスにデータが書き込まれたことをマ
スクメモリに記憶し、マスクメモリから読み出した第２
のビット列と前記第１のビット列とを演算することによ
り新たにフレームメモリに書き込むべきビット情報を示
す第３のビット列を出力し、この第３のビット列に基づ
いてフレームメモリへのスプライトデータの書き込みを
制御すると共に、第３のビット列を用いてマスクメモリ
を更新することにより、フレームメモリ上の前面に表示
されるものから奥に表示されるものに向かって順次複数
のスプライトを重ねて描画し、この処理をスプライト毎
に繰り返すことにより、フレームメモリ上の前面から奥
に向かって二度書きすることなく、複数のスプライトを
順次重ねて描画することができる。

【００１１】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は本発明の実施の形態による
描画装置を示すブロック図である。図１において、本実
施の形態は、図１３の二次元描画エンジン１０とフレー
ムバッファ２０との間にマスク演算装置３０を設けたも
のである。マスク演算装置３０は、フレームバッファ２
０のピクセル（画素）に既にスプライトの書き込みがあ
るか否かを判定するマスクメモリを内蔵し、このマスク
メモリを書き込みの際に参照することにより、無駄な書
き込みを省くためのものである。

【００１２】図２はマスク演算装置３０の構成を示すブ
ロック図である。マスク演算装置３０は、入力レジスタ
であるY レジスタ３１、XRレジスタ３２、XLレジスタ３
３と、XL＿S カウンタ３４、XL＿B カウンタ３５、COLO
R レジスタ３６、COLOR セレクタ３７、BG＿COLOR レジ
スタ３８（BGはバックグラウンドを示す）と、マスク発
生装置３９、マスクメモリ４０、書き込み制御装置４１
とから構成される。

【００１３】次に、二次元描画エンジン１０について図
３を参照して説明する。図３において、スプライト１は
図示のように矩形を有し、実際に表示されるスプライト
１ａと透明なバックグラウンド１ｂからなる。二次元描
画エンジン１０は、このスプライト１に対して拡大、縮
小、回転等の変換処理を行い、実際に描画するフレーム
バッファ２０上のアドレスを計算してマスク演算装置３
０に出力する。即ち、図示のように、各スキャンライン
を示すY 座標(Y1,Y2,Y3,Y4 ---)と、スプライト１の領
域の左側の座標XL(XL1,XL2,XL3,XL4 ---) と、右側の座
標XR(XR1,XR2,XR3,XR4 ---) を計算し、アドレスとして
出力する。各アドレスは、図２のマスク演算装置３０に
おける入力レジスタとしてのY レジスタ３１、XRレジス
タ３２、XLレジスタ３３に入力される。

【００１４】次に、本発明の第１の実施の形態によるフ
レームメモリとしてのフレームバッファ２０及びマスク
メモリ４０の構成について図４（ａ）を参照して説明す
る。図示のように、フレームバッファ２０、マスクメモ
り４０は、スキャンラインごとに、セクタ、ブロック、
ピクセル（画素）、ビット（１画素のビット数）により
階層的に構造化されている。１ラインは２^h 個のセクタ
から構成され、１セクタは２^k 個のブロックから構成さ
れ、１ブロックは２^m 個のピクセルから構成され、１ピ
クセルは２ⁿ 個のビットから構成される。１ブロック
は、フレームバッファ２０のデータバス幅に相当する。
図示の例では、１ピクセル＝１６ビット（ｎ＝４）、１
ブロック＝８ピクセル（ｍ＝３）、１セクタ＝４ブロッ
ク（ｋ＝２）＝４×８ピクセル＝４×８×１６ビットと
している。従って、１ラインは２のｈ＋ｋ＋ｍ＋ｎ乗個
のビットで構成されている。

【００１５】次に、図２のマスク演算装置３０における
入力レジスタ等について説明する。図２において、二次
元描画エンジン１０からは、各アドレスY, XL,XR、及び
XLとXRとの間に存在するピクセルデータが送られてく
る。XLとXRとの間に存在するピクセルデータは、１セク
タごとにCOLOR レジスタ３６に書き込まれる。また、Y
はY レジスタ３１に、XRはXRレジスタ３２に書き込まれ
る。XLはXLレジスタ３３に書き込まれた後、XL＿S,XL＿
B の２つに分割される。 XL＿S はセクタアドレスを示
し、XL＿B はブロックアドレスを示し、それぞれXL＿S
カウンタ３４、XL＿B カウンタ３５に書き込まれる。図
４（ｂ）のようにh+k+m+n ビットを表現した場合に、
[y:x] は図４（ｃ）で示すビットを表すものとすると、
XL、XRがh+k+m+n ビットの場合、XLはXL＿S[h+k+m+n-1:
k+m+n]と、XL＿B[k+m+n-1:m+n]とに分解される。 XL＿S
カウンタ３４、XL＿B カウンタ３５には、XLの初期値
の対応するセクタ及びブロックがそれぞれロードされ
る。

【００１６】１ブロックの処理が終了すると、XL＿B カ
ウンタ３５はインクリメントされる。また、 XE＿B カ
ウンタ３５が１つのセクタの終了まで達すると、XL＿B
カウンタ３５がインクリメントされると共に、XL＿S カ
ウンタ３４もインクリメントされる。XLとXRを比較し、
両者の値が等しくなるとそのラインの処理を終了する。
比較はマスク発生装置３９で行われる。

【００１７】次に、マスク演算装置３０における他のレ
ジスタ及びカウンタ等について説明する。図２におい
て、BG＿COLOR レジスタ３８は、スプライト１のバック
グラウンド１ｂとなるカラーデータ（透明）をストアす
る。COLOR レジスタ３６は、二次元描画エンジン１０か
らの１セクタ分のスプライトのカラーデータ（ピクセル
データ）を保持する。後述する図６にも示すように、セ
クタが更新されるに従って新たなセクタのカラーデータ
がストアされる。また、COLOR セレクタ３７は、COLOR
レジスタ３６にストアされた１セクタ分のカラーデータ
から、１ブロックのカラーデータをブロックの左側から
順に抽出して出力する。ブロックアドレスが更新される
と、それに対応したブロックのカラーデータがXL＿B カ
ウンタ３５の出力に応じて選択され、出力される。

【００１８】図２においては、フレームバッファ２０に
アクセスするためのY アドレス、セクタアドレス、ブロ
ックアドレスが、Y レジスタ３１、XL＿S カウンタ３
４、XL＿B カウンタ３５から供給されているが、ピクセ
ルアドレスは供給されていない。これは、書き込み制御
装置４１からの後述するPRC＿MSK パターンによりフレ
ームバッファ２０への書き込みを制御するためである。
即ち、上記PRC＿MSK により選択されたピクセルデータ
がフレームバッファ２０に書き込まれるためである。

【００１９】図５は上記のことを説明するためのもの
で、図２のマスク演算装置３０の要部を示している。図
５において、フレームバッファ２０には、XL＿S カウン
タ３４からセクタアドレスが、XL＿B カウンタ３５から
ブロックアドレスが供給されている。また、図において
説明されるように、ピクセルアドレスは不要となってい
る。

【００２０】次に、本発明の第１の実施の形態によるマ
スク発生装置３９について説明する。図６はマスク発生
装置３９の構成を示すブロック図である。マスク発生装
置３９は、マスク演算装置３０におけるXRレジスタ３
２、XLレジスタ３３、XL＿S カウンタ３４、XL＿B カウ
ンタ３５、COLOR セレクタ３７、BG＿COLOR レジスタ３
８の出力から、１ブロック内で、スプライトが可視であ
る（即ち、バックグラウンドではない）ピクセルを検出
し、検出結果を０又は１のビット列として出力する。０
がバックグラウンド、１がスプライト内で可視であるこ
とを示す。

【００２１】図６において、セクタスタートアドレス比
較器４２は、XL＿ SとXLのセクタアドレスを比較し、ア
ドレスが等しいときは１、そうでないときは０を出力す
る。ブロックスタートアドレス比較器４３は、XL＿B と
XLのブロックアドレスを比較し、アドレスが等しいとき
は１、そうでないときは０を出力する。ＡＮＤ回路４４
で、セクタスタートアドレス比較器４２とブロックスタ
ートアドレス比較器４３の各出力の論理積をとること
で、スタートフラグを出力する。

【００２２】セクタエンドアドレス比較器４５は、XL＿
S とXRのセクタアドレスを比較し、アドレスが等しいと
きは１、そうでないときは０を出力する。ブロックエン
ドアドレス比較器４６は、XL＿B とXRのブロックアドレ
スを比較し、アドレスが等しいときは１、そうでないと
きは０を出力する。ＡＮＤ回路４７で、セクタエンドア
ドレス比較器４５とブロックエンドアドレス比較器４６
の各出力の論理積をとることで、エンドフラグを出力す
る。

【００２３】２^m 個のピクセルデータ比較器４８〜５０
は、COLOR セレクタ３７から入力された１ブロック内の
各ピクセルカラーデータと、バックグラウンドに指定さ
れているカラーデータを比較し、そのピクセルがバック
グラウンドカラーと同じであるかどうかを調べる。ピク
セルのカラーがバックグラウンドカラーと等しいときは
０、そうでないときは１をBGN＿MSK として出力する。
即ち、 BGN＿MSK ビットで０で示されるピクセルは、バ
ックグラウンドカラーとなる。尚、スプライト領域外の
データとしてはバックグラウンドカラーが入力される。

【００２４】カレントマスク計算装置５１は、現在入力
されているブロックのうち、バックグラウンドでないピ
クセルを検出する。まず、ブロック内に存在するピクセ
ルを、１ピクセルが１ビットのマスクパターンPAT＿MAS
Kとして求める。マスクパターンPAT＿MSK はブロック内
のピクセル数に等しく、２^m ビットとなる。PAT＿MSK
の計算には、マスク発生装置３９からの上記スタートフ
ラグ、エンドフラグ、XLレジスタ３３のピクセルアドレ
ス部分であるXL[m+n-1:n] 、XRレジスタ３２のピクセル
アドレス部分であるXR[m+n-1:n] が用いられる。

【００２５】ｍ＝３とした場合の１ブロック内のマスク
パターンPTN＿MSK の例を図７（ａ）〜（ｄ）に示す。
図において、 （ａ）スタートフラグ＝１、エンドフラグ＝０の場合、
XLのスタートアドレス有するピクセルがブロック内に存
在する。 （ｂ）スタートフラグ＝０、エンドフラグ＝１の場合、
XRのエンドアドレス有するピクセルがブロック内に存在
する。 （ｃ）スタートフラグ＝１、エンドフラグ＝１の場合、
XLのスタートアドレス、XRのエンドアドレスを有するピ
クセルがともにブロック内に存在する。 （ｄ）スタートフラグ＝０、エンドフラグ＝０の場合、
XLのスタートアドレス、XRのエンドアドレスを有するピ
クセルはともにブロック内に存在しない。 これらは一例を示すものであり、XR,XL のデータの値に
より色々なデータに変わり得る。一般に表１のようにな
る。

【００２６】

【表１】

【００２７】上記のようにして計算されたPTN＿MSK
と、２^m 個のピクセルデータ比較器４８〜５０の出力BG
N＿MSK との論理積を取ることで、カレントパターンCRN
＿MSKを計算する。即ち、CRN＿MSK ＝PTN＿MSK ＆BGN＿
MSK となる。

【００２８】次に、マスクメモリ４０と書き込み制御装
置４１について図８を参照して説明する。マスクメモリ
４０は、フレームバッファ２０と同様のアドレスY 、セ
クタアドレスXL＿S 、ブロックアドレスXL＿B でアクセ
スされるメモリであり、データ幅が２^m ビット、１ビッ
トで１ピクセルを表す。マスクメモリ４０は表示期間の
最初にすべて０にクリアされる。０はその対応するフレ
ームバッファ２０にまだスプライトが書き込まれていな
いことを示す。スプライトデータが書き込まれると、１
が書き込まれる。

【００２９】新しいブロックデータが入力されると、マ
スクメモリ４０から該当するブロックのマスクパターン
OLD＿MSK が読み出される。 OLD＿MSK は、以前にその
ブロック内のピクセルに書き込みがあったかどうかを示
している。 OLD＿MSK は書き込み制御装置４１に送ら
れ、ここで新しいブロックのカレントパターンCRN＿MSK
を参照する。

【００３０】書き込み制御装置４１では、CRN＿MSK とO
LD＿MSK との論理和を求めることで、新たに書き込まれ
たピクセルに対応するビットをNEW＿MSK として、マス
クメモリ４０の OLD＿MSK に上書きする形で書き込み保
存する。CRN＿MSK から OLD＿MSK を参照して既に書き
込まれているビットを取り除いた部分が、新たに入力さ
れたブロックデータに寄与するピクセルとなり、それを
プロセスパターンPRC＿MSK のビット列として計算す
る。即ち、 NEW＿MSK ＝CRN＿MSK ｜OLD＿MSK PRC＿MSK ＝CRN＿MSK ＆！OLD＿MSK である。尚、｜は論理和、＆は論理積、！はビットの反
転を意味する。書き込み制御装置４１は、このPRC＿MSK
に基づいてスプライトデータのフレームバッファ２０
への書き込みを制御する。

【００３１】もし、PRC＿MSK がすべて０であれば、そ
のブロックは既にプライオリテイの高いスプライトによ
って描画済みであるので書き込む必要はない。その場合
は次のブロックの処理に移る。もし、一つでもPRC＿MSK
が１であれば、対応するピクセルがフレームバッファ
２０に書き込まれる。

【００３２】次に、フレームバッファ２０について説明
する。フレームバッファ２０は、１ブロック内のピクセ
ル毎に書き込みが制御可能な構成とする。 PRC＿MSK が
フレームバッファ２０の書き込みを制御する。

【００３３】次に、上記構成による動作について図９を
参照して説明する。図９のように、あるスキャンライン
ｊにおいて、スプライト１の下にスプライト２を描画す
る場合について説明する。図示のように、スプライト
１、２は横に細長い矩形であり、スプライト２がスプラ
イト１より大きい。XL＿1 は、スプライト１の外形（矩
形）の左側のＸ座標であり、XLS＿1 は、スプライト１
のバックグラウンドがなくなるＸ座標である。XRS＿1
は、スプライト１のバックグラウンドが始まるＸ座標で
あり、XR＿1 は、スプライト１の外形の右側のＸ座標で
ある。同様に、XL＿2 は、スプライト２の外形（矩形）
の左側のＸ座標であり、XLS＿2 は、スプライト２のバ
ックグラウンドがなくなるＸ座標である。 XRS＿2 は、
スプライト２のバックグラウンドが始まるＸ座標であ
り、XR＿2 は、スプライト２の外形の右側のＸ座標であ
る。

【００３４】ここでは、１ブロックが８ピクセルよりな
り、１セクタが４ブロックからなる場合について説明す
る。まず、アトリビュートテーブルを参照することによ
り、スプライト１がスプライト２よりも前面にあること
がわかる。従って、二次元描画エンジン１０により、ま
ずスプライト１の処理から開始される。

【００３５】以下、処理順序に従って説明する。 ・スプライト１、セクタｉ、ブロック０の処理 二次元描画エンジン１０から、スキャンラインｊ，XR＿
1 ，XL＿1 の座標がマスク演算装置３０に送られ、それ
ぞれ、Y レジスタ３１、XRレジスタ３２、XLレジスタ３
３にストアされる。同時に、セクタ内の最初のピクセル
データが、COLOR レジスタ３６にストアされる。図示の
ようにスプライト１は１セクタ内に収まるため、全ての
ピクセルデータがCOLOR レジスタ３６にストアされる。

【００３６】次に、XL＿S カウンタ３４、XL＿B カウン
タ３５に、XL＿1 のセクタアドレス、ブロックアドレス
部分がロードされる。このとき、スタートフラグ＝１、
エンドフラグ＝０であり、最初のブロックであることが
わかる。従って、スプライト１のブロック０のPTN＿MSK
は、 PTN＿MSK ＝0000 1111 となる。尚、スプライト領域外のデータはバックグラウ
ンドカラーであるので、スプライト領域外のデータがバ
ックグラウンドカラーでない場合には、このようなデー
タにはならない。

【００３７】XL＿1 からXLS＿1 の間はバックグラウン
ドである。このため、２^m 個のピクセルデータ比較器４
８〜５０から出力されるBGN＿MSK は、 BGN＿MSK ＝0000 0000 また、マスクメモリ４０はクリアされているため、 OLD＿MSK ＝0000 0000 となる。そして、 CRN＿MSK ＝ PTN＿MSK & BGN＿MSK NEW＿MSK ＝ CRN＿MSK ｜OLD＿MSK PRC＿MSK ＝ CRN＿MSK & ！OLD＿MSK が計算される。この計算による各マスクデータを表２に
示す。

【００３８】

【表２】

【００３９】これにより、ブロック０内には描画すべき
ピクセルが存在しないことがわかる。この場合は、XL＿
B カウンタ３５がインクリメントされ、すぐに次のブロ
ックの処理に移る。

【００４０】・スプライト１、セクタｉ、ブロック１の
処理 次のブロック１では、スタートフラグ＝０かつエンドフ
ラグ＝０である。この場合の各マスクデータは表３に示
す通りとなる。

【００４１】

【表３】

【００４２】NEW＿MSK は、マスクメモリ４０から読み
出されたアドレスに書き込まれ、マスクメモリ４０が更
新される。 PRC＿MSK に対応したピクセルデータがフレ
ームバッファ２０に書き込まれる。

【００４３】・スプライト１、セクタｉ、ブロック２の
処理 ブロック２も同様となる。各マスクデータは、表４に示
す通りである。

【００４４】

【表４】

【００４５】・スプライト１、セクタｉ、ブロック３の
処理 ブロック３の場合、スタートフラグ＝０、エンドフラグ
＝１となる。従って、XRS＿1 とXR＿1 との間はバック
グラウンドとなる。各マスクデータは、表５に示す通り
である。

【００４６】

【表５】

【００４７】NEW＿MSK は、読み出されたアドレスに書
き込まれ、マスクメモリ４０が更新される。 PRC＿MSK
に対応したピクセルデータがフレームバッファ２０に書
き込まれる。以上の処理を繰り返して、スプライト１に
関連する全てのスキャンラインの処理が終了した後、ス
プライト２の処理が開始される。

【００４８】スプライト２が、スキャンラインｊの処理
に達した場合を考える。スキャンラインj に対応するマ
スクメモリ４０には、スプライト１の処理により既に表
６に示す値が書き込まれている。

【００４９】

【表６】

【００５０】・スプライト２、セクタｉ−１、ブロック
３の処理 二次元描画エンジン１０から、スキャンラインｊ、XR＿
2 、XL＿2 、の座標がマスク演算装置３０に送られ、Y
レジスタ３１、XRレジスタ３２、XLレジスタ３３にスト
アされる。スプライト２の最初のセクタ及びブロック
は、セクタｉ−１となり、ブロック３となる。XL＿2 か
らXLS＿2 の間はバックグラウンドとなる。スプライト
２のセクタｉ−１のデータがCOLOR レジスタ３６にロー
ドされる。各マスクデータは、表７の通りである。

【００５１】

【表７】

【００５２】フレームバッファ２０への書き込み後、XL
＿B カウンタ３５をインクリメントしその結果０となる
ので、XL＿S カウンタ３４がインクリメントされ、次の
セクタであるセクタｉ、ブロック０の処理に移る。

【００５３】・スプライト２、セクタｉ、ブロック０の
処理 スプライト２のセクタｉのデータがCOLOR レジスタ３６
にロードされる。各マスクデータは表８の通りである。

【００５４】

【表８】

【００５５】マスクメモリ４０が更新される。 PRC＿MS
K に対応したピクセルデータがフレームバッファ２０に
書き込まれる。その後、ブロックがインクリメントさ
れ、次のブロック１の処理に移る。

【００５６】・スプライト２、セクタｉ、ブロック１の
処理 セクタｉ、ブロック１は、スプライト１処理時にマスク
メモリ４０が更新されている。それを読み出し、さらに
更新して書き込む。各マスクデータは表９の通りであ
る。

【００５７】

【表９】

【００５８】この場合、PRC＿MSK はすべて０となる。
従って、フレームバッファ２０への書き込みは行われ
ず、すぐに次のブロックの処理に移ることができる。

【００５９】・スプライト２、セクタｉ、ブロック２の
処理 セクタｉ、ブロック２は、セクタｉ、ブロック１と同様
に、スプライト１の処理時にマスクメモリ４０が更新さ
れている。それを読み出し、さらに更新して書き込む。
各マスクデータは表１０の通りである。

【００６０】

【表１０】

【００６１】この場合も、ブロック１と同様に、PRC＿M
SK はすべて０となる。従って、フレームバッファ２０
への書き込みが行われず、すぐに次のブロックの処理に
移ることができる。

【００６２】・スプライト２、セクタｉ、ブロック３の
処理 スプライト２のセクタｉ、ブロック３内にあるXRS＿2
からXR＿2 まではバックグラウンドとなる。各マスクデ
ータは表１１の通りである。

【００６３】

【表１１】

【００６４】PRC＿MSK の1 の部分が、スプライト２の
データとなる。スプライト２のピクセルのうち、この部
分のみがフレームバッファ２０に書き込まれる。

【００６５】・スプライト２、セクタｉ＋１、ブロック
０の処理 各マスクデータは、表１２の通りである。

【００６６】

【表１２】

【００６７】セクタｉ＋１、ブロック０には、スプライ
ト２の寄与がないことがわかる。従って、次のラインｊ
＋１の処理に移ることができる。以上の結果、マスクメ
モリ４０は、スプライト１とスプライト２とにより、表
１３に示すように更新されたことになる。

【００６８】

【表１３】

【００６９】以上述べた処理を、トッププライオリティ
のスプライトから順次繰り返すことにより、既に書き込
まれているピクセルに対して上書きが行われることをな
くし、スプライトをフレームバッファ上に高速に展開す
ることが可能となる。また、消費電力も削減することが
できる。

【００７０】次に、本発明の第２の実施の形態について
説明する。上述した第１の実施の形態は、図４のように
１ラインをセクタ、ブロック、ピクセル、ビットの４段
の階層構造とし、ブロック単位に処理を行う場合である
が、本実施の形態は、図１０のようにブロックを省略し
て３段の階層構造とし、セクタ単位に処理を行う場合で
ある。図１０においては、１ラインを２^h セクタ、１セ
クタを２^k ピクセル（ｋ＝２として４ピクセル）、１ピ
クセル＝２ⁿ （ｎ＝２）ビットとしている。

【００７１】図１１は第２の実施の形態によるマスク発
生装置３９を示す。図１１において、図６におけるブロ
ックアドレスは１セクタ内のピクセルアドレスに対応す
る。マスクビットは２^k 個のピクセルに対応する。ま
た、図６におけるCOLOR セレクタ３７は省略される。セ
クタスタートアドレス比較器５２は、XL＿ SとXLのセク
タアドレスを比較し、アドレスが等しいときは１、そう
でないときは０を出力する。ピクセルスタートアドレス
比較器５３は、XL＿B でピクセルアドレスがカウントア
ップされるものとした場合、XL＿B とXLのピクセルアド
レスを比較し、アドレスが等しいときは１、そうでない
ときは０を出力する。ＡＮＤ回路５４で、セクタスター
トアドレス比較器５２とピクセルスタートアドレス比較
器５３の各出力の論理積とることで、スタートフラグを
出力する。

【００７２】セクタエンドアドレス比較器５５は、XL＿
S とXRのセクタアドレスを比較し、アドレスが等しいと
きは１、そうでないときは０を出力する。ピクセルエン
ドアドレス比較器５６は、XL＿B とXRのピクセルアドレ
スを比較し、アドレスが等しいときは１、そうでないと
きは０を出力する。ＡＮＤ回路５７で、セクタエンドア
ドレス比較器５５とピクセルエンドアドレス比較器５６
の各出力の論理積をとることで、エンドフラグを出力す
る。

【００７３】２^k 個のピクセルデータ比較器５８〜６０
は、１セクタ内の各ピクセルカラーデータと、バックグ
ラウンドに指定されているカラーデータを比較し、その
ピクセルがバックグラウンドカラーと同じであるかどう
かを調べる。ピクセルのカラーがバックグラウンドカラ
ーと等しいときは０、そうでないときは１をBGN＿MSKと
して出力する。即ち、 BGN＿MSK ビットで０で示される
ピクセルは、バックグラウンドカラーとなる。

【００７４】カレントマスク計算装置６１は、現在入力
されているセクタのうち、バックグラウンドでないピク
セルを検出する。まず、セクタ内に存在するピクセル
を、１ピクセルが１ビットのマスクパターンPAT＿MSK
として求める。マスクパターンPAT＿MSK はセクタ内の
ピクセル数に等しく、２^k ビットとなる。PAT＿MSK の
計算には、マスク発生装置３９からの上記スタートフラ
グ、エンドフラグ、XLレジスタ３３のピクセルアドレス
部分、XRレジスタ３２のピクセルアドレス部分が用いら
れる。

【００７５】図１２は、ｈ＝６、ｋ＝２、ｎ＝２とした
場合のマスク発生装置３９の構成例を示すブロック図で
あり、図１１と対応する部分には同一番号を付して重複
する説明は省略する。尚、ピクセルデータ比較器は５８
〜６０、６２が図示されている。

【００７６】以上説明したように本発明の実施の形態
は、 PTN＿MSK ：スプライトデータの存在ビットを表示 BGN＿MSK ：バックグラウンド領域のビット（の反転ビ
ット）を表示するものとし、 CRN＿MSK ：対象スプライトでの表示すべきビットを示
す） とすると、 CRN＿MSK ＝PTN＿MSK & BGN＿MSK で示される。

【００７７】請求項１の記載においては、 第１のビット列＝CRN＿MSK 第２のビット列＝OLD＿MSK である。そして、 NEW＿MSK＝OLD＿MSK ｜CRN＿MSK となって、このNEW＿MSK により新たにマスクメモリに
書き込れる。この際、OLD＿MSK が記憶されていたアド
レスに上書きされて保存される。

【００７８】また、OLD＿MSK の反転ビット列！OLD＿MS
K は、未描画ビット列を示すがCRN＿MSK ｜！OLD＿MSK
により、新たに追加描画すべきエリア（ビット）が判明
するので、 第３のビット列＝PRC＿MS（＝CRN＿MSK ｜！OLD＿MSK
） を用いてフレームメモリへスプライトデータの書き込み
を行う。

【００７９】従って、本実施の形態のポイントは、 ・フレームメモリの表示エリアに対応するマスクメモリ
を設け、 ・フレームメモリにデータが書き込まれたことをマスク
メモリ上にフラグを立てて記憶しておき、 ・フラグが立っている場合は、フレームメモリの対応す
るアドレスにはデータを書き込まない。と言う点にあ
る。また、スプライトデータは、表示画面上で手前に表
示されるべきデータから順に奥に向かって描画処理に転
送されることを前提条件にしている。

【００８０】尚、本発明における各請求項の記載におけ
る「ブロック」は、第１の実施の形態における「ブロッ
ク」、及び第２の実施の形態における「セクタ」と等価
であるものとする。

【００８１】次に、本発明の実施の形態によるプログラ
ムについて説明する。本発明による描画装置をソフトウ
ェア構成とする場合、前述した各処理を、描画装置のコ
ンピュータシステムにおけるＣＰＵが実行するためのプ
ログラムは、本発明によるプログラムを構成する。

【００８２】このプログラムの記録媒体としては、光磁
気ディスク、光ディスク、半導体メモリ、磁気記録媒体
等を用いることができ、これらをＲＯＭ、ＲＡＭ、ＣＤ
−ＲＯＭ、フレキシブルディスク、メモリカード等に構
成して用いてよい。またこの記録媒体は、インターネッ
ト等のネットワークや電話回線等の通信回線を介してプ
ログラムが送信された場合のサーバやクライアントとな
るコンピュータシステム内部のＲＡＭ等の揮発性メモリ
のように、一定時間プログラムを保持するものも含まれ
る。

【００８３】また上記プログラムは、このプログラムを
記憶装置等に格納したコンピュータシステムから伝送媒
体を介して、あるいは伝送媒体中の伝送波により他のコ
ンピュータシステムに伝送されるものであってもよい。
上記伝送媒体とは、インターネット等のネットワーク
（通信網）や電話回線等の通信回線（通信線）のように
情報を伝送する機能を有する媒体をいうものとする。

【００８４】また、上記プログラムは、前述した機能の
一部を実現するためであってもよい。さらに、前述した
機能をコンピュータシステムに既に記録されているプロ
グラムとの組み合わせで実現できるもの、いわゆる差分
ファイル（差分プログラム）であってもよい。

【００８５】従って、この記録媒体を図１のシステム又
は装置とは異なるシステム又は装置において用い、その
システム又は装置のコンピュータがこの記録媒体に格納
されたプログラムを実行することによっても、各実施の
形態で説明した機能及び効果と同等の機能及び効果を得
ることができ、本発明の目的を達成することができる。

【００８６】

【発明の効果】以上説明したように本発明によれば、ト
ッププライオリティに従って各スプライトを表示画面の
手前から奥に向かって順にブロック毎にフレームメモリ
に書き込み、その際、書き込みのあったブロックの個々
のピクセルについてマスクメモリにフラグを立て、次の
データを書き込む際、マスクメモリのフラグを調べ、既
に書き込みのあったブロック内のピクセルについては、
フレームメモリのそのピクセルに上書きをしないため、
無駄な書き込みがなく高速に処理することができ、消費
電力等を削減することができる。

【図面の簡単な説明】

【図１】 本発明の実施の形態による描画装置を示すブ
ロック図である。

【図２】 マスク演算装置を示すブロック図である。

【図３】 二次描画エンジンを説明する構成図である。

【図４】 フレームバッファ、マスクメモリの第１の実
施の形態による階層構造及びデータの構成を示す構成図
である。

【図５】 図２を捕捉説明するためのマスク発生装置の
要部を示すブロック図である。

【図６】 第１の実施の形態によるマスク発生装置を示
すブロック図である。

【図７】 マスク発生装置におけるスタートフラグとエ
ンドフラグを示す構成図である。

【図８】 マスクメモリと書き込み制御装置を示すブロ
ック図である。

【図９】 二つのスプライトを重ねて描画する例を示す
構成図である。

【図１０】 フレームバッファ、マスクメモリの第２の
実施の形態による階層構造を示す構成図である。

【図１１】 第２の実施の形態によるマスク発生装置を
示すブロック図である。

【図１２】 図１１の具体的な構成例を示すブロック図
である。

【図１３】 従来の描画装置を示すブロック図である。

【図１４】 従来の描画装置により二つのスプライトを
重ねて描画する場合を説明するための構成図である。

【符号の説明】

１、２：スプライト、１ａ：表示されるスプライト、１
ｂ：バックグラウンド、１０：二次元描画エンジン、２
０：フレームバッファ、３０：マスク演算装置、３１：
Y レジスタ、３２：XRレジスタ、３３：XLレジスタ、３
４：XL＿S カウンタ、３５：XL＿B カウンタ、３６：CO
LOR レジスタ、３７：COLOR セレクタ、３８：BG＿COLO
R レジスタ、３９：マスク発生装置、４０：マスクメモ
リ、４１：書き込み制御装置

Claims (9)

【特許請求の範囲】
1. 【請求項１】 所定形状を有するスプライトをフレーム
   メモリへライン毎に書き込む描画装置において、 複数のスプライトデータが順次ライン毎に入力されると
   共に、各ライン上のピクセルを複数個ごとにブロック化
   し、入力されたラインについて各ブロック内の個々のピ
   クセルがスプライト領域のピクセルであるか否かを検出
   し、検出結果を各ピクセル毎に１ビットで表した第１の
   ビット列を出力する検出手段と、 前記フレームメモリの各アドレスにデータが書き込まれ
   たことを記憶するマスクメモリと、 前記マスクメモリから読み出した第２のビット列と前記
   第１のビット列とを演算することにより新たにフレーム
   メモリに書き込むべきビット情報を示す第３のビット列
   を出力し、この第３のビット列に基づいて前記フレーム
   メモリへのスプライトデータの書き込みを制御すると共
   に、前記第３のビット列を用いて前記マスクメモリを更
   新することにより、前記フレームメモリ上の前面に表示
   されるものから奥に表示されるものに向かって順次複数
   のスプライトを重ねて描画する書き込み制御手段とを設
   けたことを特徴とする描画装置。
2. 【請求項２】 前記スプライトは、表示される領域とバ
   ックグラウンド領域とを有し、前記第１のビット列は表
   示される領域についてのものであることを特徴とする請
   求項１記載の描画装置。
3. 【請求項３】 入力されるスプライトデータに対して所
   定の変換処理を施し、処理されたスプライトデータを、
   そのスプライト領域のライン上のアドレスと共に前記検
   出手段に供給する二次元描画エンジンを設け、前記検出
   手段は、前記アドレスに基づいて前記検出を行うことを
   特徴とする請求項１又は２記載の描画装置。
4. 【請求項４】 所定形状を有するスプライトをフレーム
   メモリへライン毎に書き込む描画方法において、 複数のスプライトデータが順次ライン毎に入力されると
   共に、各ライン上のピクセルを複数個ごとにブロック化
   し、入力されたラインについて各ブロック内の個々のピ
   クセルがスプライト領域のピクセルであるか否かを検出
   し、検出結果を各ピクセル毎に１ビットで表した第１の
   ビット列を出力し、 前記フレームメモリの各アドレスにデータが書き込まれ
   たことをマスクメモリに記憶し、 前記マスクメモリから読み出した第２のビット列と前記
   第１のビット列とを演算することにより新たにフレーム
   メモリに書き込むべきビット情報を示す第３のビット列
   を出力し、 この第３のビット列に基づいて前記フレームメモリへの
   スプライトデータの書き込みを制御すると共に、前記第
   ３のビット列を用いて前記マスクメモリを更新すること
   により、前記フレームメモリ上の前面に表示されるもの
   から奥に表示されるものに向かって順次複数のスプライ
   トを重ねて描画することを特徴とする描画方法。
5. 【請求項５】 前記スプライトは、表示される領域とバ
   ックグラウンド領域とを有し、前記第１のビット列は表
   示される領域についてのものであることを特徴とする請
   求項４記載の描画方法。
6. 【請求項６】 二次元描画エンジンを用いて入力される
   スプライトデータに対して所定の変換処理を施し、処理
   されたスプライトデータとそのスプライト領域のライン
   上のアドレスとを得、このアドレスに基づいて前記検出
   を行うことを特徴とする請求項４又は５記載の描画方
   法。
7. 【請求項７】 所定形状を有するスプライトをフレーム
   メモリへライン毎に書き込む描画装置で用いられるプロ
   グラムであって、 複数のスプライトデータが順次ライン毎に入力されると
   共に、各ライン上のピクセルを複数個ごとにブロック化
   し、入力されたラインについて各ブロック内の個々のピ
   クセルがスプライト領域のピクセルであるか否かを検出
   し、検出結果を各ピクセル毎に１ビットで表した第１の
   ビット列を出力する検出処理と、 前記フレームメモリの各アドレスにデータが書き込まれ
   たことをマスクメモリに記憶する記憶処理と、 前記マスクメモリから読み出した第２のビット列と前記
   第１のビット列とを演算することにより新たにフレーム
   メモリに書き込むべきビット情報を示す第３のビット列
   を出力する演算処理と、 この第３のビット列に基づいて前記フレームメモリへの
   スプライトデータの書き込みを制御すると共に、前記第
   ３のビット列を用いて前記マスクメモリを更新すること
   により、前記フレームメモリ上の前面に表示されるもの
   から奥に表示されるものに向かって順次複数のスプライ
   トを重ねて描画する描画処理とをコンピュータに実行さ
   せるためのプログラム。
8. 【請求項８】 前記スプライトは、表示される領域とバ
   ックグラウンド領域とを有し、前記第１のビット列は表
   示される領域についてのものであることを特徴とする請
   求項７記載のプログラム。
9. 【請求項９】 入力されるスプライトデータに対して所
   定の変換処理を施し、処理されたスプライトデータを、
   そのスプライト領域のライン上のアドレスと共に前記検
   出処理に供給する二次元描画エンジン処理を設け、前記
   アドレスに基づいて前記検出処理を行うことを特徴とす
   る請求項７又は８記載のプログラム。