JPH07213069A - 系統連係インバータの電圧検出回路 - Google Patents
系統連係インバータの電圧検出回路Info
- Publication number
- JPH07213069A JPH07213069A JP6002865A JP286594A JPH07213069A JP H07213069 A JPH07213069 A JP H07213069A JP 6002865 A JP6002865 A JP 6002865A JP 286594 A JP286594 A JP 286594A JP H07213069 A JPH07213069 A JP H07213069A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- detection filter
- circuit
- inverter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】系統連係インバータの制御に必要な系統電圧を
検出フィルタを介して検出する際に、この検出フィルタ
出力電圧の位相遅れを補償して、誤動作の発生を回避で
きるようにすることにある。 【構成】ノイズを除去する検出フィルタ１５が出力する
電圧基準値Ｖが、入力する系統電圧ＶS よりも遅れ位相
になるが、検出フィルタ１５の次段に電圧位相補正回路
を接続してこの遅れ位相を補償する。電圧位相補正回路
３０は積分器３１と減算器３２で構成して積分器３１の
定数をＫ1 ＝Ｔ0 ・ω2 に選定することで遅れ位相を補
償する。電圧位相補正回路４０は第１一次遅れ回路４
１，減算器４２，増幅器４３で構成して、第１一次遅れ
回路４１の定数Ｋ2 と増幅器４３の定数Ｋ3 を適切に選
定して遅れ位相を補償する。更に電圧位相補正回路５０
は第２一次遅れ回路５１と減算器５２で構成している
が、第２一次遅れ回路５１の時定数Ｔ2 を検出フィルタ
１５の時定数Ｔ0 より大幅に大きくすることで、増幅器
４３を使用せずに遅れ位相を補償する。
検出フィルタを介して検出する際に、この検出フィルタ
出力電圧の位相遅れを補償して、誤動作の発生を回避で
きるようにすることにある。 【構成】ノイズを除去する検出フィルタ１５が出力する
電圧基準値Ｖが、入力する系統電圧ＶS よりも遅れ位相
になるが、検出フィルタ１５の次段に電圧位相補正回路
を接続してこの遅れ位相を補償する。電圧位相補正回路
３０は積分器３１と減算器３２で構成して積分器３１の
定数をＫ1 ＝Ｔ0 ・ω2 に選定することで遅れ位相を補
償する。電圧位相補正回路４０は第１一次遅れ回路４
１，減算器４２，増幅器４３で構成して、第１一次遅れ
回路４１の定数Ｋ2 と増幅器４３の定数Ｋ3 を適切に選
定して遅れ位相を補償する。更に電圧位相補正回路５０
は第２一次遅れ回路５１と減算器５２で構成している
が、第２一次遅れ回路５１の時定数Ｔ2 を検出フィルタ
１５の時定数Ｔ0 より大幅に大きくすることで、増幅器
４３を使用せずに遅れ位相を補償する。
Description
【０００１】
【産業上の利用分野】この発明は、電力系統と連係して
運転する際にフィルタを介して検出する系統電圧の遅れ
を補正する系統連係インバータの電圧検出回路に関す
る。
運転する際にフィルタを介して検出する系統電圧の遅れ
を補正する系統連係インバータの電圧検出回路に関す
る。
【０００２】
【従来の技術】図５は電力系統と連係して運転するイン
バータの従来例を示した回路図である。この従来例回路
に図示のように、電力系統は電源２，抵抗３，及びイン
ダクタンス４で構成しており、インバータ５は出力変圧
器６を介してこの電力系統に接続して並列運転してい
る。このインバータ５の出力電流を電流指令値のとおり
にするために、電流検出器１２が検出する電流検出値Ｉ
と電圧設定器１１が設定する電流指令値Ｉ* との偏差を
電流調節器１３へ入力し、この電流調節器１３が出力す
る制御信号をインバータ５へ与えている。このときイン
バータ５の出力電圧は電力系統の系統電圧ＶS を基準に
した値に調整して運転することになるので、電圧検出器
１４で系統電圧ＶS を検出し、電流調節器１３の出力信
号に交流量の前記系統電圧ＶS を加算する演算を加算器
１６で行い、その加算結果を電圧基準値Ｖとしてインバ
ータ５へ入力して、当該インバータ５の出力電圧を制御
している。
バータの従来例を示した回路図である。この従来例回路
に図示のように、電力系統は電源２，抵抗３，及びイン
ダクタンス４で構成しており、インバータ５は出力変圧
器６を介してこの電力系統に接続して並列運転してい
る。このインバータ５の出力電流を電流指令値のとおり
にするために、電流検出器１２が検出する電流検出値Ｉ
と電圧設定器１１が設定する電流指令値Ｉ* との偏差を
電流調節器１３へ入力し、この電流調節器１３が出力す
る制御信号をインバータ５へ与えている。このときイン
バータ５の出力電圧は電力系統の系統電圧ＶS を基準に
した値に調整して運転することになるので、電圧検出器
１４で系統電圧ＶS を検出し、電流調節器１３の出力信
号に交流量の前記系統電圧ＶS を加算する演算を加算器
１６で行い、その加算結果を電圧基準値Ｖとしてインバ
ータ５へ入力して、当該インバータ５の出力電圧を制御
している。
【０００３】
【発明が解決しようとする課題】ところで電圧検出器１
４が検出する系統電圧ＶS にはノイズが含まれているの
で、このノイズを除去するために検出フィルタ１５を設
置し、当該検出フィルタ１５の出力信号を電圧基準値Ｖ
として加算器１６へ与えている。この検出フィルタ１５
はノイズ除去のために例えば一次遅れ回路で構成する
が、この一次遅れ回路の時定数のために電圧基準値Ｖの
位相が系統電圧ＶS よりも遅れになり、この遅れが原因
で制御の定常偏差が悪化してしまう不具合がある。
４が検出する系統電圧ＶS にはノイズが含まれているの
で、このノイズを除去するために検出フィルタ１５を設
置し、当該検出フィルタ１５の出力信号を電圧基準値Ｖ
として加算器１６へ与えている。この検出フィルタ１５
はノイズ除去のために例えば一次遅れ回路で構成する
が、この一次遅れ回路の時定数のために電圧基準値Ｖの
位相が系統電圧ＶS よりも遅れになり、この遅れが原因
で制御の定常偏差が悪化してしまう不具合がある。
【０００４】そこでこのような不具合を解消するため
に、従来は検出フィルタ１５の時定数を小さくしたり微
分要素による進み補償を行うことで、前述した位相遅れ
を補正しているのであるが、いずれの場合も系統で発生
する外乱や高調波，或いはノイズに対する有効な補償と
はならず、補償が不十分なことが原因で誤動作を生じて
しまう不都合が依然として存在している。
に、従来は検出フィルタ１５の時定数を小さくしたり微
分要素による進み補償を行うことで、前述した位相遅れ
を補正しているのであるが、いずれの場合も系統で発生
する外乱や高調波，或いはノイズに対する有効な補償と
はならず、補償が不十分なことが原因で誤動作を生じて
しまう不都合が依然として存在している。
【０００５】そこでこの発明の目的は、系統連係インバ
ータの制御に必要な系統電圧を検出フィルタを介して検
出する際に、この検出フィルタ出力電圧の位相遅れを補
償して、誤動作の発生を回避できるようにすることにあ
る。
ータの制御に必要な系統電圧を検出フィルタを介して検
出する際に、この検出フィルタ出力電圧の位相遅れを補
償して、誤動作の発生を回避できるようにすることにあ
る。
【０００６】
【課題を解決するための手段】前述の目的を達成するた
めにこの発明の系統連係インバータの電圧検出回路は、
電力系統の交流電圧を検出し、この交流電圧検出値を検
出フィルタを介して電圧基準値としてインバータへ入力
することにより、インバータの出力電圧を調整している
系統連係インバータにおいて、前記検出フィルタの出力
側に電圧位相補正手段を接続し、この電圧位相補正手段
の出力を電圧基準値として前記インバータへ入力させる
ものとする。
めにこの発明の系統連係インバータの電圧検出回路は、
電力系統の交流電圧を検出し、この交流電圧検出値を検
出フィルタを介して電圧基準値としてインバータへ入力
することにより、インバータの出力電圧を調整している
系統連係インバータにおいて、前記検出フィルタの出力
側に電圧位相補正手段を接続し、この電圧位相補正手段
の出力を電圧基準値として前記インバータへ入力させる
ものとする。
【０００７】前記電圧位相補正手段は、前記検出フィル
タの出力信号を入力する積分手段と、前記検出フィルタ
の出力信号からこの積分手段の出力信号を差し引く減算
手段とで構成する。又は、前記検出フィルタの出力信号
を入力する第１の一次遅れ回路と、前記検出フィルタの
出力信号からこの第１一次遅れ回路の出力信号を差し引
く減算手段と、この減算手段の出力信号を入力する増幅
手段とで構成する。又は、前記検出フィルタの時定数に
くらべて遙かに大きな時定数を有して当該検出フィルタ
の出力信号を入力する第２の一次遅れ回路と、前記検出
フィルタの出力信号からこの第２一次遅れ回路の出力信
号を差し引く減算手段とで構成する。
タの出力信号を入力する積分手段と、前記検出フィルタ
の出力信号からこの積分手段の出力信号を差し引く減算
手段とで構成する。又は、前記検出フィルタの出力信号
を入力する第１の一次遅れ回路と、前記検出フィルタの
出力信号からこの第１一次遅れ回路の出力信号を差し引
く減算手段と、この減算手段の出力信号を入力する増幅
手段とで構成する。又は、前記検出フィルタの時定数に
くらべて遙かに大きな時定数を有して当該検出フィルタ
の出力信号を入力する第２の一次遅れ回路と、前記検出
フィルタの出力信号からこの第２一次遅れ回路の出力信
号を差し引く減算手段とで構成する。
【０００８】
【作用】この発明の請求項１は、系統電圧を入力する検
出フィルタの出力側に、この検出フィルタの有する時定
数が原因で生じる位相遅れを補償する電圧位相補正手段
を接続する。請求項２は、積分手段と所定のゲインをも
つバイパス回路が、検出フィルタの出力電圧に対して90
度遅れ位相の信号をつくり、この信号を前記検出フィル
タ出力電圧から減算することで、等価的に検出フィルタ
出力電圧の位相を進ませる構成の電圧位相補正手段とす
るものである。
出フィルタの出力側に、この検出フィルタの有する時定
数が原因で生じる位相遅れを補償する電圧位相補正手段
を接続する。請求項２は、積分手段と所定のゲインをも
つバイパス回路が、検出フィルタの出力電圧に対して90
度遅れ位相の信号をつくり、この信号を前記検出フィル
タ出力電圧から減算することで、等価的に検出フィルタ
出力電圧の位相を進ませる構成の電圧位相補正手段とす
るものである。
【０００９】請求項３は、一次遅れと所定のゲインをも
つバイパス回路が、検出フィルタの出力電圧に対してほ
ぼ90度遅れ位相の信号をつくり、この信号を前記検出フ
ィルタ出力電圧から減算し、更に、これに所定のゲイン
を乗算することで、等価的に検出フィルタ出力電圧の位
相を進ませる構成の電圧位相補正手段とするものであ
る。
つバイパス回路が、検出フィルタの出力電圧に対してほ
ぼ90度遅れ位相の信号をつくり、この信号を前記検出フ
ィルタ出力電圧から減算し、更に、これに所定のゲイン
を乗算することで、等価的に検出フィルタ出力電圧の位
相を進ませる構成の電圧位相補正手段とするものであ
る。
【００１０】請求項４は、検出フィルタの時定数に比べ
て非常に大きな時定数を有する一次遅れと所定のゲイン
をもつバイパス回路が、検出フィルタの出力電圧に対し
てほぼ90度遅れ位相の信号をつくり、この信号を前記検
出フィルタ出力電圧から減算することで、等価的に検出
フィルタ出力電圧の位相を進ませる構成の電圧位相補正
手段とするものである。
て非常に大きな時定数を有する一次遅れと所定のゲイン
をもつバイパス回路が、検出フィルタの出力電圧に対し
てほぼ90度遅れ位相の信号をつくり、この信号を前記検
出フィルタ出力電圧から減算することで、等価的に検出
フィルタ出力電圧の位相を進ませる構成の電圧位相補正
手段とするものである。
【００１１】
【実施例】図１は本発明の第１実施例を表した回路図で
あって、請求項１に対応するが、この第１実施例回路に
図示している電源２，抵抗３，インダクタンス４，イン
バータ５，出力変圧器６，電圧設定器１１，電流検出器
１２，電流調節器１３，電圧検出器１４，検出フィルタ
１５，及び加算器１６の名称・用途・機能は、図５で既
述の従来例回路の場合と同じであるから、これらの説明
は省略する。
あって、請求項１に対応するが、この第１実施例回路に
図示している電源２，抵抗３，インダクタンス４，イン
バータ５，出力変圧器６，電圧設定器１１，電流検出器
１２，電流調節器１３，電圧検出器１４，検出フィルタ
１５，及び加算器１６の名称・用途・機能は、図５で既
述の従来例回路の場合と同じであるから、これらの説明
は省略する。
【００１２】前述したように、電圧検出器１４が検出す
る系統電圧ＶS にはノイズが含まれており、このノイズ
を除去するべく検出フィルタ１５を設置すると、この検
出フィルタ１５の有する時定数のために、この検出フィ
ルタ１５が出力する電圧基準値Ｖには位相遅れを生じて
しまう。そこで検出フィルタ１５の次段に電圧位相補正
回路２０を設置して前述の位相遅れを補正する。
る系統電圧ＶS にはノイズが含まれており、このノイズ
を除去するべく検出フィルタ１５を設置すると、この検
出フィルタ１５の有する時定数のために、この検出フィ
ルタ１５が出力する電圧基準値Ｖには位相遅れを生じて
しまう。そこで検出フィルタ１５の次段に電圧位相補正
回路２０を設置して前述の位相遅れを補正する。
【００１３】図２は本発明の第２実施例を表した回路図
であって、図１の第１実施例回路に図示の電圧位相補正
回路の構成を表しており、請求項２に対応する。この図
２において、検出フィルタ１５は系統電圧ＶS を入力す
るが、一次遅れ回路で構成している検出フィルタ１５の
伝達関数は１／（１＋Ｔ0 ・ｓ）であって、Ｔ0 は検出
フィルタ１５の時定数である。
であって、図１の第１実施例回路に図示の電圧位相補正
回路の構成を表しており、請求項２に対応する。この図
２において、検出フィルタ１５は系統電圧ＶS を入力す
るが、一次遅れ回路で構成している検出フィルタ１５の
伝達関数は１／（１＋Ｔ0 ・ｓ）であって、Ｔ0 は検出
フィルタ１５の時定数である。
【００１４】一方、電圧位相補正回路３０は検出フィル
タ１５の出力信号を入力する積分器３１と、検出フィル
タ１５の出力信号から積分器３１の出力信号を減算する
減算器３２とで構成しており、積分器３１の定数をＫ1
とすると、当該積分器３１の伝達関数はＫ1 ／ｓとなる
から、電圧位相補正回路３０の全体での伝達関数は、
（ｓ−Ｋ1 ）／ｓとなる。それ故、図２に図示の検出フ
ィルタ１５と電圧位相補正回路３０とを合計した伝達関
数をＡとすると、このＡは下記の数１で表されることに
なる。
タ１５の出力信号を入力する積分器３１と、検出フィル
タ１５の出力信号から積分器３１の出力信号を減算する
減算器３２とで構成しており、積分器３１の定数をＫ1
とすると、当該積分器３１の伝達関数はＫ1 ／ｓとなる
から、電圧位相補正回路３０の全体での伝達関数は、
（ｓ−Ｋ1 ）／ｓとなる。それ故、図２に図示の検出フ
ィルタ１５と電圧位相補正回路３０とを合計した伝達関
数をＡとすると、このＡは下記の数１で表されることに
なる。
【００１５】
【数１】
【００１６】ここで系統の角周波数をωとした場合に、
積分器３１の定数Ｋ1 を計算するために、ｓ＝ｊω（但
しｊは虚数単位）を前記の数１に代入して整理すると、
下記の数２となる。
積分器３１の定数Ｋ1 を計算するために、ｓ＝ｊω（但
しｊは虚数単位）を前記の数１に代入して整理すると、
下記の数２となる。
【００１７】
【数２】
【００１８】検出フィルタ１５の遅れを補償するには、
数２においてＡ＝１となればよいことから、下記の数３
が得られる。
数２においてＡ＝１となればよいことから、下記の数３
が得られる。
【００１９】
【数３】Ｋ1 ＝Ｔ0 ・ω2 即ち積分器３１の定数Ｋ1 をこの数３に示す値に選定す
れば、電圧位相補正回路３０は検出フィルタ１５で生じ
た遅れを補償して、系統電圧ＶS と同相の電圧基準値Ｖ
を出力する。
れば、電圧位相補正回路３０は検出フィルタ１５で生じ
た遅れを補償して、系統電圧ＶS と同相の電圧基準値Ｖ
を出力する。
【００２０】図３は本発明の第３実施例を表した回路図
であって、図１の第１実施例回路に図示の電圧位相補正
回路の構成を表しており、請求項３に対応する。この図
３では、一次遅れ回路で構成していて伝達関数が１／
（１＋Ｔ0 ・ｓ）の検出フィルタ１５の次段には、第１
一次遅れ回路４１と減算器４２及び増幅器４３とで構成
した電圧位相補正回路４０を接続しているが、第１一次
遅れ回路４１の伝達関数がＫ2 ／（１＋Ｔ1 ・ｓ）であ
り、増幅器４３のゲインがＫ3 であることから、電圧位
相補正回路４０の合計した伝達関数をＢとすると、この
Ｂは下記の数４で表される。尚、Ｔ1 とＫ2 とはいずれ
も第１一次遅れ回路４１の時定数と定数である。
であって、図１の第１実施例回路に図示の電圧位相補正
回路の構成を表しており、請求項３に対応する。この図
３では、一次遅れ回路で構成していて伝達関数が１／
（１＋Ｔ0 ・ｓ）の検出フィルタ１５の次段には、第１
一次遅れ回路４１と減算器４２及び増幅器４３とで構成
した電圧位相補正回路４０を接続しているが、第１一次
遅れ回路４１の伝達関数がＫ2 ／（１＋Ｔ1 ・ｓ）であ
り、増幅器４３のゲインがＫ3 であることから、電圧位
相補正回路４０の合計した伝達関数をＢとすると、この
Ｂは下記の数４で表される。尚、Ｔ1 とＫ2 とはいずれ
も第１一次遅れ回路４１の時定数と定数である。
【００２１】
【数４】
【００２２】前述の第２実施例の場合と同様に、ｓ＝ｊ
ωを数４に代入して整理すると下記の数５となる。
ωを数４に代入して整理すると下記の数５となる。
【００２３】
【数５】
【００２４】検出フィルタ１５の遅れを補償するには、
Ｂ＝１にした場合の実数部分同士が等しいことと虚数部
分同士が等しくなればよいことから、下記の数６と数７
とが成立すれば良い。
Ｂ＝１にした場合の実数部分同士が等しいことと虚数部
分同士が等しくなればよいことから、下記の数６と数７
とが成立すれば良い。
【００２５】
【数６】Ｋ3 （１−Ｋ2 ）＝１−Ｔ0 ・Ｔ1 ・ω2
【００２６】
【数７】ω・Ｋ3 ・Ｔ1 ＝ω・（Ｔ0 ＋Ｔ1 ） 従って数６からは下記の数８に示すＫ2 が求められ、数
７からは下記の数９に示すＫ3 が得られる。
７からは下記の数９に示すＫ3 が得られる。
【００２７】
【数８】
【００２８】
【数９】
【００２９】即ち第１一次遅れ回路４１の定数Ｋ2 と増
幅器４３の定数Ｋ3 とを数８と数９に示す値に選定すれ
ば、電圧位相補正回路４０は検出フィルタ１５で生じた
遅れを補償して、系統電圧ＶS と同相の電圧基準値Ｖを
出力する。
幅器４３の定数Ｋ3 とを数８と数９に示す値に選定すれ
ば、電圧位相補正回路４０は検出フィルタ１５で生じた
遅れを補償して、系統電圧ＶS と同相の電圧基準値Ｖを
出力する。
【００３０】第１一次遅れ回路４１の時定数Ｔ1 の値が
検出フィルタ１５の時定数Ｔ0 に比べて非常に大きい場
合は、前記数９の右辺第１項は極めて小さい値になる。
即ちＫ3 ≒１となる。これは増幅器４３が不要になるこ
とを意味する。図４は本発明の第４実施例を表した回路
図であって、図１の第１実施例回路に図示の電圧位相補
正回路の構成を表しており、請求項４に対応する。この
図４では、一次遅れ回路で構成していて伝達関数が１／
（１＋Ｔ0 ・ｓ）の検出フィルタ１５の次段には、第２
一次遅れ回路５１と減算器５２で構成した電圧位相補正
回路５０を接続しているが、Ｋ2 ／（１＋Ｔ2 ・ｓ）が
第２一次遅れ回路５１の伝達関数であり、時定数Ｔ2 は
前述したようにＴ0 に比べて極めて大である。従って前
述したように増幅器４３を設置する必要は無く、定数Ｋ
2 は前述した数８におけるＫ3 →１，且つＴ1 →Ｔ2 と
することにより、下記の数１０となる（但しＴ2 ≫
Ｔ0 ）。
検出フィルタ１５の時定数Ｔ0 に比べて非常に大きい場
合は、前記数９の右辺第１項は極めて小さい値になる。
即ちＫ3 ≒１となる。これは増幅器４３が不要になるこ
とを意味する。図４は本発明の第４実施例を表した回路
図であって、図１の第１実施例回路に図示の電圧位相補
正回路の構成を表しており、請求項４に対応する。この
図４では、一次遅れ回路で構成していて伝達関数が１／
（１＋Ｔ0 ・ｓ）の検出フィルタ１５の次段には、第２
一次遅れ回路５１と減算器５２で構成した電圧位相補正
回路５０を接続しているが、Ｋ2 ／（１＋Ｔ2 ・ｓ）が
第２一次遅れ回路５１の伝達関数であり、時定数Ｔ2 は
前述したようにＴ0 に比べて極めて大である。従って前
述したように増幅器４３を設置する必要は無く、定数Ｋ
2 は前述した数８におけるＫ3 →１，且つＴ1 →Ｔ2 と
することにより、下記の数１０となる（但しＴ2 ≫
Ｔ0 ）。
【００３１】
【数１０】Ｋ2 ＝Ｔ0 ・Ｔ2 ・ω2 第２一次遅れ回路５１の定数Ｋ2 を数１０に示す値に選
定することにより、電圧位相補正回路５０は検出フィル
タ１５で生じた遅れを補償して、系統電圧ＶSと同相の
電圧基準値Ｖを出力する。
定することにより、電圧位相補正回路５０は検出フィル
タ１５で生じた遅れを補償して、系統電圧ＶSと同相の
電圧基準値Ｖを出力する。
【００３２】
【発明の効果】従来は系統電圧に含まれているノイズを
検出フィルタで除去してから電圧基準値としてインバー
タへ入力していたが、当該検出フィルタの時定数のため
に電圧基準値は系統電圧よりも位相が遅れる不具合があ
ったが、本発明によれば検出フィルタの次段に電圧位相
補正手段を接続することで、この位相遅れを補正してい
るので、ノイズにより誤動作を発生する恐れを解消でき
るし、インバータ内部で正確な系統電圧を検出すること
が可能になるので、インバータ制御の定常偏差を減らす
ことができる効果が得られる。更に請求項３に記載の電
圧位相補正手段では初期設定が困難な積分手段を使用し
ていないので、初期設定の手間を省くことができる効果
が合わせて得られるし、請求項４に記載の如く、電圧位
相補正手段を構成している一次遅れ回路の時定数を大き
くすれば、最終段の増幅手段を省略できるので、装置を
簡素化できる効果も合わせて得られる。
検出フィルタで除去してから電圧基準値としてインバー
タへ入力していたが、当該検出フィルタの時定数のため
に電圧基準値は系統電圧よりも位相が遅れる不具合があ
ったが、本発明によれば検出フィルタの次段に電圧位相
補正手段を接続することで、この位相遅れを補正してい
るので、ノイズにより誤動作を発生する恐れを解消でき
るし、インバータ内部で正確な系統電圧を検出すること
が可能になるので、インバータ制御の定常偏差を減らす
ことができる効果が得られる。更に請求項３に記載の電
圧位相補正手段では初期設定が困難な積分手段を使用し
ていないので、初期設定の手間を省くことができる効果
が合わせて得られるし、請求項４に記載の如く、電圧位
相補正手段を構成している一次遅れ回路の時定数を大き
くすれば、最終段の増幅手段を省略できるので、装置を
簡素化できる効果も合わせて得られる。
【図１】本発明の第１実施例を表した回路図
【図２】本発明の第２実施例を表した回路図
【図３】本発明の第３実施例を表した回路図
【図４】本発明の第４実施例を表した回路図
【図５】電力系統と連係して運転するインバータの従来
例を示した回路図
例を示した回路図
２ 電源 ３ 抵抗 ４ インダクタンス ５ インバータ ６ 出力変圧器 １１ 電圧設定器 １２ 電流検出器 １３ 電流調節器 １４ 電圧検出器 １５ 検出フィルタ １６ 加算器 ２０，３０ 電圧位相補正回路 ３１ 積分器 ３２ 減算器 ４０，５０ 電圧位相補正回路 ４１ 第１一次遅れ回路 ４２，５２ 減算器 ４３ 増幅器 ５１ 第２一次遅れ回路 Ｖ 電圧基準値 ＶS 系統電圧
Claims (4)
- 【請求項１】電力系統の交流電圧を検出し、この交流電
圧検出値を検出フィルタを介して電圧基準値としてイン
バータへ入力することにより、インバータの出力電圧を
調整している系統連係インバータにおいて、 前記検出フィルタの出力側に電圧位相補正手段を接続
し、この電圧位相補正手段の出力を電圧基準値として前
記インバータへ入力させることを特徴とする系統連係イ
ンバータの電圧検出回路。 - 【請求項２】請求項１に記載の系統連係インバータの電
圧検出回路において、前記電圧位相補正手段は、前記検
出フィルタの出力信号を入力する積分手段と、前記検出
フィルタの出力信号からこの積分手段の出力信号を差し
引く減算手段とで構成していることを特徴とする系統連
係インバータの電圧検出回路。 - 【請求項３】請求項１に記載の系統連係インバータの電
圧検出回路において、前記電圧位相補正手段は、前記検
出フィルタの出力信号を入力する第１の一次遅れ回路
と、前記検出フィルタの出力信号からこの第１一次遅れ
回路の出力信号を差し引く減算手段と、この減算手段の
出力信号を入力する増幅手段とで構成していることを特
徴とする系統連係インバータの電圧検出回路。 - 【請求項４】請求項１に記載の系統連係インバータの電
圧検出回路において、前記電圧位相補正手段は、前記検
出フィルタの時定数にくらべて遙かに大きな時定数を有
して当該検出フィルタの出力信号を入力する第２の一次
遅れ回路と、前記検出フィルタの出力信号からこの第２
一次遅れ回路の出力信号を差し引く減算手段とで構成し
ていることを特徴とする系統連係インバータの電圧検出
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6002865A JPH07213069A (ja) | 1994-01-17 | 1994-01-17 | 系統連係インバータの電圧検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6002865A JPH07213069A (ja) | 1994-01-17 | 1994-01-17 | 系統連係インバータの電圧検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07213069A true JPH07213069A (ja) | 1995-08-11 |
Family
ID=11541266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6002865A Pending JPH07213069A (ja) | 1994-01-17 | 1994-01-17 | 系統連係インバータの電圧検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07213069A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005176427A (ja) * | 2003-12-08 | 2005-06-30 | Shinko Electric Co Ltd | インバータ |
| WO2012127910A1 (ja) * | 2011-03-23 | 2012-09-27 | 北陸電力株式会社 | 分散型電源システム |
-
1994
- 1994-01-17 JP JP6002865A patent/JPH07213069A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005176427A (ja) * | 2003-12-08 | 2005-06-30 | Shinko Electric Co Ltd | インバータ |
| JP4524557B2 (ja) * | 2003-12-08 | 2010-08-18 | シンフォニアテクノロジー株式会社 | インバータ |
| WO2012127910A1 (ja) * | 2011-03-23 | 2012-09-27 | 北陸電力株式会社 | 分散型電源システム |
| JP2012205325A (ja) * | 2011-03-23 | 2012-10-22 | Hokuriku Electric Power Co Inc:The | 分散型電源システム |
| CN103430441A (zh) * | 2011-03-23 | 2013-12-04 | 北陆电力株式会社 | 分散型电源系统 |
| US20130328398A1 (en) * | 2011-03-23 | 2013-12-12 | Fuji Electric Co., Ltd. | Distributed power supply system |
| US9509145B2 (en) | 2011-03-23 | 2016-11-29 | Hokuriku Electric Power Company | Distributed power supply system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7239043B2 (en) | Power conversion apparatus and methods using an adaptive waveform reference | |
| JP6237852B1 (ja) | アクティブフィルタの制御装置 | |
| JP5062325B2 (ja) | 系統安定化装置 | |
| WO1997012437A1 (fr) | Regulateur destine a un convertisseur commande par modulation d'impulsions en largeur | |
| JP2933640B2 (ja) | 交流電力変換器制御装置 | |
| KR100990208B1 (ko) | 비선형 부하의 왜곡된 전압 보상기능을 갖는 무정전 전원공급장치 및 그 제어방법 | |
| JPH07213069A (ja) | 系統連係インバータの電圧検出回路 | |
| JPH0746834A (ja) | 電源装置 | |
| JP3188603B2 (ja) | インバータの制御装置 | |
| JPH11143562A (ja) | アクティブフィルタ装置の制御装置 | |
| JP2019082791A (ja) | フィードバック制御方法、及びモータ制御装置 | |
| JP4462794B2 (ja) | アクティブフィルタ装置の制御方法 | |
| JPH1169629A (ja) | アクティブフィルタの制御方法 | |
| JP2001197793A (ja) | 同期発電機の励磁制御装置 | |
| JPH0923585A (ja) | 無効電力補償の制御方法 | |
| JPH0711847U (ja) | 電圧変動抑制装置の制御方式 | |
| JPS63115202A (ja) | フイ−ドバツクプロセス制御装置 | |
| JPH08126341A (ja) | 系統連系インバータ及びその漏洩電流検出装置 | |
| JP2004336948A (ja) | 無効電力補償装置 | |
| JP2747804B2 (ja) | プレイバック式装置の電源装置 | |
| JP2741845B2 (ja) | 定電圧制御回路 | |
| JP2004350437A (ja) | 同期発電機の自動電圧調整器 | |
| WO2015008401A1 (ja) | ３相４線式インバータの制御装置 | |
| JP2715613B2 (ja) | インバータの定電流制御装置 | |
| JPH07177778A (ja) | モータ制御装置 |