JP2019082791A - フィードバック制御方法、及びモータ制御装置 - Google Patents

Abstract

【課題】制御対象が原点に極を有する場合でも制御対象の入力端に加わるステップ外乱を偏差無く抑制できる遅れ補償器の演算コストを低減するフィードバック制御方法、及びそれを備えたモータ制御装置の提供を目的とする。【解決手段】遅れ補償器１（２）はフィードバック型の制御器１（３）とフィルタ１（１）と制御対象のモデル（１４）からなり、フィードバック型の制御器２（１６）の出力ｕと制御対象の応答ｙとを入力とし、その出力ｙｂが制御器２（１６）に対するフィードバック信号となるものであって、制御器１（３）の出力と制御器２（１６）の出力とを加えた信号を操作量１ｕｍとし、制御対象（１２）の応答から操作量１に対する制御対象のモデルＰｍの出力を減じ誤差信号１ｙｅを得、これを制御器１（３）の入力とし、誤差信号１ｙｅにフィルタ１（１）を通した信号と、操作量１に対するノミナルプラントモデルＰｍの応答とを加算し出力信号とする。【選択図】図３

Description

本発明は、フィードバック制御方法、及びその制御方法を備えたモータ制御装置に関する。

近年、ＦＡ分野では生産性向上のためにモータの益々の高速・高精度化制御が求められている。

モータをフィードバック制御する際、外乱を抑制し制御量を目標値に高速・高精度に追従させるには制御ゲインを高めればよい。しかしながらフィードバックループ内に遅れ要素(例えばローパスフィルタやディジタル制御装置の演算遅れ)が存在する場合、これが原因でフィードバック制御系の制御ゲインの設定上限は制約を受け、高速・高精度な目標値追従の妨げになることが一般に知られている。

制御対象が原点に極を有する場合においても、フィードバック制御系の閉ループ内に存在する遅れ要素を補償でき、制御対象の入力端に加わるステップ外乱を定常偏差無く抑制できる遅れ補償器の設計方法として、特許文献１が提案されている。

特許文献１では、図６に示すように、従来技術であるＳｍｉｔｈ法に、フィルタ６１を追加した遅れ補償器６２（Ｎ＝１で従来のＳｍｉｔｈ法に一致）において、制御対象が原点に極を有する場合であっても制御対象の入力端に加わるステップ外乱を定常偏差無く抑制でき、かつフィルタ６１の設計パラメータの物理的意味が理解しやすいという特徴を有するフィルタ６１の設計方法が示されている。この設計方法により設計された様々な構成のフィルタ６１を遅れ補償器６２に採用することで、上述の特徴を有する様々な遅れ補償器６２を設計できる。

特願２０１７−０５４５９５号

特許文献１では、図６に示すフィルタ６１の設計例として、以下に示す式（１）、式（２）の構成を挙げている。

但し、Ｐｍは制御対象のノミナルプラントモデル１４、Ｃｂ（θ１）はθ１を調整パラメータとして有し目標値と制御対象応答との偏差を抑制可能なフィードバック制御器１６、τｍは制御対象１２に含まれる遅れ時間τｆとフィードバック遅れ要素１３に含まれる遅れ時間τｂの総和のモデル値、ｅｘｐ（−τｍ・ｓ）は遅れ時間τｍによるノミナルな遅れ要素モデル１５である。

また、Ｃａは制御対象に対して有効に機能する任意のフィードバック制御器であり、Ｃａをフィードバック制御器Ｃｂと同構造にする場合は、Ｃａは式（３）のように定められるものである。

しかしながら、式（１）、式（２）で示されたフィルタ６１は分母にｅｘｐ（−τｍ・ｓ）を含んでおり、ｅｘｐ（−τｍ・ｓ）を厳密に演算する場合は勿論、これをＰａｄｅ近似法等を用いて低次の伝達関数で近似する場合においても、式（１）、式（２）で示されるフィルタの伝達関数の次数は高くなる傾向にある。

したがって、例えば、式（１）、式（２）で示される特許文献１で設計された、図６に示す遅れ補償器６２のフィルタ６１をディジタル演算装置等のハードウェアへ実装する場合、ハードウェア上でのフィルタ処理にかかる演算コストが高くなるという課題があった。

本発明はこのような課題を鑑みてなされたものであり、特許文献１の設計方法で設計された、例えば、式（１）、式（２）で示したフィルタ６１を含む遅れ補償器６２をディジタル演算装置等のハードウェアへ実装する際、遅れ補償器６２のフィルタ６１にかかるハードウェアの演算コストを低減できる、実装に好適な制御方式、およびそれを備えた制御装置を提供することを目的とする。

本発明は、上記背景技術及び課題に鑑み、その一例を挙げるならば、制御対象のモデルと任意のフィルタ１と任意のフィードバック制御器１とから構成される遅れ補償器１を含むフィードバック制御方法であって、制御対象のモデルは、制御対象のダイナミクスを模擬するノミナルプラントモデルとフィードバック制御系の閉ループ内に内包される遅れ要素を模擬するノミナルな遅れモデルとからなり、遅れ補償器１は、制御対象に対してフィードバック制御を行うフィードバック制御器２が出力する操作量と制御対象の出力信号とを入力信号とし、操作量と、遅れ補償器１が含む任意のフィードバック制御器１の出力とを加減算器で加算した信号に対するノミナルプラントモデルの出力信号を理想フィードバック信号とし、操作量と、遅れ補償器１が含む任意のフィードバック制御器１の出力とを加減算器で加算した信号に対する制御対象のモデルの出力信号と、制御対象の出力信号とを加減算器で減じて得た信号をモデル誤差信号とし、モデル誤差信号を任意のフィードバック制御器１の入力とするとともに、モデル誤差信号を任意のフィルタ１で処理した信号と理想フィードバック信号とを加減算器で加算した信号を出力信号とするものであって、フィードバック制御器２は、遅れ補償器１の出力信号と目標値信号との偏差を加減算器で算出し、該偏差を基に制御対象に対してフィードバック補償を行う。

本発明によれば、ハードウェア実装において演算コストを低減できる、実装に好適なフィードバック制御方法、及びそれを備えたモータ制御装置を提供できる。

実施例１におけるモデル追従型制御系の構成図 (Ａ（ｓ）＝１)である。 実施例１におけるモデル追従型制御系の構成図である。 実施例１における遅れ補償器を含むフィードバック制御系の構成図である。 実施例１における遅れ補償器を含むフィードバック制御系の構成図(Ａ（ｓ）＝１)である。 実施例１における遅れ補償器を含むフィードバック制御系の構成図(Ａ（ｓ）＝γ)である。 従来技術による遅れ補償器を含むフィードバック制御系の構成図である。 ＡＣサーボモータの速度制御系の構成図である。 従来技術における遅れ補償器を含む速度フィードバック制御系の構成図である。 実施例２における遅れ補償器を含む速度フィードバック制御系の構成図である。

以下、本発明の実施例について図面を参照しながら説明する。なお、各図において、共通な機能を有する構成要素には同一の番号を付与し、その説明を省略する。また、以降、「フィードバック」は「ＦＢ」と略記する。例えば「フィードバック制御器は「ＦＢ制御器」と略記する。また「フィードフォワード」は「ＦＦ」と略記する。例えば「フィードフォワード制御器は「ＦＦ制御器」と略記する。

本実施例に係るモータ制御方式、およびそれを備えたモータ制御装置では、図３に示すように、遅れを含む制御対象１２に対して、遅れ補償器２とＦＢ制御器１６とでＦＢ制御系が構成されているものとする。

図３において、ＣＡおよびＡ（ｓ）は、各々制御対象に対して有効に機能する任意のＦＢ制御器３およびフィルタ１である。本実施例において、これらは特許文献１で設計されたフィルタ６１（例えば前述の式（１）、式（２））を有する図６に示した遅れ補償器６２と等価な補償性能を導くために好適に構成されるものである。

遅れ補償器２は、ＦＢ制御器３、フィルタ１、および制御対象のモデルから構成される。本実施例において制御対象のモデルは、ノミナルプラントモデル１４およびノミナルな遅れ要素モデル１５からなるものとし、これは実際の制御対象である制御対象１２とＦＢ遅れ要素１３とによる動特性を模擬したものである。すなわち、制御対象のモデルは、制御対象のダイナミクスを模擬するノミナルプラントモデルとフィードバック制御系の閉ループ内に内包される遅れ要素を模擬するノミナルな遅れモデルとからなる。

なお、フィルタやマイナーループ制御系等、遅れを発生させる要素が閉ループ系内に含まれる場合は、制御対象のモデルは、それらの遅れ要素のノミナルなモデルを含むものとしてもよい。

以降、制御対象１２とＦＢ遅れ要素１３とを直列に接続した伝達特性を単に制御対象と称する場合がある。

遅れ補償器２は、ＦＢ制御器１６が出力する操作量と、ＦＢ制御器１６が出力する操作量に対する制御対象の出力とを入力に持ち、目標値ｒに対するＦＢ信号を出力する。

遅れ補償器２の動作を図３に基づき説明する。遅れ補償器２は、任意のＦＢ制御器３の出力とＦＢ制御器１６が出力する操作量とを加減算器４で加算した信号に対する制御対象のモデルの応答を、ＦＢ制御器１６が出力する操作量に対する制御対象の応答出力から、加減算器３９で減じることでモデル誤差信号を算出する。

また、遅れ補償器２は、任意のＦＢ制御器３の出力とＦＢ制御器１６が出力する操作量とを加減算器４で加算した信号に対するプラントノミナルモデル１４の応答を予測ＦＢ信号として算出し、モデル誤差信号をフィルタ１で処理した信号と予測ＦＢ信号とを加減算器３５で加算して、目標値ｒに対するＦＢ信号として出力する。

ＦＢ制御器１６は、目標値ｒから遅れ補償器２の出力したＦＢ信号を加減算器３７で減じた偏差信号を入力に受けて、制御対象に対する操作量を生成する。

図３に示す遅れ補償器２を含むＦＢ制御系において、加減算器１８は制御対象の入力端に位置し、制御対象の入力端に外乱ｄが加わることが想定されている。

一般に知られたＳｍｉｔｈ法で遅れ補償器を構成する場合(図６でＮ＝１とする遅れ補償器６２の場合)、制御対象が原点に極を有する場合において、制御対象の入力端に加わるステップ外乱を定常偏差なく抑制できないという問題があった。これに対し、特許文献１で設計された、例えば、式（１）、（２）のフィルタＮを採用した遅れ補償器６２であれば、制御対象入力端に加わるステップ外乱を定常偏差なく抑制することができる。

本実施例における図３に示す遅れ補償器２は、特許文献１で設計された、例えば式（１）、（２）のフィルタＮを採用した遅れ補償器６２と等価な補償性能を持つように設計されるものである。

このために、遅れ補償器２のＣＡおよびＡ（ｓ）を、例えば以下の式（４）、（５）のように設計する。

但し、Ｃａは特許文献１で図６に示す遅れ補償器６２のフィルタ６１の設計の際に用いた、制御対象に対して有効に機能する任意のフィードバック制御器を示す。

式（４）、（５）のように設計された遅れ補償器は図４の遅れ補償器４２に相当し、遅れ補償器４２の入出力特性は、簡単な計算から、式（１）で示したフィルタＮを内包する図６の遅れ補償器６２と、入出力特性が等価になる。これを以下に説明する。

図６の遅れ補償器６２の入出力特性は次式で書ける。

他方、図３の遅れ補償器４２の入出力特性は、図３から導かれる次式（７）、（８）を入出力に関して整理して、式（９）のように書ける。

式（９）は、式（４）、（５）とすることで、式（６）と等しくなる。したがって、図３の遅れ補償器２に対して、式（４）、（５）のように設計された遅れ補償器４２は、式（１）で示したフィルタＮを内包する図６の遅れ補償器６２と入出力特性と等価になることがわかる。

また、遅れ補償器２のＣＡおよびＡ（ｓ）を、例えば以下の式（１０）、（１１）のように設計する。

式（１０）、（１１）のように設計された遅れ補償器２は、式（６）〜式（９）と同様の式展開により、式（２）で示したフィルタＮを内包する図６の遅れ補償器６２と、入出力特性が等価になることが確認できる。

式（４）〜（５）、式（１０）〜（１１）はいずれも、式（１）、（２）が含んでいたノミナルプラントモデル１４の伝達特性Ｐｍや、ノミナルな遅れ要素モデル１５の伝達特性ｅｘｐ（−τｍ・ｓ）を含まない、簡素な伝達関数になっていることがわかる。

このようにＣＡおよびＡ（ｓ）の伝達関数が、式（１）、（２）に比較して簡素化される理由は、式（１）、（２）が含んでいたＰｍやｅｘｐ（−τｍ・ｓ）の演算を、図中のノミナルプラントモデル１４とノミナルな遅れ要素モデル１５の演算と共通化できるようなブロック構成として遅れ補償器２を構成したためである。

次に、図３で示した遅れ補償器２の特性について、図１、２を用いて説明する。図１および図２の指令値応答ｒ→ｙおよび外乱応答ｄ→ｙは、各々図４、図３に示す指令値応答ｒ→ｙおよび外乱応答ｄ→ｙと等価であり、すなわち、図１、図２は各々図４、図３と応答が等価な制御系である。また、図１は図２でＡ（ｓ）＝１とした場合である。

まず、図１に基づき遅れ補償器２の特性について説明する。図１において、ｒｓ→ｙの伝達特性は、規範モデル型実ＦＢ制御系７によって与えられている。以降説明の簡単化のために、外乱は無いものとしｄ＝０とみなす。但しｄ≠０であった場合でも、以降の説明は成立ことに注意する。

ノミナルプラントモデル１４とノミナルな遅れ要素モデル１５、およびＦＢ制御器ＣＡ３を用いて、図１に示すようにモデルＦＢ制御系８を構成する。モデルＦＢ制御系８において、ｙは指令に相当し、ｕは応答ｒｓ→ｙｍにおけるＦＦ操作量とみなせる。したがって、モデルＦＢ制御系８はｒｓ→ｙの伝達特性を有する規範モデル型実ＦＢ制御系７の応答ｙに追従するように構成された、モデル追従型２自由度制御の構成になっている。したがってＦＢ制御器Ｃｂは、モデル応答ｙｍを実応答ｙに高応答に一致させる理想的なゲイン設定とすることでＦＦ制御器の役割を担い、ＦＢ制御器ＣＡは、モデル応答ｙｍと実応答ｙとの偏差を補償する役割を担う。ＦＢ制御器ＣＡは、２自由度制御の観点から、ＦＢ制御器Ｃｂとは独立に、偏差ｙ−ｙｍを安定かつロバストに抑制できるよう、設計することができる。

結果として図１の制御器構成は、モデル応答ｙｍ−実応答ｙ→０を高応答かつ、安定、ロバストに実現可能である。

また、図１において、ＣＡ＝０とした場合、一般に知られるＳｍｉｔｈ法（図６でＮ＝１とした場合）と等価になる。

図１に示すｙｉは、図３で説明した予測ＦＢ信号であり、ＣＡ＝０としたＳｍｉｔｈ法においてもその役割は変わらない。Ｓｍｉｔｈ法は、遅れを含む実応答ｙをモデル応答ｙｍで相殺し、遅れを含まない予測ＦＢ信号ｙｉに基づいてＦＢ制御器Ｃｂを駆動することで、遅れを補償するものである。このとき、制御対象が原点に極を有する場合や制御対象が不安定な場合、実応答ｙをモデル応答ｙｍで相殺することが困難となることが理由で、Ｓｍｉｔｈ法は一般に、制御対象が原点に極を有する場合や制御対象が不安定な場合には適用困難とされた。

本実施例の制御器構成においても、加減算器５および加減算器６によってｙｍ−ｙが成され、ＦＢ制御器Ｃｂは指令値ｒ−予測ＦＢ信号ｙｉに基づいてＦＢ制御を行う点で、遅れ補償の考え方はＳｍｉｔｈ法と同じである。但し本実施例の制御器構成は、前述のように、モデル応答ｙｍ−実応答ｙ→０を高応答かつ、安定、ロバストに実現可能である。したがって本実施例の制御器構成はモデル追従型２自由度制御の構成とすることによって、Ｓｍｉｔｈ法の欠点であったモデル応答ｙｍによる実応答ｙの相殺性を改善したものとみなすことができる。

図３と等価な制御系である図２は、任意のフィルタＡ（ｓ）が規範モデル型実ＦＢ制御系２７のＦＢ信号を処理するとともに、任意のフィルタＡ（ｓ）がモデル応答を処理し、処理結果を加減算器６に渡す構成となっている。すなわちモデル応答ｙｍ−実応答ｙを任意のフィルタＡ（ｓ）で処理する構成となっており、実応答ｙをモデル応答ｙｍで相殺する相殺特性を任意のフィルタＡ（ｓ）で調整できる構成である。但し、Ａ（ｓ）≠１である場合は、図２の構成ではモデル応答ｙｍと実応答ｙを別々にＡ（ｓ）でフィルタ処理する必要があり、演算コストの面で有利でない。この場合は図２と等価な伝達特性である図３に示す構成を採用する。図３の構成では、フィルタＡ（ｓ）はモデル応答ｙｍ−実応答ｙに対して一度のみ演算され、Ａ（ｓ）にかかる演算コストの重複を避けることができる。したがってＡ（ｓ）≠１である場合は図３の構成を採用することで、演算コスト面で図２の構成より有利になる。

上記のことから、特許文献１で設計されたフィルタＮに関して、例えば式（１）、式（２）で示されたＮを採用した場合、図１もしくは図３の構成で実装することで、特許文献１に記載の図６に示す構成で実装するよりも演算コストを低減することができる。また図１もしくは図３はモデル追従型２自由度制御の構成を成しモデル応答ｙｍ−実応答ｙ→０を高応答かつ、安定、ロバストに実現できることから、図１もしくは図３の構成によれば、Ｓｍｉｔｈ法の欠点であったモデル応答ｙｍによる実応答ｙの相殺性を改善でき、制御対象が原点に極を有する場合であっても、高応答かつ安定的に遅れを補償することが可能である。

次に、図３記載の本実施例の遅れ補償器２が、従来の遅れ補償器６２と比較して演算コストをどの程度低減できるかを、簡単な例を用いて説明する。

図６で示すＦＢ制御系において、フィルタ６１は式（１）で示すものを採用したとする。これに等価なＦＢ制御系は、前述のように図４で示す遅れ補償器４２を含むＦＢ制御系である。ＦＢ制御器ＣｂはＰＩ制御器とし、以下の式（１２）に示すようにＦＢ制御器Ｃｂは応答周波数ωｂで制御応答性を調整できるものとする。

但し、Ｎは任意の正の実数である。

また、簡単のためにノミナルな遅れ要素モデル１５の伝達特性をＰａｄｅ近似(１次)で以下の式（１３）のように近似した場合を考える。

さらに、式（１）に含まれる任意のＦＢ制御ＣａはＦＢ制御器Ｃｂと同構造を有すると仮定する。すなわち、式（３）の仮定を設け、ＦＢ制御器Ｃａは応答周波数ωａでωｂとは独立に制御性を調整できるものとする。

上記の仮定の下、式（１）のフィルタは次式（１４）、（１５）、（１６）となる。

図６において、ＦＢ制御器１６の操作量ｕと制御対象の出力からモデル誤差信号ｙｅが得られている場合、遅れ補償器６２の出力ｙｂは次式（１７）で算出される。

他方、図４において、ＦＢ制御器３の出力が以前の状態量として既に算出されている前提に立って、ＦＢ制御器１６の操作量ｕと制御対象の出力からモデル誤差信号ｙｅが得られている場合、遅れ補償器２の出力ｙｂは次式（１８）で算出される。

式（１７）、（１８）を比較すると、右辺第２項が異なっており、式（１８）の右辺第２項のほうが伝達関数の次数が低い。したがって、本実施例の遅れ補償器４２のほうが、従来の遅れ補償器６２に比べて、出力信号ｙｂの算出にかかる演算コストが低いことがわかる。

この例ではＰａｄｅ近似を1次としたが、より高次のＰａｄｅ近似とする場合は、式（１７）右辺第２項の伝達関数の次数が増大するため、本実施例の遅れ補償器４２による演算コストの低減がより効果的となることがわかる。

特許文献１で設計された式（１）、式（２）以外のフィルタＮであっても、フィルタＮが次式（１９）のように表現できるものとして設計された場合は、図３に示す遅れ補償器２の構成で、図６に示す遅れ補償器６２と等価な補償特性を実現でき、かつ図６に示す遅れ補償器６２よりも演算コストを低減できる。

例えば、図３の遅れ補償器２のフィルタＡ（ｓ）を式（２０）のように、

と定数γで定義した場合は、図５に示す遅れ補償器５２となる。証明は省略するが、この構成であっても、制御対象が原点に極を有する場合において制御対象の入力端に加わるステップ外乱を定常偏差なく抑制することが可能である。

上記説明したように、本実施例によれば、図３に示す遅れ補償器２は、従来技術で設計した様々なフィルタＮを採用した遅れ補償器６２と等価な補償性能を示すことができる包括性を有し、かつ従来技術の遅れ補償器６２に比べて演算コストを低減できる構成であることがわかる。

すなわち、図３に示す遅れ補償器２は、ディジタル演算装置等のハードウェアへ実装する際、従来技術と比較して制御性能の劣化なく、遅れ補償器６２のフィルタ６１にかかるハードウェアの演算コストを低減できる、実装に好適な制御方式である。

また、この制御方式によれば、より安価で低演算性能なハードウェアによる制御装置の提供が可能になる。

なお、実装対象であるディジタル演算装置等のハードウェアに演算リソースが十分ある場合は、本実施例で示した遅れ補償器２と等価な補償性能を示す遅れ補償器として、特許文献１に記載の技術で設計したフィルタ６１を用いて、ＦＢ制御系を図６のように実装してもよい。

以上のように、本実施例によれば、特許文献１で設計された遅れ補償器６２のフィルタ６１の処理が、フィルタ６１の分母に含まれるｅｘｐ（−τｍ・ｓ）と、フィルタ６１の分子・分母に含まれるノミナルプラントモデルＰｍの演算とを、Ｓｍｉｔｈ法で必要とされるノミナルな遅れ要素モデル１５とノミナルプラントモデル１４との演算処理で共通化した簡易な制御ブロック構成で実現できるため、特許文献１で設計された遅れ補償器６２の特徴・優位性を保持しつつ、ハードウェア実装において演算コストを低減できる、実装に好適なフィードバック制御方法、及びそれを備えたモータ制御装置を提供できる。

本実施例に係るモータ制御方式、およびモータ制御装置は、図７に示すＡＣサーボモータのカスケードＦＢ制御系における速度制御系７１を想定し、制御対象のモデルは具体的に次式（２１）、（２２）、（２３）に示すものとする。

Ｐｓｍは速度制御系におけるノミナルプラントモデル、Ｍｉは速度制御系におけるマイナーループ制御系である電流制御系を理想化したモデルであり、τｓｍは、電流制御系、及び速度制御系の閉ループに内包される全ての遅れの総和である。また、Ｊ、Ｋａ、Ｐｐは各々、イナーシャ、モータ定数、極対数であり、ωｉは電流制御系の応答周波数である。

式（２１）〜（２３）は、ＡＣサーボモータのカスケードＦＢ制御系における速度制御系の設計においては、制御対象が原点に極を有する問題を取り扱うことが必要なことを示している。

速度制御系の速度ＦＢ制御器７２はＰＩ制御器とし、次式（２４）、（２５）、（２６）とする。

但し、Ｌ、ωｓは各々折れ点比、速度制御系の応答周波数である。一般に、電流制御系を近似的に１と見なすために、ωｉはωｓの数〜１０倍程度に設定される。

速度制御系の高応答化のためにωｓを高めると、ωｉを同時に高めない限り、電流制御系が１に近似できなくなり、遅れ要素と見なす必要がある。この場合電流制御系は式（２３）に示すように１次遅れ要素であり、これを遅れ要素と見なす必要がある。

本実施例では、電流制御系を遅れ要素と見なす。この問題設定において、特許文献１では図８に示す遅れ補償器８２が構成され、フィルタ８１の設計例として次式（２７）が挙げられている。

但し、Ｃｓａは、式（２８）に示すように、

速度ＦＢ制御器８６と同構造を持ちながら、その制御設計パラメータは速度ＦＢ制御器８６とは独立に定められるものである。

従来技術によれば式（２７）の分母には、ｅｘｐ（−τｍ・ｓ）に加えて電流制御系の応答Ｍｉも含まれ、式（２７）のフィルタの伝達関数の次数は高くなる傾向にある。このため式（２７）をディジタル演算装置７１３で処理する場合は、高い演算コストが必要とされる。

本実施例におけるＡＣサーボモータのカスケードＦＢ制御系における速度制御系の構成を図９に示す。図９において、本実施例における遅れ補償器９２は、速度ＦＢ制御器８６が出力する操作量ｕと、速度ＦＢ制御器８６が出力する操作量ｕに対する制御対象であるＡＣサーボモータの回転速度のセンサ検出値ｙとを入力に持ち、目標回転速度ｒに対する速度ＦＢ信号ｙｂを出力する。

遅れ補償器９２の動作を図９に基づき説明する。遅れ補償器９２は、制御対象であるＡＣサーボモータに対する任意の速度ＦＢ制御器９３の出力と速度ＦＢ制御器８６が出力する操作量とを加減算器９４で加算した信号に対する制御対象のモデルの回転速度応答を、ＦＢ制御器８６が出力する操作量に対する制御対象であるＡＣサーボモータの回転速度のセンサ検出値ｙから、加減算器８９で減じることでモデル誤差信号ｙｅを算出する。

また、遅れ補償器９２は、任意の速度ＦＢ制御器９３の出力と速度ＦＢ制御器８６が出力する操作量とを加減算器９４で加算した信号に対するプラントノミナルモデル８４の応答を予測ＦＢ信号として算出し、モデル誤差信号をフィルタ９１で処理した信号と予測ＦＢ信号とを加減算器９５で加算して、目標回転速度ｒに対する速度ＦＢ信号ｙｂとして出力する。

速度ＦＢ制御器８６は、目標回転速度ｒから遅れ補償器９２の出力した速度ＦＢ信号ｙｂを加減算器８７で減じた偏差信号を入力に受けて、制御対象に対する操作量ｕを生成する。

本実施例における図９に示す遅れ補償器９２において、ＣｓＡおよびＡｓ（ｓ）は例えば以下の式（２９）、（３０）のように設計する。

但し、式（２９）中のＣｓａは、式（２８）で示したものである。

このように設計された遅れ補償器９２は、簡単な演算から、特許文献１で設計された式（２７）、（２８）で示されるフィルタＮを内包する遅れ補償器８２と等価な入出力特性を示すことが確認できる。すなわち、式（２９）、（３０）のように設計された遅れ補償器９２は、特許文献１で設計された式（２７）、（２８）のフィルタを内包する遅れ補償器８２と等価な補償性能を有する。

式（２９）、（３０）はいずれも、式（２７）が含んでいたノミナルプラントモデル８４の伝達特性Ｐｍや、ノミナルな遅れ要素モデル８５の伝達特性Ｍｉ・ｅｘｐ（−τｍ・ｓ）を含まない、簡素な伝達関数になっていることがわかる。

このように、ＣｓＡおよびＡｓ（ｓ）の伝達関数が、式（２７）に比較して簡素化される理由は、式（２７）が含んでいたＰｍやＭｉ・ｅｘｐ（−τｍ・ｓ）の演算を、ノミナルプラントモデル８４とノミナルな遅れ要素モデル８５の演算と共通化できるようなブロック構成として遅れ補償器９２が構成されているためである。

上記説明したように、本実施例によれば、図９に示すＡＣサーボモータの速度制御系における遅れ補償器９２は、従来技術で設計した様々なフィルタＮを採用した遅れ補償器８２と等価な補償性能を示すことができ、かつ従来技術の遅れ補償器８２に比べて演算コストを低減できる構成となっている。

すなわち、図９に示す遅れ補償器９２は、ディジタル演算装置７１３へ実装する際、従来技術と比較して制御性能の劣化なく、遅れ補償器８２のフィルタ８１にかかるディジタル演算装置７１３の演算コストを低減できる、実装に好適な制御方式である。

また、この制御方式によれば、より安価で低演算性能なディジタル演算装置７１３による制御装置の提供が可能になる。

なお、ＡＣサーボモータの速度制御系において、従来技術を用いて遅れ補償器８２のフィルタ８１が、下式（３１）、

のように設計された場合でも、本実施例において、図９に示す遅れ補償器９２において、下式（３２）、

のように設計すれば、図９に示す遅れ補償器７２と式（３１）のフィルタを内包する遅れ補償器８２は等価な補償特性となる。

これにおいて、例えば、下式（３３）のように、

定数γで定義した場合であっても、制御対象が原点に極を有する場合において、制御対象の入力端に加わるステップ外乱を定常偏差なく抑制することが可能である。式（３３）であれば、式（３０）との比較から、特段の演算コストの増加無く、式（２８）を採用した遅れ補償器９２は実装に好適な制御方式であるといえる。

また、この制御方式によれば、より安価で低演算性能なディジタル演算装置７１３による制御装置の提供が可能になる。

１，６１，８１、９１：フィルタ、２、４２、５２、６２、８２、９２：遅れ補償器、３，１６，９３：フィードバック制御器、４，５、６、１８、３５，３７，３９：加減算器、７、２７：規範モデル型実フィードバック制御系、８：モデルフィードバック制御系、１２：制御対象、１３：フィードバック遅れ要素、１４：ノミナルプラントモデル、１５：ノミナルな遅れ要素モデル、７１：ＡＣサーボモータの速度制御系、７７：ＡＣサーボモータ、７８：電流検出器、７１３：ディジタル演算装置

Claims (10)

1. 制御対象のモデルと任意のフィルタ１と任意のフィードバック制御器１とから構成される遅れ補償器１を含むフィードバック制御方法であって、
   前記制御対象のモデルは、制御対象のダイナミクスを模擬するノミナルプラントモデルと前記フィードバック制御系の閉ループ内に内包される遅れ要素を模擬するノミナルな遅れモデルとからなり、
   前記遅れ補償器１は、前記制御対象に対してフィードバック制御を行うフィードバック制御器２が出力する操作量と制御対象の出力信号とを入力信号とし、
   前記操作量と、前記遅れ補償器１が含む前記任意のフィードバック制御器１の出力とを加減算器で加算した信号に対する前記ノミナルプラントモデルの出力信号を理想フィードバック信号とし、前記操作量と、前記遅れ補償器１が含む前記任意のフィードバック制御器１の出力とを加減算器で加算した信号に対する前記制御対象のモデルの出力信号と、前記制御対象の出力信号とを加減算器で減じて得た信号をモデル誤差信号とし、該モデル誤差信号を前記任意のフィードバック制御器１の入力とするとともに、前記モデル誤差信号を前記任意のフィルタ１で処理した信号と前記理想フィードバック信号とを加減算器で加算した信号を出力信号とするものであって、
   前記フィードバック制御器２は、前記遅れ補償器１の前記出力信号と目標値信号との偏差を加減算器で算出し、該偏差を基に前記制御対象に対してフィードバック補償を行うことを特徴とするフィードバック制御方法。
2. 請求項１に記載のフィードバック制御方法であって、
   前記任意のフィルタ１は、その伝達特性が0より大きい任意の実数であることを特徴とするフィードバック制御方法。
3. 請求項１に記載のフィードバック制御方法であって、
   前記任意のフィルタ１は、その伝達特性が１であることを特徴とするフィードバック制御方法。
4. 制御対象のモデル及びフィルタ２から構成される遅れ補償器２を含むフィードバック制御方法であって、
   前記制御対象のモデルは制御対象のダイナミクスを模擬するノミナルプラントモデルと前記フィードバック制御系の閉ループ内に内包される遅れ要素を模擬するノミナルな遅れモデルとからなり、
   前記遅れ補償器２は、前記制御対象に対してフィードバック制御を行うフィードバック制御器２が出力する操作量と制御対象の出力信号とを入力信号とし、
   前記制御対象の出力信号と前記フィードバック制御器２が出力する操作量に対する前記制御対象のモデルの出力信号とを加減算器で減じて得た誤差信号に対して前記フィルタ２を作用させた結果の信号と、前記フィードバック制御器２が出力する操作量に対する前記ノミナルプラントモデルの出力信号とを加減算器で加え合わせて得た信号を出力信号とするものであって、
   前記フィードバック制御器２は、前記遅れ補償器２の前記出力信号と目標値信号との偏差を加減算器で算出し、該偏差を基に前記制御対象に対して補償を行うものであって、
   前記フィルタ２は、前記制御対象に対する任意のフィードバック制御器３と、前記制御対象のモデルと、前記制御対象に対する任意のフィードバック制御器３と前記制御対象のモデルで構成される閉ループ系の伝達関数と、前記閉ループ系の一巡伝達関数とを、任意に用いて和差積商の形で構成した関数とすることを特徴とするフィードバック制御方法。
5. 請求項１に記載のフィードバック制御方法であって、
   前記任意のフィードバック制御器１は、請求項４に記載の任意のフィードバック制御器３と等価な伝達特性を有するものであって、
   前記任意のフィルタ１は、前記遅れ補償器１の入出力伝達特性が請求項４に記載の遅れ補償器２の入出力特性と等価になるよう、適切な次数を有する伝達関数として与えられていることを特徴とするフィードバック制御方法。
6. 制御対象のモデルと任意のフィルタ１と任意のフィードバック制御器１とから構成される遅れ補償器１を含むフィードバック制御系を採用したモータ制御装置であって、
   前記制御対象のモデルは、制御対象のダイナミクスを模擬するノミナルプラントモデルと前記フィードバック制御系の閉ループ内に内包される遅れ要素を模擬するノミナルな遅れモデルとからなり、
   前記遅れ補償器１は、前記フィードバック制御系を構成し制御対象に対してフィードバック制御を行うフィードバック制御器２が出力する操作量と制御対象の出力信号とを入力信号とし、
   前記操作量と、前記遅れ補償器１が含む前記任意のフィードバック制御器１の出力とを加減算器で加算した信号に対する前記ノミナルプラントモデルの出力信号を理想フィードバック信号とし、前記操作量と、前記遅れ補償器１が含む前記任意のフィードバック制御器１の出力とを加減算器で加算した信号に対する前記制御対象のモデルの出力信号と、前記制御対象の出力信号とを加減算器で減じて得た信号をモデル誤差信号とし、該モデル誤差信号を前記任意のフィードバック制御器１の入力とするとともに、前記モデル誤差信号を前記任意のフィルタ１で処理した信号と前記理想フィードバック信号とを加減算器で加算した信号を出力信号とするものであって、
   前記フィードバック制御器２は、前記遅れ補償器１の前記出力信号と目標値信号との偏差を加減算器で算出し、該偏差を基に前記制御対象に対してフィードバック補償を行うことを特徴とするモータ制御装置。
7. 請求項６に記載のモータ制御装置であって、
   前記任意のフィルタ１は、その伝達特性が0より大きい任意の実数であることを特徴とするモータ制御装置。
8. 請求項６に記載のモータ制御装置であって、
   前記任意のフィルタ１は、その伝達特性が１であることを特徴とするモータ制御装置。
9. 制御対象のモデル及びフィルタ２から構成される遅れ補償器２とフィードバック制御器２から成るフィードバック制御系を採用したモータ制御装置であって、
   前記制御対象のモデルは制御対象のダイナミクスを模擬するノミナルプラントモデルと前記フィードバック制御系の閉ループ内に内包される遅れ要素を模擬するノミナルな遅れモデルとからなり、
   前記遅れ補償器２は、前記フィードバック制御器２が出力する操作量と制御対象の出力信号とを入力信号とし、
   前記制御対象の出力信号と前記フィードバック制御器２が出力する操作量に対する前記制御対象のモデルの出力信号とを加減算器で減じて得た誤差信号に対して前記フィルタ２を作用させた結果の信号と、前記フィードバック制御器２が出力する操作量に対する前記ノミナルプラントモデルの出力信号とを加減算器で加え合わせて得た信号を出力信号とするものであって、
   前記フィードバック制御器２は、前記遅れ補償器２の前記出力信号と目標値信号との偏差を加減算器で算出し、該偏差を基に前記制御対象に対して補償を行うものであって、
   前記フィルタ２は、前記制御対象に対する任意のフィードバック制御器３と、前記制御対象のモデルと、前記制御対象に対する任意のフィードバック制御器３と前記制御対象のモデルで構成される閉ループ系の伝達関数と、前記閉ループ系の一巡伝達関数とを、任意に用いて和差積商の形で構成した関数とすることを特徴とするモータ制御装置。
10. 請求項６に記載のモータ制御装置であって、
    前記任意のフィードバック制御器１は、請求項９に記載の任意のフィードバック制御器３と等価な伝達特性を有するものであって、
    前記任意のフィルタ１は、前記遅れ補償器１の入出力伝達特性が請求項９に記載の遅れ補償器２の入出力特性と等価になるよう、適切な次数を有する伝達関数として与えられていることを特徴とするモータ制御装置。

Images