JPH0721088A - 半導体記憶装置 - Google Patents

Abstract

(57)【要約】 【目的】不揮発性の記憶部を持つ半導体記憶装置の記憶
部のデータを出力する際に、出力データにマスクをか
け、記憶部のデータの機密性を向上させる。 【構成】不揮発性のメモリ１，外部インタフェース部
３，アドレス制御部２，フィルター部４，内部データバ
ス５，全体の制御部６から成る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体記憶装置に関し、
特にメモリに書き込まれた機密性の高いデータを読み出
す際に、データにマスクをかけ、データの所有者以外は
正しくデータが読み出され無いように、データの機密性
を向上させた半導体記憶装置に関する。

【０００２】

【従来の技術】従来の半導体記憶装置を示す図４を参照
すると、この装置は、メモリ７と、アドレス制御部８
と、外部インタフェース部９と、内部データバス１０
と、制御部１１とから構成されている。

【０００３】メモリ７に対するデータの書き込みは、外
部機器（以下、ＰＲＯＭライターと称する）による方法
と製造上で書き込む方法とが有り、一方データの読みだ
しは、ＰＲＯＭライターによる方法と外部半導体ＩＣ
（例えばマイクロコンピュータ等）による方法とがあっ
た。

【０００４】その例として、ＮＥＣ製の半導体記憶装置
μＰＤ２７Ｃ２０００１に対するＰＲＯＭライターの制
御を示す（参考文献μＰＤ２７Ｃ２０００１ データ・
シート 資料番号ＩＣ−７２３４Ｂ）。

【０００５】図５にμＰＤ２７Ｃ２０００１のブロック
図を示す。図６に書き込みモードのタイミング図を示
す。図７に書き込みモードのフロー図を示す。図８に読
み込みモードのタイミング図を示す。

【０００６】従来の半導体記憶装置を示す図５〜図８に
よれば、ＰＲＯＭライターは、書き込みモード時、次の
ように書き込みモードに入る。

【０００７】１）Ｖｐｐ＝＋１２．５［Ｖ］，Ｖｃｃ＝
＋６．５［Ｖ］の電圧を制御部１１に印加する。

【０００８】２）アドレス制御部８に、アドレス・デー
タ（Ａ０〜Ａ１７）を入力、外部インタフェース部９
に、メモリ７のデータ（Ｏ０〜Ｏ７）を入力する。

【０００９】３）制御部１１のＰＧＭ（反転値）端子を
Ｈｉｇｈレベル（＋６．５［Ｖ］）→Ｌｏｗレベル
（０．０［Ｖ］）→Ｈｉｇｈレベルにする事により、デ
ータ（Ｏ０〜Ｏ７）が書き込まれる。

【００１０】以上の書込み状態を示す図７を参照する
と、図中のＧは開始アドレス，Ｎはプログラムの最終ア
ドレスをそれぞれ示し、まず処理７０でアドレスを開始
アドレスとし、次の処理７１で各電圧を制御部に印加
し、処理７２，７３，７５を経て、判断の処理７６，７
４を介して、再び処理７３へもどるか、Ｘ＝１０の場合
は処理８２で不良品と判断する。

【００１１】次に処理７８で最終アドレスでない場合に
は、処理７７を経て処理７２にもどり、最終アドレス
（Ｎ）となる場合は、処理７９を経て、判断の処理８０
で全パス（ＡＬＬ ＰＡＳＳ）の場合は処理８１で書込
み終了となり、パス（ＰＡＳＳ）の場合は処理７９へも
どり、フェイル（ＦＡＩＬ）の場合は不良品となる。

【００１２】４）メモリ７のデータを読み出すとき、図
８に示すように、ＰＲＯＭライターは、次のような２種
類の方法により行っている。

【００１３】Ｖｐｐ＝＋１２．５［Ｖ］，Ｖｃｃ＝＋
６．５［Ｖ］の電圧を制御部１１に印加し、また、アド
レス制御部８にアドレス・データ（Ａ０〜Ａ１７）を入
力する。制御部１１のＯＥ（反転値）端子をＨｉｇｈレ
ベル（＋６．５［Ｖ］）→Ｌｏｗレベル（０．０
［Ｖ］）→Ｈｉｇｈレベルにする事により、データ（Ｏ
０〜Ｏ７）が外部インタフェース９に出力される（図６
参照）。

【００１４】Ｖｐｐ＝＋５．０［Ｖ］，Ｖｃｃ＝＋
５．０［Ｖ］の電圧を制御部１１に印加し、またアドレ
ス制御部８にアドレス・データ（Ａ０〜Ａ１７）を入力
する。制御部１１のＯＥ（反転値）端子をＨｉｇｈレベ
ル（＋５．０［Ｖ］）→Ｌｏｗレベル（０．０［Ｖ］）
→Ｈｉｇｈレベルにする事により、データ（Ｏ０〜Ｏ
７）が外部インタフェース９に出力される（図８参
照）。

【００１５】また、製造上既にデータが書き込まれた半
導体記憶装置の読みだしの例として、ＮＥＣ製半導体記
憶装置μＰＤ２３Ｃ２０００１に対する外部半導体ＩＣ
の制御を示す。

【００１６】読みだしのタイミングはで示した方法と
同じである（ただし、μＰＤ２３Ｃ２０００１にはＶｐ
ｐ端子は無い）。

【００１７】以上の方法を繰り返すことで、容易にメモ
リ７のデータが読み出されていた。

【００１８】

【発明が解決しようとする課題】上述した従来の半導体
記憶装置では、データ所有者により書き込まれた機密性
の高いデータは、ＰＲＯＭライター，または外部半導体
ＩＣ等により、データ所有者以外にも容易に読み出され
ていた。

【００１９】そこで、本発明の目的は、以上の欠点を解
決するために、外部インタフェース部と内部データバス
との間に、フィルター部を配する事により、データの所
有者以外に、機密性の高いデータを読みとられる事を防
ぐ半導体記憶装置を提供することにある。

【００２０】

【課題を解決するための手段】本発明の半導体記憶装置
の構成は、電気的に読みだしが可能で、電気的にデータ
の書き込みが可能または製造上で既にデータが書き込ま
れている不揮発性のメモリと、前記メモリのアドレスを
制御するアドレス制御部と、前記メモリのデータを外部
に出力する外部インタフェース部と、前記メモリのデー
タをマスクするフィルター部と、内部データバスと、前
記アドレス制御部，前記外部インタフェース部，前記フ
ィルター部を制御する制御部とを備えることを特徴とす
る。

【００２１】

【実施例】本発明の一実施例のブロック図を示す図１を
参照すると、この半導体記憶装置は、メモリ１と、この
メモリ１のアドレスを制御するアドレス制御部２と、メ
モリ１のデータを外部に出力する外部インタフェース部
３と、メモリ１のデータをマスクするフィルター部４
と、内部データバス５と、アドレス制御部２，外部イン
タフェース部３，フィルター部４を制御する制御部６と
を備える。

【００２２】図１のフィルター部４の第１の例を示す図
２を参照すると、この第１の例は、メモリ１の任意のア
ドレスで指定されたデータを用いて、メモリ１のデータ
の任意のビットをマスクするフィルター部４が示されて
いる。

【００２３】このフィルター部４は、メモリ１からの内
部データバス１２と、マスク用データを保存するＲＡＭ
（初期データは全ビット“１”）１３と、メモリ１の任
意のアドレスで指定されたデータを保存するＲＡＭ（初
期データは全ビット“１”）１４と、データのビット毎
に配された論理演算部（排他的論理和の機能を有する）
１５と、論理演算部１５の各ビット毎に、結果が“１”
を受けると内部データバス１２からの信号によらず出力
の各ビットが“０”になる外部インタフェース部１６と
を備える。

【００２４】次に、図１のフィルター部４の第２の例を
示す図３を参照すると、この第２の例は、メモリ１の任
意のアドレスで指定されたデータを用いて、メモリ１の
データの全てのビットをマスクするフィルター部４が示
されている。

【００２５】この第２の例は、メモリ１からの内部デー
タバス１７１〜１７ｎと、マスク用データを保存するＲ
ＡＭ（初期データは全ビット“１”）１８１〜１８ｎ
と、メモリ１の任意のアドレスで指定されたデータを保
存するＲＡＭ（初期データは全ビット“１”）１９１〜
１９ｎと、データのビット毎に配された論理演算部（排
他的論理和の機能を有する）２０１〜２０ｎと、論理演
算部２０の各ビットからの結果を受け、１つでも“０”
があると内部データバス１７からの信号によらず出力の
各ビットが“０”になる外部インタフェース部２１０〜
２１ｎとを備える。

【００２６】次に図１，図２を用いて、本実施例の動作
を順に説明する。

【００２７】メモリ１が電気的に読みだし書き込み可能
な不揮発性の特性を持つ場合、データの書き込み時に
は、次の１），２）の順に機能する。

【００２８】１）制御部６に外部より制御信号を入力
し、メモリ１を書き込みモードにする。

【００２９】２）任意に指定されたアドレスに０ＦＦＨ
以外のデータを書き込んでおく。このデータがフィルタ
ー部４の為のマスク用データとなる。

【００３０】次に、データの読み込み時、次のように機
能する。

【００３１】３）制御部６に外部より制御信号を入力
し、メモリ１を読み込みモードにする。

【００３２】４）制御部６に外部より制御信号と２）で
書き込んだマスク用データを入力し、ＲＡＭ１３にデー
タを書き込む。制御信号により、メモリ１の任意に指定
されたアドレスのデータをＲＡＭ１４に書き込む。

【００３３】次に、論理演算部１５の制御を次のように
行う。

【００３４】５）論理演算部１５は、制御部６からの制
御を受け、ＲＡＭ１３とＲＡＭ１４のデータとの排他的
論理和を行い、外部インタフェース部１６に演算結果を
出力する。

【００３５】６）外部インタフェース部１６は、論理演
算部１５からの出力に従い、内部データバス１２にマス
クをかける。

【００３６】７）外部より、アドレス制御部２にアドレ
スデータ，制御部６に読みだし用の制御信号を入力し、
アドレスデータに従い、メモリ１は内部データバス５に
データを出力する。

【００３７】８）７）を繰り返すことにより、任意のデ
ータを読み出す。

【００３８】以上のことをする事によりデータは正常に
読み出すことができる。

【００３９】しかし、従来のＰＲＯＭライター等では、
本実施例のメモリ１のデータを読み出すと、４）のマス
クを解除する為のデータの書き込みができない為、ＲＡ
Ｍ１３の値が全て“１”のままとなり、５）の演算結果
で“０”のビットが発生し、６）で全てのアドレスのデ
ータにマスクがかかることとなる。

【００４０】メモリ１のデータが製造上で書き込まれて
いて電気的に読みだしのみ可能な不揮発性の特性を持つ
場合、データの書き込み時には、次のようになる。

【００４１】半導体記憶装置の前に、例えばａ）データ
がプログラムであるとすれば、プログラム作成時にマス
ク用のアドレスとデータを指定しておく。ｂ）データが
プログラムでないとき、任意のアドレスにマスク用デー
タを設定しておく。このａ），ｂ）のデータを用いて半
導体記憶装置を製造する。

【００４２】データの読みだし時の方法は上述の３）〜
８）と同様に行い、データは正常に読み出すことができ
る。

【００４３】しかし、従来の読み込みタイミングでは、
本実施例のメモリ１のデータを読み出すと、４）のマス
クを解除する為のデータの書き込みができない為、ＲＡ
Ｍ１３の値が全て“１”のままである為、５）の演算結
果で“０”のビットが発生し、６）で全てのアドレスの
データにマスクがかかることとなる。

【００４４】上述した第１の例（図２）では任意のビッ
トのデータのみにマスクがかかり、第２の例（図３）で
は全てのデータが“０”で出力される。

【００４５】以上により、正常なデータが読み出せなく
なり、データの機密保持ができる。また、データに機密
保持の必要性が無い場合、書き込み時に任意のアドレス
へデータ０ＦＦＨを書き込んでおけば、従来の半導体記
憶装置と同様な方法でも読み出すことが可能である。

【００４６】

【発明の効果】以上説明したように、本発明は、メモリ
のデータをマスクするフィルター部を設けることによ
り、以下の効果がある。

【００４７】機密性の高いデータを、データ所有者以外
からの読みとりを防ぐことができるから、半導体記憶装
置を使用した製品の複製や、第３者によるデータの改造
による本来の製品の信頼性の低下等を防ぐことが可能と
なる。

【図面の簡単な説明】

【図１】本発明の一実施例のブロック図である。

【図２】一実施例内のフィルター部の第１の例のブロッ
ク図である。

【図３】一実施例内のフィルター部の第２の例のブロッ
ク図である。

【図４】従来の半導体記憶装置のブロック図である。

【図５】従来の「μＰＤ２７Ｃ２０００１」のブロック
図である。

【図６】図５の書き込み時のタイミング図である。

【図７】図５の書き込みモードのフロー図である。

【図８】図５の読み込みモードのタイミング図である。

【符号の説明】

１，７ メモリ ２，８ メモリのアドレスを制御するアドレス制御部 ３，９ メモリのデータをＩＣの外部に出力する外部
インタフェース部 ４ メモリのデータをマスクするフィルター部 ５，１０ 内部データバス ６，１１ アドレス制御部，外部インタフェース部，
フィルター部を制御する制御部 １２，１７１〜１７ｎ メモリからの内部データバス １３，１８１〜１８ｎ マスク用データを保存するＲ
ＡＭ １４，１９１〜１９ｎ メモリの任意のアドレスで指
定されたデータを保存するＲＡＭ １５，２０１〜２０ｎ データのビット毎に配された
論理演算部（排他的論理和の機能を持つ） ２１０〜２１ｎ 論理演算部の各ビットからの結果を
受け、１つでも“０”があると内部データバスからの信
号によらず出力の各ビットが“０”になる外部インタフ
ェース部

Claims (2)

【特許請求の範囲】
1. 【請求項１】 電気的に読みだしが可能で、電気的にデ
   ータの書き込みが可能または製造上で既にデータが書き
   込まれている不揮発性のメモリと、前記メモリのアドレ
   スを制御するアドレス制御部と、前記メモリのデータを
   外部に出力する外部インタフェース部と、前記メモリの
   データをマスクするフィルター部と、内部データバス
   と、前記アドレス制御部，前記外部インタフェース部，
   前記フィルター部を制御する制御部とを備えることを特
   徴とする半導体記憶装置。
2. 【請求項２】 前記フィルター部は、メモリ内のすべて
   のデータビットをマスクする機能を有する請求項１記載
   の半導体記憶装置。