JPH0721050A - 完全クロック同期形２重系回路 - Google Patents
完全クロック同期形２重系回路Info
- Publication number
- JPH0721050A JPH0721050A JP5161879A JP16187993A JPH0721050A JP H0721050 A JPH0721050 A JP H0721050A JP 5161879 A JP5161879 A JP 5161879A JP 16187993 A JP16187993 A JP 16187993A JP H0721050 A JPH0721050 A JP H0721050A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- data
- output
- mpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Retry When Errors Occur (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】
【目的】バックワードエラーリカバリー方式を実現でき
るようにしてシステムの高信頼化を図る。 【構成】マスク回路41を、ＯＲ回路42と、インバータ43
と、Ｄ−フリップフロップ回路44と、ＡＮＤ回路45と、
によって構成し、ＭＰＵ31Ａ、31Ｂの入出力データに不
一致が発生した時、ＲＴＲＹＮＧ信号が出力されてから
所定期間、コンパレータ34から強制的に出力されるＤＳ
ＡＣＫ信号がフェールセーフ照合回路の比較回路22に出
力されないようにマスク回路41でマスクする。
るようにしてシステムの高信頼化を図る。 【構成】マスク回路41を、ＯＲ回路42と、インバータ43
と、Ｄ−フリップフロップ回路44と、ＡＮＤ回路45と、
によって構成し、ＭＰＵ31Ａ、31Ｂの入出力データに不
一致が発生した時、ＲＴＲＹＮＧ信号が出力されてから
所定期間、コンパレータ34から強制的に出力されるＤＳ
ＡＣＫ信号がフェールセーフ照合回路の比較回路22に出
力されないようにマスク回路41でマスクする。
Description
【０００１】
【産業上の利用分野】本発明は、高い安全性が要求され
る完全クロック同期形２重系回路に関し、特にバックワ
ードエラーリカバリー方式を採用してシステムの高信頼
化を実現する技術に関する。
る完全クロック同期形２重系回路に関し、特にバックワ
ードエラーリカバリー方式を採用してシステムの高信頼
化を実現する技術に関する。
【０００２】
【従来の技術】従来より、システムとしての信頼度を高
めるに、フォールトトレランス技法が用いられている。
かかるフォールトトレランス技法としては、誤り訂正、
再試行（命令レベル）、予備装置への切り替え等があ
る。再試行によるものでは、従来より、ソフトウェアで
実現するものとして「バックワードエラーリカバリー」
方式と呼ばれるものがあり、この方式は誤りを検出した
時点で、今までの処理過程でのあるポイントに戻って処
理の再試行を行うものである。
めるに、フォールトトレランス技法が用いられている。
かかるフォールトトレランス技法としては、誤り訂正、
再試行（命令レベル）、予備装置への切り替え等があ
る。再試行によるものでは、従来より、ソフトウェアで
実現するものとして「バックワードエラーリカバリー」
方式と呼ばれるものがあり、この方式は誤りを検出した
時点で、今までの処理過程でのあるポイントに戻って処
理の再試行を行うものである。
【０００３】またハードウェアで再試行を実現するもの
としては、「完全クロック同期形２重系回路」（特願平
３−１０７３５０号公報）が本出願人によって提案され
ている。この回路は、２重系の一方が監視系の役割を担
い、２つの処理が一致したときのみ機能する「２重化−
１重」回路であり、２重系でデータの不一致が発生した
時には、マシンサイクル毎に再試行及び故障検出を行う
回路である。
としては、「完全クロック同期形２重系回路」（特願平
３−１０７３５０号公報）が本出願人によって提案され
ている。この回路は、２重系の一方が監視系の役割を担
い、２つの処理が一致したときのみ機能する「２重化−
１重」回路であり、２重系でデータの不一致が発生した
時には、マシンサイクル毎に再試行及び故障検出を行う
回路である。
【０００４】ところで前記バックワードエラーリカバリ
ー方式では、故障による影響が広範囲に広がってしまっ
てからリカバリー処理を実行しても効果は少ないと考え
られる為、バックワードエラーリカバリー方式の実現に
は故障を早期に発見することが必要である。その点、前
記完全クロック同期形２重系回路はマシンサイクル毎に
故障検出を行う回路であるので、完全クロック同期形２
重系回路によって故障を検出し、故障を検出した時、前
記バックワードエラーリカバリー方式によって故障原因
を検出すれば、故障も早期に発見することが出来、その
意味からも完全クロック同期式は優れた方式といえる。
ー方式では、故障による影響が広範囲に広がってしまっ
てからリカバリー処理を実行しても効果は少ないと考え
られる為、バックワードエラーリカバリー方式の実現に
は故障を早期に発見することが必要である。その点、前
記完全クロック同期形２重系回路はマシンサイクル毎に
故障検出を行う回路であるので、完全クロック同期形２
重系回路によって故障を検出し、故障を検出した時、前
記バックワードエラーリカバリー方式によって故障原因
を検出すれば、故障も早期に発見することが出来、その
意味からも完全クロック同期式は優れた方式といえる。
【０００５】図３は、かかる完全クロック同期形２重系
回路を示すものである。図３において、完全クロック同
期形２重系回路は２個のＭＰＵを備えており、２個のＭ
ＰＵの入力情報または出力情報を照合して一致・不一致
を判定するフェールセーフ照合回路（比較回路21と不一
致保持回路22）と、不一致が発生した時に電源等をオフ
するための正常リレー11と、が備えられている。フェー
ルセーフ照合回路は、入力した２つのデータが一致して
いるときのみ入力データに応じて交番信号を出力する
が、一旦比較する２つのデータに不一致が発生すると交
番信号の出力を停止し、以降たとえデータが一致しても
交番信号を出力することはないようにフェイルセーフに
構成された回路である。
回路を示すものである。図３において、完全クロック同
期形２重系回路は２個のＭＰＵを備えており、２個のＭ
ＰＵの入力情報または出力情報を照合して一致・不一致
を判定するフェールセーフ照合回路（比較回路21と不一
致保持回路22）と、不一致が発生した時に電源等をオフ
するための正常リレー11と、が備えられている。フェー
ルセーフ照合回路は、入力した２つのデータが一致して
いるときのみ入力データに応じて交番信号を出力する
が、一旦比較する２つのデータに不一致が発生すると交
番信号の出力を停止し、以降たとえデータが一致しても
交番信号を出力することはないようにフェイルセーフに
構成された回路である。
【０００６】また、コンパレータ34、ＮＧカウンタ35、
及びオフディレー回路36は、例えば電源をオフする必要
がないような一過性のノイズによる不一致が発生した
時、所定回数、リトライするために備えられた回路であ
る。次に動作について説明する。コンパレータ34では、
ＭＰＵ31Ａ、31Ｂのデータの一致・不一致が検出され
る。データが一致している場合には、ＭＰＵ31Ａ、31Ｂ
とフェールセーフ照合回路に応答信号（ＤＳＡＣＫ）が
出力される。ＭＰＵ31Ａ、31Ｂでは、応答信号を入力す
ると次のマシンサイクルを起動し、フェールセーフ照合
回路21はこの応答信号をデータラッチ信号として入力
し、データバス上のデータをラッチする。この場合、デ
ータが一致しているので、正常リレー11は扛上する。
及びオフディレー回路36は、例えば電源をオフする必要
がないような一過性のノイズによる不一致が発生した
時、所定回数、リトライするために備えられた回路であ
る。次に動作について説明する。コンパレータ34では、
ＭＰＵ31Ａ、31Ｂのデータの一致・不一致が検出され
る。データが一致している場合には、ＭＰＵ31Ａ、31Ｂ
とフェールセーフ照合回路に応答信号（ＤＳＡＣＫ）が
出力される。ＭＰＵ31Ａ、31Ｂでは、応答信号を入力す
ると次のマシンサイクルを起動し、フェールセーフ照合
回路21はこの応答信号をデータラッチ信号として入力
し、データバス上のデータをラッチする。この場合、デ
ータが一致しているので、正常リレー11は扛上する。
【０００７】データの不一致が検出された場合、所定回
数、再試行が行われた後、ＭＰＵ31Ａ、31Ｂに割り込み
信号が出力される。即ち、再試行では、前記２個のＭＰ
Ｕ31Ａ、31Ｂは次のマシンサイクルで再度データを出力
あるいは入力し、コンパレータ34によってデータの一
致、不一致を再度検出する。一過性のノイズによるデー
タの不一致であれば、再試行により、データが一致する
ようになり、その場合には電源をオフすることなく動作
を継続する。
数、再試行が行われた後、ＭＰＵ31Ａ、31Ｂに割り込み
信号が出力される。即ち、再試行では、前記２個のＭＰ
Ｕ31Ａ、31Ｂは次のマシンサイクルで再度データを出力
あるいは入力し、コンパレータ34によってデータの一
致、不一致を再度検出する。一過性のノイズによるデー
タの不一致であれば、再試行により、データが一致する
ようになり、その場合には電源をオフすることなく動作
を継続する。
【０００８】再試行しても所定回数、不一致が発生した
場合には、一過性によるデータの不一致ではないと判定
してＮＧカウンタ35からＭＰＵ31Ａ、31Ｂに割り込み信
号が出力され、次にマシンサイクルで割り込み処理が行
われる。この場合には、フェールセーフ照合回路にこの
不一致情報が出力され、正常リレー11が落下して電源が
オフする。
場合には、一過性によるデータの不一致ではないと判定
してＮＧカウンタ35からＭＰＵ31Ａ、31Ｂに割り込み信
号が出力され、次にマシンサイクルで割り込み処理が行
われる。この場合には、フェールセーフ照合回路にこの
不一致情報が出力され、正常リレー11が落下して電源が
オフする。
【０００９】
【発明が解決しようとする課題】ところで、かかる完全
クロック同期形２重系回路では、ＭＰＵ31Ａ、31Ｂは、
現在実行中のマシンサイクルが終了しなければ次の処理
を実行しないという特質を有しているため、コンパレー
タ34によってマシンサイクルにおけるデータの不一致が
検出された場合、リトライするための割り込み信号を入
力して割り込みを認知しても、ＭＰＵ31Ａ、31Ｂは、そ
の割り込み処理を実行することができない。
クロック同期形２重系回路では、ＭＰＵ31Ａ、31Ｂは、
現在実行中のマシンサイクルが終了しなければ次の処理
を実行しないという特質を有しているため、コンパレー
タ34によってマシンサイクルにおけるデータの不一致が
検出された場合、リトライするための割り込み信号を入
力して割り込みを認知しても、ＭＰＵ31Ａ、31Ｂは、そ
の割り込み処理を実行することができない。
【００１０】そこで不一致が検出された場合には、不一
致が検出されたマシンサイクル期間中に、コンパレータ
34での比較結果が一致であるとして強制的にＭＰＵ31
Ａ、31Ｂに応答信号を出力し、現在実行されているマシ
ンサイクルが完了した後に、割り込み処理に移行するよ
うにしているのが実情である。しかし応答信号は後段の
フェイルセーフ照合回路でのデータラッチ信号でもある
ため、フェイルセーフ照合回路では不一致となったデー
タの照合が行われ、それ以降、正常リレー駆動のための
交番出力が停止してしまう。したがって、一旦不一致が
発生した系では、電源がオフして実質的に機能停止の状
態となってしまうため、リトライのための割り込みが、
どの時点で不一致が発生したかを示すだけの情報となっ
てしまう。
致が検出されたマシンサイクル期間中に、コンパレータ
34での比較結果が一致であるとして強制的にＭＰＵ31
Ａ、31Ｂに応答信号を出力し、現在実行されているマシ
ンサイクルが完了した後に、割り込み処理に移行するよ
うにしているのが実情である。しかし応答信号は後段の
フェイルセーフ照合回路でのデータラッチ信号でもある
ため、フェイルセーフ照合回路では不一致となったデー
タの照合が行われ、それ以降、正常リレー駆動のための
交番出力が停止してしまう。したがって、一旦不一致が
発生した系では、電源がオフして実質的に機能停止の状
態となってしまうため、リトライのための割り込みが、
どの時点で不一致が発生したかを示すだけの情報となっ
てしまう。
【００１１】そしてフェイルセーフ照合回路から再び交
番信号を出力させるには、リセットする必要があるが、
リセットすると不一致が発生した時点に戻って再試行す
ることができず、バックワードエラーリカバリー方式を
実現してシステムとしての信頼度を高めるには、さらに
改良が必要であった。本発明はこのような従来の課題に
鑑みてなされたもので、バックワードエラーリカバリー
方式を用いてシステムの高信頼化を実現することが可能
な完全クロック同期形２重系回路を提供することを目的
とする。
番信号を出力させるには、リセットする必要があるが、
リセットすると不一致が発生した時点に戻って再試行す
ることができず、バックワードエラーリカバリー方式を
実現してシステムとしての信頼度を高めるには、さらに
改良が必要であった。本発明はこのような従来の課題に
鑑みてなされたもので、バックワードエラーリカバリー
方式を用いてシステムの高信頼化を実現することが可能
な完全クロック同期形２重系回路を提供することを目的
とする。
【００１２】
【課題を解決するための手段】このため本発明は、同一
の処理を同期して行う２個のＭＰＵを有し、各ＭＰＵか
ら接続されるデータバス上の入出力データの一致・不一
致を照合回路で照合する一方、前記各ＭＰＵの入出力デ
ータを照合回路で照合する前にデータ比較手段で比較し
て、一致時には前記データ比較手段から各ＭＰＵと照合
回路とに１マシンサイクル毎に応答信号を出力し、前記
照合回路は応答信号をデータラッチ信号として一致デー
タをラッチして制御対象を動作させ、データ比較手段で
不一致を検出した時には各ＭＰＵに故障診断用の割り込
み信号を出力すると共に、強制的にデータ比較手段から
前記照合回路に応答信号を出力し、応答信号に基づいて
照合回路で不一致データをラッして動作を停止状態に保
持させる完全クロック同期形２重系回路において、前記
ＭＰＵに割り込み信号が出力された時から、前記照合回
路への応答信号の出力をマスクさせるマスク回路を設け
るようにした。
の処理を同期して行う２個のＭＰＵを有し、各ＭＰＵか
ら接続されるデータバス上の入出力データの一致・不一
致を照合回路で照合する一方、前記各ＭＰＵの入出力デ
ータを照合回路で照合する前にデータ比較手段で比較し
て、一致時には前記データ比較手段から各ＭＰＵと照合
回路とに１マシンサイクル毎に応答信号を出力し、前記
照合回路は応答信号をデータラッチ信号として一致デー
タをラッチして制御対象を動作させ、データ比較手段で
不一致を検出した時には各ＭＰＵに故障診断用の割り込
み信号を出力すると共に、強制的にデータ比較手段から
前記照合回路に応答信号を出力し、応答信号に基づいて
照合回路で不一致データをラッして動作を停止状態に保
持させる完全クロック同期形２重系回路において、前記
ＭＰＵに割り込み信号が出力された時から、前記照合回
路への応答信号の出力をマスクさせるマスク回路を設け
るようにした。
【００１３】
【作用】上記の構成によれば、データ比較手段で２個の
ＭＰＵのデータの不一致を検出した時、各ＭＰＵに割り
込み信号が出力されるが、割り込み信号が出力されてか
ら、マスク回路により照合回路への応答信号の出力がマ
スクされるので、この間、照合回路ではデータラッチが
行われず動作が停止状態とはならない。
ＭＰＵのデータの不一致を検出した時、各ＭＰＵに割り
込み信号が出力されるが、割り込み信号が出力されてか
ら、マスク回路により照合回路への応答信号の出力がマ
スクされるので、この間、照合回路ではデータラッチが
行われず動作が停止状態とはならない。
【００１４】したがって動作状態にしたまま、例えばソ
フトウェアによるバックワードエラーリカバリー方式の
ような再試行を行うことが可能となり、システムの高信
頼化を実現することが可能となる。
フトウェアによるバックワードエラーリカバリー方式の
ような再試行を行うことが可能となり、システムの高信
頼化を実現することが可能となる。
【００１５】
【実施例】以下、本発明の一実施例を図１及び２に基づ
いて説明する。尚、図３と同一要素のものについては同
一符号を付して説明は省略する。本実施例を示す図１に
おいて、ＭＰＵ（マイクロプロセッサユニット）31Ａ
は、後述するＤＳＡＣＫ（アクノリッジ）１信号、ＢＥ
ＲＲ（バスエラー）信号、ＨＡＬＴ（ホールト）信号、
ＩＲＱ７（割り込み）信号を夫々入力するポート31Ａ−
１〜４を有し、ポート31Ａ−５からＯＲ回路42にＭＡＳ
ＫＣＬ（マスククリア）信号を出力する。ＭＰＵ31Ｂも
ＭＰＵ31Ａと同様のものであり、其々ポート31Ｂ−１〜
８でポート31Ａ−１〜８に対応して接続されている。
いて説明する。尚、図３と同一要素のものについては同
一符号を付して説明は省略する。本実施例を示す図１に
おいて、ＭＰＵ（マイクロプロセッサユニット）31Ａ
は、後述するＤＳＡＣＫ（アクノリッジ）１信号、ＢＥ
ＲＲ（バスエラー）信号、ＨＡＬＴ（ホールト）信号、
ＩＲＱ７（割り込み）信号を夫々入力するポート31Ａ−
１〜４を有し、ポート31Ａ−５からＯＲ回路42にＭＡＳ
ＫＣＬ（マスククリア）信号を出力する。ＭＰＵ31Ｂも
ＭＰＵ31Ａと同様のものであり、其々ポート31Ｂ−１〜
８でポート31Ａ−１〜８に対応して接続されている。
【００１６】尚、ＭＰＵ31Ａはデータバス32Ａ（Ｄ0 〜
Ｄn ）、アドレスバス37Ａ（Ａ0 〜Ａn ）、データスト
ローブ信号線38Ａを介して、フェールセーフＡＮＤ回路
で構成されたＩ／Ｏデバイス51に接続し、同様にしてＭ
ＰＵ31Ｂもデータバス32Ｂ、アドレスバス37Ｂ、データ
ストローブ信号線38Ｂを介してＩ／Ｏデバイス51に接続
している。
Ｄn ）、アドレスバス37Ａ（Ａ0 〜Ａn ）、データスト
ローブ信号線38Ａを介して、フェールセーフＡＮＤ回路
で構成されたＩ／Ｏデバイス51に接続し、同様にしてＭ
ＰＵ31Ｂもデータバス32Ｂ、アドレスバス37Ｂ、データ
ストローブ信号線38Ｂを介してＩ／Ｏデバイス51に接続
している。
【００１７】コンパレータ34はデータバス32Ａ、32Ｂ、
ＮＧカウンタ35、オフディレー回路36に接続し、ＭＰＵ
31Ａ、31Ｂの入出力データを比較し、データが不一致の
時には、ＮＥＱＵ信号をオフディレー回路36とＮＧカウ
ンタ35とに出力する。オフディレー回路36はコンパレー
タ34から出力されたＮＥＱＵ信号を入力してデータが不
一致であることを知らせる為の前述のＢＥＲＲ信号をＭ
ＰＵ31Ａ、31Ｂのポート31Ａ−２、31Ｂ−２に所定の時
間出力し、また信号の出力を一旦停止させる為の前述の
ＨＡＬＴ信号をＭＰＵ31Ａ、31Ｂのポート31Ａ−３、31
Ｂ−３に所定の時間出力する。
ＮＧカウンタ35、オフディレー回路36に接続し、ＭＰＵ
31Ａ、31Ｂの入出力データを比較し、データが不一致の
時には、ＮＥＱＵ信号をオフディレー回路36とＮＧカウ
ンタ35とに出力する。オフディレー回路36はコンパレー
タ34から出力されたＮＥＱＵ信号を入力してデータが不
一致であることを知らせる為の前述のＢＥＲＲ信号をＭ
ＰＵ31Ａ、31Ｂのポート31Ａ−２、31Ｂ−２に所定の時
間出力し、また信号の出力を一旦停止させる為の前述の
ＨＡＬＴ信号をＭＰＵ31Ａ、31Ｂのポート31Ａ−３、31
Ｂ−３に所定の時間出力する。
【００１８】ＮＧカウンタ35はコンパレータ34から入力
したＮＥＱＵ信号を所定の回数入力すると、ＭＰＵ31
Ａ、31Ｂのポート31Ａ−４、31Ｂ−４に割り込み処理を
指示するＩＲＱ７信号を出力する。尚、コンパレータ34
とＮＧカウンタ35とオフディレー回路36とがデータ比較
手段に相当する。
したＮＥＱＵ信号を所定の回数入力すると、ＭＰＵ31
Ａ、31Ｂのポート31Ａ−４、31Ｂ−４に割り込み処理を
指示するＩＲＱ７信号を出力する。尚、コンパレータ34
とＮＧカウンタ35とオフディレー回路36とがデータ比較
手段に相当する。
【００１９】前記コンパレータ34は、ＭＰＵ31Ａ、31Ｂ
のポート31Ａ−４、31Ｂ−４にＩＲＱ７信号が入力され
た時、ＤＳＡＣＫ信号が応答信号として強制的に出力さ
れるようになっている。これはＭＰＵ31Ａ、31Ｂが割り
込み処理を行うためであるが、マスク回路41は、このＤ
ＳＡＣＫ信号がフェールセーフ照合回路の比較回路22に
出力されないようにマスクする回路であり、ＯＲ回路42
と、インバータ43と、Ｄ−フリップフロップ回路（以
後、Ｄ−ＦＦと記す）44と、ＡＮＤ回路45と、によって
構成されている。
のポート31Ａ−４、31Ｂ−４にＩＲＱ７信号が入力され
た時、ＤＳＡＣＫ信号が応答信号として強制的に出力さ
れるようになっている。これはＭＰＵ31Ａ、31Ｂが割り
込み処理を行うためであるが、マスク回路41は、このＤ
ＳＡＣＫ信号がフェールセーフ照合回路の比較回路22に
出力されないようにマスクする回路であり、ＯＲ回路42
と、インバータ43と、Ｄ−フリップフロップ回路（以
後、Ｄ−ＦＦと記す）44と、ＡＮＤ回路45と、によって
構成されている。
【００２０】ＯＲ回路42は、例えば立ち上げ時等に入力
されるＲＳＴ（リセット）信号と、ＭＰＵ31Ａ、31Ｂか
らのＭＡＳＫＣＬ（マスククリア）信号と、を入力し、
ＯＲ演算結果をインバータ43を介してＤ−ＦＦ回路44の
ＣＬ（クリア）端子に出力する。Ｄ−ＦＦ回路44のＰＲ
（プリセット）端子、Ｄ端子は電圧ＶCCの電源に接続さ
れて「Ｈ」レベルに固定されている。そしてＣＰ端子に
はＮＧカウンタ35の前記ＩＲＱ７信号がＲＴＲＹＮＧ
（リトライ）信号として入力される。
されるＲＳＴ（リセット）信号と、ＭＰＵ31Ａ、31Ｂか
らのＭＡＳＫＣＬ（マスククリア）信号と、を入力し、
ＯＲ演算結果をインバータ43を介してＤ−ＦＦ回路44の
ＣＬ（クリア）端子に出力する。Ｄ−ＦＦ回路44のＰＲ
（プリセット）端子、Ｄ端子は電圧ＶCCの電源に接続さ
れて「Ｈ」レベルに固定されている。そしてＣＰ端子に
はＮＧカウンタ35の前記ＩＲＱ７信号がＲＴＲＹＮＧ
（リトライ）信号として入力される。
【００２１】ＡＮＤ回路45は、Ｄ−ＦＦ回路44からのＮ
ＯＮ−ＭＡＳＫ信号としての反転Ｑ信号と、コンパレー
タ34からの応答信号信号であるＤＳＡＣＫ信号と、を入
力し、ＡＮＤ演算結果であるＬＣＰ信号をフェールセー
フ照合回路の比較回路21に出力する。次にマスク回路41
の動作を図２のタイミングチャートに基づいて説明す
る。
ＯＮ−ＭＡＳＫ信号としての反転Ｑ信号と、コンパレー
タ34からの応答信号信号であるＤＳＡＣＫ信号と、を入
力し、ＡＮＤ演算結果であるＬＣＰ信号をフェールセー
フ照合回路の比較回路21に出力する。次にマスク回路41
の動作を図２のタイミングチャートに基づいて説明す
る。
【００２２】図２において、時刻t21 の前では、例えば
電源等の立ち上げ時にＲＳＴ信号（図中、信号ａ）が
「Ｌ」（ローレベル）から「Ｈ」（ハイレベル）に立ち
上がり、ＤＳＡＣＫ信号（信号ｂ）、ＲＴＲＹＮＧ信号
（信号ｃ）、ＭＡＳＫＣＬ信号（信号ｄ）は「Ｌ」にセ
ットされ、ＮＯＮ−ＭＡＳＫ信号（信号ｅ）は「Ｈ」に
セットされる。ＮＯＮ−ＭＡＳＫ信号が「Ｈ」である時
はコンパレータ34から出力されたＤＳＡＣＫ信号はマス
クされることなく、フェールセーフ照合回路の比較回路
21に入力される。
電源等の立ち上げ時にＲＳＴ信号（図中、信号ａ）が
「Ｌ」（ローレベル）から「Ｈ」（ハイレベル）に立ち
上がり、ＤＳＡＣＫ信号（信号ｂ）、ＲＴＲＹＮＧ信号
（信号ｃ）、ＭＡＳＫＣＬ信号（信号ｄ）は「Ｌ」にセ
ットされ、ＮＯＮ−ＭＡＳＫ信号（信号ｅ）は「Ｈ」に
セットされる。ＮＯＮ−ＭＡＳＫ信号が「Ｈ」である時
はコンパレータ34から出力されたＤＳＡＣＫ信号はマス
クされることなく、フェールセーフ照合回路の比較回路
21に入力される。
【００２３】時刻t21 になった時、ＲＳＴ信号が「Ｈ」
から「Ｌ」に立ち下がる。コンパレータ34ではＭＰＵ31
Ａ、31Ｂの入出力データの比較が行われ、一致している
場合には、コンパレータ34からＤＳＡＣＫ信号が応答信
号としてＭＰＵ31Ａのポート31Ａ−４、ＭＰＵ31Ｂのポ
ート31Ｂ−４に入力される。このＤＳＡＣＫ信号が出力
される毎に１マシンサイクルが終了する。
から「Ｌ」に立ち下がる。コンパレータ34ではＭＰＵ31
Ａ、31Ｂの入出力データの比較が行われ、一致している
場合には、コンパレータ34からＤＳＡＣＫ信号が応答信
号としてＭＰＵ31Ａのポート31Ａ−４、ＭＰＵ31Ｂのポ
ート31Ｂ−４に入力される。このＤＳＡＣＫ信号が出力
される毎に１マシンサイクルが終了する。
【００２４】時刻t22 からＭＰＵ31Ａ、31Ｂの入出力デ
ータの不一致が発生した場合、コンパレータ34からＤＳ
ＡＣＫ信号が出力されなくなる。この場合、所定回数、
例えば３回程度、データ比較の再試行が行われる。尚、
所定回数、再試行されてデータが一致した時には、不一
致が発生したのは例えばノイズ等の影響であると判定し
てＭＰＵ31Ａ、31Ｂの動作が継続されるようになる。
ータの不一致が発生した場合、コンパレータ34からＤＳ
ＡＣＫ信号が出力されなくなる。この場合、所定回数、
例えば３回程度、データ比較の再試行が行われる。尚、
所定回数、再試行されてデータが一致した時には、不一
致が発生したのは例えばノイズ等の影響であると判定し
てＭＰＵ31Ａ、31Ｂの動作が継続されるようになる。
【００２５】所定回数、再試行してもデータが不一致と
なった時には、所定時間経過した時刻t23 において、Ｒ
ＴＲＹＮＧ信号（信号ｃ）が「Ｌ」から「Ｈ」に立ち上
がる。ＲＴＲＹＮＧ信号は所定時間後に立ち下がるが、
ＮＯＮ−ＭＡＳＫ信号はＲＴＲＹＮＧ信号の立ち上がり
に同期して「Ｈ」から「Ｌ」に立ち下がり、ＤＳＡＣＫ
信号の比較回路21への出力はマスクされ、フェールセー
フ照合回路では、ＭＰＵ31Ａ、31Ｂからのデータのラッ
チが行われなくなる。したがって正常リレー11は落下せ
ず、電源はオンしたままとなっている。
なった時には、所定時間経過した時刻t23 において、Ｒ
ＴＲＹＮＧ信号（信号ｃ）が「Ｌ」から「Ｈ」に立ち上
がる。ＲＴＲＹＮＧ信号は所定時間後に立ち下がるが、
ＮＯＮ−ＭＡＳＫ信号はＲＴＲＹＮＧ信号の立ち上がり
に同期して「Ｈ」から「Ｌ」に立ち下がり、ＤＳＡＣＫ
信号の比較回路21への出力はマスクされ、フェールセー
フ照合回路では、ＭＰＵ31Ａ、31Ｂからのデータのラッ
チが行われなくなる。したがって正常リレー11は落下せ
ず、電源はオンしたままとなっている。
【００２６】また、ＲＴＲＹＮＧ信号の立ち上がりでＭ
ＰＵ31Ａ、31Ｂへの割り込み信号ＩＲＱ７が作成され
る。ＭＰＵ31Ａ、31Ｂはこの割り込みを認知するが、現
在実行中のマシンサイクルの応答信号ＤＳＡＣＫを受信
しなければ、この割り込みを実行することができない。
時刻t24 では、強制的にＤＳＡＣＫ信号が出力され、Ｍ
ＰＵ31Ａ、31Ｂでは割り込み処理が行われる。
ＰＵ31Ａ、31Ｂへの割り込み信号ＩＲＱ７が作成され
る。ＭＰＵ31Ａ、31Ｂはこの割り込みを認知するが、現
在実行中のマシンサイクルの応答信号ＤＳＡＣＫを受信
しなければ、この割り込みを実行することができない。
時刻t24 では、強制的にＤＳＡＣＫ信号が出力され、Ｍ
ＰＵ31Ａ、31Ｂでは割り込み処理が行われる。
【００２７】この割り込み処理で例えばソフトウェアに
よるバックワードエラーリカバリー方式による再試行が
行われる。これにより故障による影響が広範囲に広がら
ないうちにリカバリー処理が実行され、信頼度の高いシ
ステムが構築可能となる。次に、マスクされた時刻t23
から所定時間経過した時刻t25 では、ＭＡＳＫＣＬ信号
がＭＰＵ31Ａ、31Ｂのポート31Ａ−５、31Ｂ−５からＯ
Ｒ回路42に出力される。これによりＮＯＮ−ＭＡＳＫ信
号は「Ｌ」から「Ｈ」に立ち上がり、マスクが解除され
る。マスクが解除されるとコンパレータ34から出力され
たＤＳＡＣＫ信号は、比較回路21に入力されるようにな
る。
よるバックワードエラーリカバリー方式による再試行が
行われる。これにより故障による影響が広範囲に広がら
ないうちにリカバリー処理が実行され、信頼度の高いシ
ステムが構築可能となる。次に、マスクされた時刻t23
から所定時間経過した時刻t25 では、ＭＡＳＫＣＬ信号
がＭＰＵ31Ａ、31Ｂのポート31Ａ−５、31Ｂ−５からＯ
Ｒ回路42に出力される。これによりＮＯＮ−ＭＡＳＫ信
号は「Ｌ」から「Ｈ」に立ち上がり、マスクが解除され
る。マスクが解除されるとコンパレータ34から出力され
たＤＳＡＣＫ信号は、比較回路21に入力されるようにな
る。
【００２８】尚、マスク期間は不一致が発生したマシン
サイクルだけとは限らない。これは、ＭＰＵ31Ａ、31Ｂ
が割り込み処理に以降する前に内部レジスタのデータを
メモリなどに一旦、退避（書き込みを行う）する特質が
あるため、もし内部レジスタに読み込む命令の実行中に
不一致が発生した場合には、退避サイクルで再度不一致
が生じてしまうからであり、マスク期間が数マシンサイ
クルに及ぶこともある。その場合、ＭＡＳＫＣＬ信号の
出力は割り込み処理の中で実行される。
サイクルだけとは限らない。これは、ＭＰＵ31Ａ、31Ｂ
が割り込み処理に以降する前に内部レジスタのデータを
メモリなどに一旦、退避（書き込みを行う）する特質が
あるため、もし内部レジスタに読み込む命令の実行中に
不一致が発生した場合には、退避サイクルで再度不一致
が生じてしまうからであり、マスク期間が数マシンサイ
クルに及ぶこともある。その場合、ＭＡＳＫＣＬ信号の
出力は割り込み処理の中で実行される。
【００２９】またバックワードエラーリカバリー処理を
実現するためには、例えばバックアップ用メモリを容易
しておき、それまでの処理結果を完全な形で保存してお
くようにする。かかる構成によれば、ＭＰＵ31Ａ、31Ｂ
の入出力データの不一致が所定回数、発生してＭＰＵ31
Ａ、31Ｂに割り込み信号が出力された時、ＤＳＡＣＫ信
号のフェールセーフ照合回路への出力をマスクして割り
込み処理を行うことにより、動作を停止させずに再試行
を行うことが出来、例えばソフトウェアによる再実行
（バックワードエラーリカバリー）方式の実現が可能と
なり、システムの高信頼化が実現される。
実現するためには、例えばバックアップ用メモリを容易
しておき、それまでの処理結果を完全な形で保存してお
くようにする。かかる構成によれば、ＭＰＵ31Ａ、31Ｂ
の入出力データの不一致が所定回数、発生してＭＰＵ31
Ａ、31Ｂに割り込み信号が出力された時、ＤＳＡＣＫ信
号のフェールセーフ照合回路への出力をマスクして割り
込み処理を行うことにより、動作を停止させずに再試行
を行うことが出来、例えばソフトウェアによる再実行
（バックワードエラーリカバリー）方式の実現が可能と
なり、システムの高信頼化が実現される。
【００３０】
【発明の効果】以上説明したように本発明によれば、コ
ンパレータで２個のＭＰＵのデータの不一致を検出した
時、各ＭＰＵに割り込み信号が出力されてから、照合回
路への応答信号の出力がマスク回路によってマスクされ
ることにより、照合回路を停止状態にせずに、例えばソ
フトウェアによるバックワードエラーリカバリー方式の
ような再試行を行うことが出来、システムの高信頼化が
実現される。
ンパレータで２個のＭＰＵのデータの不一致を検出した
時、各ＭＰＵに割り込み信号が出力されてから、照合回
路への応答信号の出力がマスク回路によってマスクされ
ることにより、照合回路を停止状態にせずに、例えばソ
フトウェアによるバックワードエラーリカバリー方式の
ような再試行を行うことが出来、システムの高信頼化が
実現される。
【図１】本発明の一実施例を示す回路図。
【図２】図１の回路の動作を示すタイミングチャート。
【図３】従来の完全クロック同期形２重系回路の回路
図。
図。
11 正常リレー 21 比較回路 31Ａ、31Ｂ ＭＰＵ 34 コンパレータ 41 マスク回路 44 Ｄ−フリップフロップ回路（Ｄ−ＦＦ）
Claims (1)
- 【請求項１】同一の処理を同期して行う２個のＭＰＵを
有し、各ＭＰＵから接続されるデータバス上の入出力デ
ータの一致・不一致を照合回路で照合する一方、前記各
ＭＰＵの入出力データを照合回路で照合する前にデータ
比較手段で比較して、一致時には前記データ比較手段か
ら各ＭＰＵと照合回路とに１マシンサイクル毎に応答信
号を出力し、前記照合回路は応答信号をデータラッチ信
号として一致データをラッチして制御対象を動作させ、
データ比較手段で不一致を検出した時には各ＭＰＵに故
障診断用の割り込み信号を出力すると共に、強制的にデ
ータ比較手段から前記照合回路に応答信号を出力し、応
答信号に基づいて照合回路で不一致データをラッして動
作を停止状態に保持させる完全クロック同期形２重系回
路において、 前記ＭＰＵに割り込み信号が出力された時から、前記照
合回路への応答信号の出力をマスクさせるマスク回路を
設けたことを特徴とする完全クロック同期形２重系回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5161879A JPH0721050A (ja) | 1993-06-30 | 1993-06-30 | 完全クロック同期形２重系回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5161879A JPH0721050A (ja) | 1993-06-30 | 1993-06-30 | 完全クロック同期形２重系回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0721050A true JPH0721050A (ja) | 1995-01-24 |
Family
ID=15743727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5161879A Pending JPH0721050A (ja) | 1993-06-30 | 1993-06-30 | 完全クロック同期形２重系回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0721050A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011028685A (ja) * | 2009-07-29 | 2011-02-10 | Nippon Signal Co Ltd:The | 二重化データ処理回路 |
-
1993
- 1993-06-30 JP JP5161879A patent/JPH0721050A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011028685A (ja) * | 2009-07-29 | 2011-02-10 | Nippon Signal Co Ltd:The | 二重化データ処理回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5491787A (en) | Fault tolerant digital computer system having two processors which periodically alternate as master and slave | |
| US7085959B2 (en) | Method and apparatus for recovery from loss of lock step | |
| US4351023A (en) | Process control system with improved system security features | |
| US7478274B2 (en) | Duplex system | |
| JP2573508B2 (ja) | ディジタルロジック同期モニター方法および装置 | |
| JPH07129426A (ja) | 障害処理方式 | |
| JPH0792765B2 (ja) | 入／出力コントローラ | |
| JP3063334B2 (ja) | 高信頼度化情報処理装置 | |
| JP2561181B2 (ja) | クロック同期形２重系回路 | |
| JPH0721050A (ja) | 完全クロック同期形２重系回路 | |
| JPH06242979A (ja) | 二重化コンピュータ装置 | |
| JPH0916535A (ja) | マルチプロセッサ計算機 | |
| JP2998804B2 (ja) | マルチマイクロプロセッサシステム | |
| KR0152240B1 (ko) | 메모리 데이타 불일치 검출 및 복구 방법 | |
| JPS63113701A (ja) | 制御用デジタルコンピュータにおける独立したバックアップモードへの切換方法及び機構 | |
| JPS5931738B2 (ja) | 計算機システムの並列三重系構成方法 | |
| JPS5843775B2 (ja) | プロセツサバツクアツプシステム | |
| JPH06168151A (ja) | ２重化計算機システム | |
| KR19990057809A (ko) | 오류 방지 시스템 | |
| JP3055249B2 (ja) | プロセッサのデバッグ方式 | |
| JPH04344941A (ja) | 高信頼性プロセッサ | |
| JP3110177B2 (ja) | ２重化計算機システム | |
| JPH09212201A (ja) | 生産設備用制御回路 | |
| JPS5827246A (ja) | 論理装置 | |
| JPS5833737A (ja) | リセツト制御方式 |