JPH0720636U - インタフェイス回路 - Google Patents

Abstract

(57)【要約】 【目的】 ＲＳ−２３２Ｃ（Ｄ）規格に合致した受信専
用機器を簡単なハードウェア構成とソフトウェアの設定
なしに構築する。 【構成】 レシーバは、受信データと通信制御信号を受
ける。カウンタは、通信制御信号がオフのときにリセッ
トされ、オンのときに受信データの立ち上がりエッジま
たは立ち下がりエッジのいずれか一方の数をカウントす
る。ラッチ回路は、通信制御信号がオンからオフに変わ
るエッジのタイミングでカウンタのカウントをラッチ
し、ラッチしたカウントを出力する。この出力が受信デ
ータとなる。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、ＲＳ−２３２Ｃ規格及びＲＳ−２３２Ｄ規格（以下、これらの規格 を総称してＲＳ−２３２Ｃ（Ｄ）規格とする）に基づいたインタフェイス回路に 関するものである。更に詳しくは、簡易な構成で、通信条件の設定なしでデータ を受信できるようにしたＲＳ−２３２Ｃ（Ｄ）規格のインタフェイス回路に関す るものである。

【０００２】

【従来の技術】

現在、ＲＳ−２３２Ｃ（Ｄ）規格に基づいたインタフェイス回路は、多くの情 報処理装置に装備されている。ＲＳ−２３２Ｃ（Ｄ）規格のインタフェイス回路 をもった情報処理装置に、ＲＳ−２３２Ｃ（Ｄ）規格のインタフェイス回路をも った機器（ここでは情報処理装置に接続する装置を機器と称する）を接続する場 合、インタフェイス回路には、シリアル／パラレル変換を行う専用ＬＳＩ、ボー レイト用の周波数発振器、プロセッサ・ユニット等のハードウェアが必要になる とともに、データ長、通信速度等のソフトウェアの設定も必要になる。 従って、機器が情報処理装置から数点のデータを受信するような簡易な受信専 用機器である場合であっても、上述したハードウェアを用意したり、ソフトウェ アの設定を行わなければならなかった。 このようにＲＳ−２３２Ｃ（Ｄ）規格のインタフェイス回路は、簡易な機器を 接続したい場合であっても、ハードウェア的にもソフトウェア的にも機器の構築 が面倒であるのが現状であった。

【０００３】

【考案が解決しようとする課題】

本考案は上述した問題点を解決するためになされたものであり、カウンタとラ ッチ回路を組み合わせることにより、ＲＳ−２３２Ｃ（Ｄ）規格に合致した受信 専用機器を、簡単なハードウェア構成とソフトウェアの設定なしに構築できるよ うにしたインタフェイス回路を実現することを目的とする。

【０００４】

【課題を解決するための手段】

本考案は、 ＲＳ−２３２Ｃ規格に基づいたインタフェイス回路において、 シリアルに伝送された受信データと、インタフェイス回路に受信データが送ら れているときはオンになり送られていないときはオフになる通信制御信号を通信 線を介して受けるレシーバと、 このレシーバで受けた通信制御信号がオフのときにリセットされ、オンのとき に受信データの立ち上がりエッジまたは立ち下がりエッジのいずれか一方の数を カウントするカウンタと、 レシーバで受けた通信制御信号がオンからオフに変わるエッジのタイミングで 前記カウンタのカウントをラッチし、ラッチしたカウントを出力するラッチ回路 と、 を具備し、前記ラッチ回路の出力を受信データとすることを特徴とするインタフ ェイス回路である。

【０００５】

【作用】

このような本考案では、レシーバは、受信データと通信制御信号を受ける。カ ウンタは、通信制御信号がオフのときにリセットされ、オンのときに受信データ の立ち上がりエッジまたは立ち下がりエッジのいずれか一方の数をカウントする 。ラッチ回路は、通信制御信号がオンからオフに変わるエッジのタイミングでカ ウンタのカウントをラッチし、ラッチしたカウントを出力する。この出力が受信 データとなる。

【０００６】

【実施例】

以下、図面を用いて本考案を説明する。 図１は本考案の一実施例を示した構成図である。 図１において、１は情報処理装置、２は通信線３を介して情報処理装置１と通 信を行う機器である。実施例では、機器２は情報処理装置１からデータを受信す る受信専用機器である。４は本考案にかかるインタフェイス回路で、機器２内に 設けられている。このインタフェイス回路４はＲＳ−２３２Ｃ（Ｄ）規格に合致 している。

【０００７】 インタフェイス回路４において、４１はレシーバであり、通信線３から送られ てくる信号を受けて受信データ（ＢＢ信号とする）と通信制御信号（ＣＡ信号と する）をインタフェイス回路４内に出力する。ＣＡ信号は、情報処理装置１が機 器２にデータを送信しているときはオンになり、送信していないときはオフにな る。 ４２はカウンタであり、ＣＡ信号がオフのときにリセットされ、ＣＡ信号がオ ンのときにＢＢ信号の立ち上がりエッジまたは立ち下がりエッジのいずれかのエ ッジの数をカウントする。 ４３はラッチ回路であり、カウンタ４２のカウントが与えられ、ＣＡ信号がオ ンからオフに変わるときのエッジのタイミングでカウンタ４２から与えられたカ ウントをラッチする。ラッチ回路４３はラッチしているカウントを出力する。こ の出力が受信データとなる。ラッチ回路４３はカウントをラッチする毎に出力を 更新する。 ４４はインバータで、レシーバ４１が出力したＣＡ信号を反転してカウンタ４ ２に与える。

【０００８】 このように構成した回路の動作を説明する。 図２は図１の回路における各信号の一例を示したタイムチャートである。 このタイムチャートでは、信号のオンがローレベル、オフがハイレベルに相当 する。ＢＢ信号としてＢＢ１〜ＢＢ５の５種類を例示している。受信データは８ ビットデータである。受信データの前と後にはスタートビットとストップビット がそれぞれ付加されている。スタートビットは必ずローレベルになり、ストップ ビットは必ずハイレベルになる。これらのビットをもとに受信データの始まりと 終わりを識別する。

【０００９】 ＢＢ信号のパターンがＢＢ１〜ＢＢ５のときに、ラッチ回路４３の出力、及び 、情報処理装置１からの送信データは図３に示すとおりになる。図３で＄は１６ 進数を示す。図３に示すように情報処理装置１からの送信データに応じてＢＢ信 号は様々なパターンをとり、パターンによってラッチ回路４３の出力は異なる。

【００１０】 なお、信号のオンがハイレベル、オフがローレベルであってもよい。

【００１１】 図４は本考案にかかるインタフェイス回路の適用例を示した図である。この例 ではインタフェイス回路を２ビット・デジタル出力装置に適用している。図４で 図１と同一のものは同一符号を付ける。 図４で、５はインタフェイス回路４の出力を２ビットのデジタル信号に変換す るデジタル出力変換回路、６₁，６₂はデジタル出力変換回路５で変換したデジタ ル信号をもとにパイロット・ランプを点灯させるパイロット・ランプ点灯装置で ある。 この適用例では本考案にかかるインタフェイス回路４の出力をデジタル出力変 換回路５の入力として利用している。

【００１２】 図５はインタフェイス回路４の出力とパイロット・ランプの点灯状態の対応関 係を示した図である。図５でＡ₁とＡ₂はそれぞれパイロット・ランプ点灯装置６ ₁ と６₂によって点灯されるパイロット・ランプの点灯状態である。 インタフェイス回路４の出力が１のときは前の点灯状態を維持する。

【００１３】

【考案の効果】

本考案によれば、カウンタとラッチ回路を組み合わせることにより、ＲＳ−２ ３２Ｃ（Ｄ）規格に合致した受信専用機器を構成できるため、従来例のようなシ リアル／パラレル変換を行う専用ＬＳＩ、ボーレイト用の周波数発振器、プロセ ッサユニット等のハードウェアは不要になる。また、データ長、通信速度等のソ フトウェアの設定も不要になる。これによって、簡単なハードウェア構成とソフ トウェアの設定なしにＲＳ−２３２Ｃ（Ｄ）規格に合致した受信専用機器を構築 できる。 本考案にかかるインタフェイス回路は、ＲＳ−２３２Ｃ（Ｄ）規格のインタフ ェイス回路をもった情報処理装置であれば接続できる。ＲＳ−２３２Ｃ（Ｄ）規 格のインタフェイス回路は汎用されているため、本考案にかかるインタフェイス 回路は多くの情報処理装置と接続できる。

【図面の簡単な説明】

【図１】本考案の一実施例を示した構成図である。

【図２】図１の回路における各信号のタイムチャートで
ある。

【図３】図１の回路における各信号の対応関係を示した
図である。

【図４】本考案にかかるインタフェイス回路の適用例を
示した図である。

【図５】図４の装置における各信号の対応関係を示した
図である。

【符号の説明】

１ 情報処理装置 ２ 機器 ３ 通信線 ４ インタフェイス回路 ４１ レシーバ ４２ カウンタ ４３ ラッチ回路

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 ＲＳ−２３２Ｃ規格に基づいたインタフ
   ェイス回路において、 シリアルに伝送された受信データと、インタフェイス回
   路に受信データが送られているときはオンになり送られ
   ていないときはオフになる通信制御信号を通信線を介し
   て受けるレシーバと、 このレシーバで受けた通信制御信号がオフのときにリセ
   ットされ、オンのときに受信データの立ち上がりエッジ
   または立ち下がりエッジのいずれか一方の数をカウント
   するカウンタと、 レシーバで受けた通信制御信号がオンからオフに変わる
   エッジのタイミングで前記カウンタのカウントをラッチ
   し、ラッチしたカウントを出力するラッチ回路と、 を具備し、前記ラッチ回路の出力を受信データとするこ
   とを特徴とするインタフェイス回路。