JPH10233794A

JPH10233794A - 高速度マルチメディア・データ・ネットワーク

Info

Publication number: JPH10233794A
Application number: JP10006487A
Authority: JP
Inventors: Russell Wilbur Pogue Jr; ラッセル・ウィルバー・ポーグ・ジュニアー
Original assignee: Delco Electronics LLC
Current assignee: Delco Electronics LLC
Priority date: 1997-01-17
Filing date: 1998-01-16
Publication date: 1998-09-02
Anticipated expiration: 2018-01-16
Also published as: EP0859495A3; US5995512A; EP0859495A2; KR19980070589A; JP2941245B2

Abstract

(57)【要約】【課題】高速度ＬＡＮを単純、高信頼性、効率的、柔
軟、低コストで実施可能な物理的ネットワーク設計とデ
ータ伝送及び制御プロトコルとを提供する。【解決手段】インターフェースは、その関連のデバイ
スの複雑さと一致するようコンフィグレーションされ得
る。インテリジェント・デバイスに対して、インターフ
ェースにより、ネットワークに関連した幾つかの機能が
デバイス自身により実施されるのを可能にし得る。非イ
ンテリジェント（ダム）・デバイスに対して、インター
フェースは、ネットワーク３０に関連した全ての機能を
実質的に実施する。インターフェースは、ノードのデー
タ・フォーマットに従ってデータをノードから受信し、
データをノードに与え、且つネットワークのデータ・フ
ォーマットに従ってデータをネットワークから受信し、
データをネットワークに与える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は一般に高速度通信ネ
ットワークに関する。詳細には、本発明は、オーディ
オ、ビデオ、データ、低帯域幅の制御データ及び他の類
似の信号を送信することができる光ファイバ高速度デー
タ・ネットワークに関する。

【０００２】

【従来の技術】相互に物理的に遠隔にあるデバイス間で
情報を伝送する必要性がしばしばある。例えば、ある一
部の乗用車両において、ビデオ、オーディオ、データ、
低帯域幅の制御データ及び他の類似の信号のような非臨
界的マルチメディア情報は、コンパクト・ディスク・プ
レーヤ、制御パネル、オーディオ増幅器／プロセッサ及
びラウドスピーカのような遠隔デバイス間で伝送されね
ばならない。このようなデバイスを接続する１つの方法
は、専用の２地点間の電気的接続を与えるようにするこ
とである。しかしながら、専用の接続は、通信している
ことを必要とするデバイスの数が増大するにつれ、急速
に管理不能になる場合がある。

【０００３】高速度通信を幾つかの遠隔デバイス間で必
要とする用途に対して、通信ネットワークはコスト的に
実効的なデータ伝送媒体を与えることができる。データ
通信ネットワークの基本的機能は、単純にネットワーク
と接続することにより地理的に遠隔の個々の装置が相互
に通信することを可能にすることである。データ伝送を
ネットワークにおいて実効的に実行するため実施されね
ばならないタスクは、必要とされるタスクを、ある態様
で組織化される一連のより基本的な機能に分割すること
により最良に組織化される。機能のこの一つに集められ
た組の正確な定義及び構造はネットワーク・アーキテク
チャと呼ばれる。典型的には、ネットワーク・アーキテ
クチャは、機能が線形の連続のいわゆる「層」に組織化
される線形の階層モデルに従う。例えば、国際標準化機
構（ＩＳＯ）は、物理層、データ・リンク層、ネットワ
ーク層、トランスポート層、セッション層、プレゼンテ
ーション層及びアプリケーション層から成る７層化され
たモデル・アーキテクチャを有する。物理層は階層の最
低レベルであるが、この物理層は物理的通信資源を横切
るビット・ストリーム（その意味に拘わらず）の透過伝
送に主に関係がある。ローカル・ネットワークにおい
て、物理的媒体は、対撚り線、同軸ケーブル、光ファイ
バあるいは無線であり得る。

【０００４】

【発明が解決しようとする課題】本発明は、データ通信
ネットワークの物理層、関連のデータ伝送及び制御プロ
トコルに対する新規な実施を与える。詳細には、本発明
は、高速度ローカルエリア・ネットワークを単純で信頼
性良く効率的で柔軟で低コストの要領で実施することを
可能にする物理的ネットワーク設計とデータ伝送及び制
御プロトコルとを提供する。

【０００５】

【課題を解決するための手段】ネットワークを介して通
信する装置又はノードが、各々が異なるレベルの信号を
処理する能力及び要件を有する異なるデバイスであるこ
とが良くある。本発明の方法及びデバイスに従って、種
々の信号処理能力及び要件を有する種々のノード・タイ
プは、ノードがネットワークと通信するのを可能にする
ため、処理パワーを、存在するノード電子機器に追加す
ることなしに、ネットワークを介して通信状態に置かれ
得る。従って、何らコストは、ノードがネットワークを
介して通信するのを可能にするため、ノードの電子機器
に加えられる必要がない。これは、とりわけ、インテリ
ジェント・ユニットをノードとネットワークのデータ・
バスとの間に設けることにより達成される。該インター
フェース・ユニットは、高速度光ファイバの実施の場
合、ネットワークの光ファイバ・データ・バスに結合す
るための接続部、ノードの入力及び出力のポートに結合
するための接続部、受信された光学的パルスを電気的信
号に且つその反対に変換するトランスデューサ、及びイ
ンターフェース回路を含む。該インターフェース回路
は、その関連のプロトコルと共に、インターフェース・
ユニットが「インテリジェント」ノード及び「ダム」ノ
ードの双方と対話するのを可能にするほど十分な柔軟性
を当該インターフェース・ユニットに与える。インテリ
ジェント・ノードは、一般に、ネットワーク・データ・
バスとのノードの対話のある局面（ａｓｐｅｃｔ）を制
御するために使用可能にされ得るあるレベルのマイクロ
プロセッサ・パワーを有し、一方ダム・ノードは、一般
に処理パワー及び使用可能な処理パワーのいずれも持つ
ことはない。好ましくは、インターフェース回路は、そ
の関連のノードがインテリジェントとダムとのいずれで
あるかを認識し、ノードがインテリジェントである場合
データ・バス制御機能のある部分をノードに転送し、ま
たノードがダムであることが決定される場合全てのデー
タ・バス制御をインターフェース・ユニット（又はネッ
トワーク・データ・バスのある他の部分）内に実質的に
維持するよう構成することができる。従って、インター
フェース回路は、ネットワークのプロトコルを扱うこと
ができる回路を設け、適切ならば幾らかのこれらのプロ
トコルに関連の機能をノードに転送し、一方同時にその
特定のノードにとって受け入れ可能であるフォーマット
／速度でデータを与えることにより、高速度データ・バ
スと対話する複雑さを扱うことからノードを完全に又は
部分的に隔離する能力を有する。インターフェースの電
子機器に割り当てられ得る幾らかのネットワークに関連
した複雑さは、データ構造及び組織化の情報、そのノー
ドに割り当てられる送信／受信スロット、ノード・クロ
ック同期化、ノード・クロック周波数及び位相の回復
（ｒｅｃｏｖｅｒｙ）、他のスロット・アロケーショ
ン、及びデータを高速度でネットワーク上で正確に受信
し又は送信するため実施されねばならない他のタスクを
含む。

【０００６】インターフェース回路は、ノード上に既に
存在する電子機器を高速度バスの詳細部から隔離するの
で、本発明は、さもなければ高速度ネットワークに存在
するためノードの電子機器上に置かれねばならないであ
ろう負荷（及び余分のコスト）を解消する。例えば、自
動車の用途に対する典型的なノードは、そのノードの処
理タスクを実行するのに十分であるローエンド１ドルマ
イクロプロセッサを有する小さいディスプレイ又はスイ
ッチ・パッドであろう。高速度データ・バスと通信する
ため、ノードの電子機器は、通常、極端に高速度、例え
ば１００Ｍｂｓで到来しつつあり且つノードの電子機器
が処理するには比較的複雑であり得るプロトコル又はフ
ォーマットにあるデータを受信し処理することができる
ことが必要であろう。通常、これは、ノードがネットワ
ークの高速度データ・バスと通信する複雑さを取り扱う
ことを可能にするであろうより高価な（例えば１０ド
ル）マイクロプロセッサを含むようノードの電子機器の
等級を上げる（グレードアップする）ことを必要とする
であろう。ノードがこれらのタスクを実施する容量を既
に持たない場合主要ノード通信タスクを実行することが
できる専用のまだ柔軟性のあるインターフェース回路を
設けることにより、ノードの電子機器をグレードアップ
する必要性が本発明において排除される。ネットワーク
・データ・バスと通信するインターフェースの部分は、
ネットワークのフォーマットに従ってネットワークと通
信するための処理容量を有し、一方ノードと通信するイ
ンターフェースの部分は、該ノードと互換性のある一般
のデータ特性を有するデータを出力し受信する。追加さ
れた柔軟性のため、各インターフェースには、インター
フェースの中の指定されたメモリ・レジスタを設定する
ことにより選定される幾つかの所定のフォーマットの１
つでデータをその関連のノードに出力する能力が与えら
れる。

【０００７】インターフェース回路は、ネットワークの
物理層のメッセージ及び制御プロトコルと共に、高速度
データを処理することができ、しかも比較的低コストの
構成要素として実現するのに十分なほど単純であるよう
設計される。例えば、インターフェースの電子機器は、
局部クロックをノードのため確立すること、該局部クロ
ックと、ネットワーク上の別の基準点で生じる活動（ａ
ｃｔｉｖｉｔｙ）との間の周波数及び位相差を補正する
こと、データをノード・デバイスとネットワークとの間
で転送するのを容易にすることのような多くのネットワ
ークに関連の通信機能を実施する。

【０００８】インターフェースの電子機器は単一の集積
回路（ＩＣ）として実現するのが好ましい。図２及び図
３に示されるように、ＩＣ６４とノード７０との間の
通信ポートは、例えば、ノード電力条件付けセクション
７２に接続された＋Ｖポート、ノード電力条件付けセク
ション７２にまた接続されたオン／オフ・ポート、ノー
ド制御器７４に接続されたＩＩＣ（ＩＣ間制御）ポー
ト、ノード・ディジタル処理セクション７６に接続され
たＩＣクロック・ポート、及びノード・ディジタル処理
セクション７６にまた接続されたＩＩＳ（ＩＣ間信号）
ポートを含み得る。一般に、＋Ｖ接続部は電力の接続を
与え、オン／オフポートは任意の電力変調機能を与え、
ＩＩＣはかなり低帯域幅（約１Ｍｂ／秒まで）の制御信
号を与える制御インターフェースであり、ＩＣクロック
がネットワーク３０に同期化され、データ、及び／又は
ノードに対する局部基準を処理するため用いられ、ＩＩ
Ｓポートは５〜６Ｍｂｓの速度まで行くことができる
が、このＩＩＳポートはデータをノードへそしてそれか
ら転送するためである。図２及び図３に示されるＩＣイ
ンターフェース・ポートは、有り得るノード・データ・
フォーマットの単なる例であり、他のフォーマットが等
しく可能である。その意図は、ＩＣがノードから受信し
且つ該ノードに送信することができるデータのフォーマ
ットがノードとの自然のインターフェースを与えるよう
構成することができる程十分な柔軟性をＩＣに与えるこ
とである。開示されたＩＩＣ及びＩＩＳのポートはディ
ジタル・オーディオに対する周知のフォーマットであ
る。他の既知のインターフェースは、例えば、ビデオ・
データにとって適切な直列インターフェース・プロトコ
ルであるＳＰＩ（ｓｅｒｉａｌｐｅｒｉｐｆｅｒａｌ
ｉｎｔｅｒｆａｃｅ）（直列周辺インターフェー
ス））を含む。更に、並列インターフェース・ポートも
また設けることができる。

【０００９】例として、本発明のネットワークに遠隔の
ＣＤプレーヤ及びオーディオ・プロセッサ／増幅器を接
続したと仮定する。ＣＤプレーヤにおいては、該ＣＤプ
レーヤとインターフェースするＩＣのＩＣポートは、オ
ーディオ・データを適切なＩＩＳデータ速度でＣＤプレ
ーヤから受信するＩＩＳ入力として構成することができ
る。オーディオ・プロセッサにおいては、該オーディオ
・プロセッサとインターフェースするＩＣのＩＣポート
は、オーディオ・データを適切なＩＩＳデータ速度でオ
ーディオ・プロセッサに送信するＩＩＳ出力として構成
することができる。上記ＩＣの双方は、おそらく高速度
であるネットワーク・データ速度でネットワーク・デー
タ・バスとインターフェースし、一方同時に、ＣＤプレ
ーヤ及びオーディオ・プロセッサにより読出し可能であ
るＩＩＳデータ速度でＣＤプレーヤ及びオーディオ・プ
ロセッサとインターフェースするであろう。ＩＣには、
他の通信速度に対して構成することができる種々のポー
トを設け得る。従って、ネットワークは、ＣＤプレーヤ
及びオーディオ・プロセッサに対する仮想ＩＩＳポート
のように振る舞う。

【００１０】本発明のインターフェース回路、データ伝
送及び制御プロトコルは、星形トポロジーに配列された
光ファイバ・データ・バスの一部として実施するのが好
ましい。星形トポロジーは、輸送手段の用途における高
速度、非臨界的ビデオ、オーディオ及び低帯域幅の制御
データ伝送に特に有利である。（図１に示される）例示
的な星形トポロジーにおいて、高速度データ・バスは、
ノードから中央ハブ３２に接続された複数の送信及び受
信ケーブルを含む。本発明によるデータ伝送は、星形ト
ポロジー形態において高速度伝送を容易にするため独特
に構造化され且つ組織化されている。ネットワーク上の
データはフレームに分割され、ネットワーク上の各ノー
ドがデータをフレームのある部分（又は時間スロット）
の間に送信するのを可能にする。種々のノードからのデ
ータ送信はデータの連続のストリームをネットワーク上
に形成するため本質的に一緒に多重化される。ノードか
ら送信されたデータは、中央ハブ３２を通り、ネットワ
ーク上の全てのノードに与えられる。本発明によれば、
ノードにはコンフィグレーション情報をＩＣインターフ
ェースを介して与えられ、該コンフィグレーション情報
は各ノードにデータ構造についての種々の情報を知ら
せ、該種々の情報は各ノードがそれにアドレス指定され
るデータを捜すべき時間スロットを含む。

【００１１】ネットワーク上の主制御器は特別の時間ス
ロットをデータの各フレーム内に割り当てられる。主制
御器は、ノードの位置の１つを占有し、他のノードと同
様に、ネットワークとインターフェースＩＣを介して通
信することが好ましい。主制御器は、ノードがネットワ
ーク内で適正に機能するのを可能にする主制御器の時間
スロットの中で種々の情報を送信する。例えば、主制御
器は、インターフェース・ユニットの局部クロックを同
期化するため該インターフェース・ユニットにより用い
られる情報の一部であるタイミング・データと共に、前
述のコンフィグレーション情報を送信する。主制御器に
より送られるタイミング・データは、システムの残りの
全体に対する周波数の基準として用いられる独特のシー
クエンスの一部である同期（ＳＹＮＣ）シンボルを含
む。各ノードで主制御器から受信されるタイミング・デ
ータは、相互に非常に近接した全てのノード・クロック
を得る。従って、全ての送信に対する全ての時間同期化
は、共通の時間の基礎から導かれ、共通の基準に関して
なされる。該共通の時間の基礎は主制御器により与えら
れ、上記共通の基準は星形トポロジー形態のハブ３２に
より与えられることが好ましい。

【００１２】位相エラーを補正するため、インターフェ
ースＩＣは、信号がデータ・バス伝送媒体に沿って走行
するのにかかる時間により生じる伝搬遅延に関連する問
題を取り扱う。本発明の好適な実施形態において、デー
タ・バス伝送媒体は、星形トポロジーに配列された光フ
ァイバ・データ・バスである。伝搬遅延は１〜１０メー
トルの範囲の光ファイバの長さにとって通常小さいにも
拘わらず、高周波数では、該遅延はデータ伝送エラーを
生じるのに十分な程著しく成り得る。また、異なる長さ
のケーブルは異なる伝搬遅延を生じる。データ衝突の可
能性は、これらのタイミング問題が補償されなければ増
大する。本発明は、ノードでの局部クロックと、星形ト
ポロジー形態の中央ハブで生じる活動との間の位相差を
補正する比較的単純なＩＣ回路コンフィグレーションを
与えることにより上記タイミング問題を正す。ＩＣ回路
コンフィグレーションは、局部クロック周波数を各ノー
ドで（主制御器により与えられる情報を介して）確立
し、ネットワーク上の別の点を、局部クロック位相を更
に同期化するための基準として用いる。該回路は、それ
自身の送信をハブで観察し、その送信を適切な量だけ進
め、そのため適正な位置合わせはハブで観察される。

【００１３】伝搬遅延を補償するのに加えて、本発明は
更に、伝送の受信端でタイミング補償を与える。この手
続きは、送信機がその信号を早期に送ることにより排除
されなかったいずれの残留エラーを取り扱う。各ノード
は、特別のＳＯＴ（ｓｔａｒｔ−ｏｆ−ｔｒａｎｓｍｉ
ｓｓｉｏｎ）（送信開始））シンボルをその時間スロッ
トの始めに送信する。ＳＯＴは、２つの部分、即ち、ガ
ード・インターバルと位置合わせパターンとから成る。
ガード・インターバルは許容され得るエラー量を定義す
る時間の窓を与え、位置合わせパターンはエラーを受信
機で補償することができるよう該エラーを正確に測定す
るためのマーカを与える。受信機は、位置合わせパター
ンを受信し、位置合わせパターンの公称位置からのいず
れの偏差を識別する。この偏差はエラーを表し、受信機
はその時にエラーの大きさ及び向きを知るので、該受信
機はそのエラーを補償することができる。

【００１４】従って、ネットワーク上の全てのノードは
１つの特定のノード（主ノード）によりノードに与えら
れる１つの特定のタイミング・パターン（位置合わせパ
ターン）に同期化される。全てのノードは、位置合わせ
パターンを周波数及び位相の基準として用いる。これ
は、全てのものが同じクロック源に参照されるので、全
体のネットワークに対してより正確な周波数及び位相合
わせを可能にする。同時に、開示されたインターフェー
スが局部クロックの要件を各ノードで緩和する許容差の
或る窓を許容するので、不正確さのある量を含む。

【００１５】頭書の特許請求の範囲によれば、本発明の
１つの実施形態は、ノードのインターフェース・ポート
と通信するデータ・インターフェース、該データ・イン
ターフェース及びネットワーク・データ・バスと通信す
る受信機、及び該データ・インターフェース及び該ネッ
トワーク・データ・バスと通信する送信機を有する通信
インターフェース・ユニットである。データ・インター
フェースは、データを受信機からネットワーク・データ
・フォーマットに従って受信し、該受信機から受信され
たデータを外部ノードにインターフェース・ポートを介
してそのノードと互換性のあるノード・データ・フォー
マットに従って与える。データ・インターフェースは更
に、データを外部ノードからインターフェース・ポート
に介してノード・データ・フォーマットに従って受信
し、該外部ノードから受信されたデータを送信機にネッ
トワーク・データ・フォーマットに従って与える。

【００１６】別の実施形態において、本発明は、データ
・インターフェース、送信機及び受信機を有する通信イ
ンターフェースを含む。データ・インターフェースはノ
ード・インターフェース・ポートと通信し、受信機はデ
ータ・インターフェース及び第１のトランスデューサと
通信する。該第１のトランスデューサは、光パルスを光
学的データ・バスの光ファイバ伝送線から受信し、該受
信された光パルスをディジタル・データに変換し、該デ
ィジタル・データを受信機に与える。送信機は、データ
・インターフェースと、ディジタル・データを該送信機
から受信する第２のトランスデューサと通信し、該送信
機から受信されたディジタル・データを光パルスに変換
し、該光パルスを光学的データ・バスの別の光ファイバ
伝送線に与える。データ・インターフェースは、ディジ
タル・データを受信機からネットワーク・データ・フォ
ーマットに従って受信し、該受信機から受信されたデー
タを外部ノードにそのノードと互換性のあるノード・デ
ータ・フォーマットに従って与える。データ・インター
フェースは更に、データを外部ノードからノード・デー
タ・フォーマットに従って受信し、該外部ノードから受
信されたデータを送信機にネットワーク・データ・フォ
ーマットに従って与える。本装置は更に、データ・イン
ターフェース、受信機及び送信機と通信する制御器を含
む。該制御器は、ノード・データ・フォーマットを決定
するようデータ・インターフェースを制御する。

【００１７】別の実施形態において、本発明は、データ
通信ネットワーク、複数のノード、及びコンフィグレー
ション可能な通信インターフェースを備えるデータ通信
システムを含む。該データ通信ネットワークは、データ
をネットワーク・データ・フォーマットに従って送信
し、該複数のノードのいずれか１つが該複数のノードの
１つにより用いられるノード・データ・フォーマットに
従って送信し及び／又は受信する。コンフィグレーショ
ン可能な通信インターフェースは、ネットワーク及び複
数のノードと通信し、該通信インターフェースはデータ
をノードからネットワークに又はネットワークからノー
ドに通す。コンフィグレーション可能な通信インターフ
ェースの各々は、データをその関連のノードから当該関
連のノードのノード・データ・フォーマットで受け入
れ、データをネットワークにネットワーク・データ・フ
ォーマットに従って送信し、データをネットワークから
ネットワーク・データ・フォーマットで受信し、データ
をその関連のノードに当該関連のノードのノード・デー
タ・フォーマットで送信する。

【００１８】高速度ネットワークの複雑さを比較的低コ
ストで柔軟なインターフェースにはめ込むことにより、
本発明は、ノードがネットワークに存在するためノード
のコストを増大しなければならないのを回避する。イン
ターフェースのコストは、単一のＩＣに実現され得る単
純なデータ・プロトコル及びハードウエアを設計するこ
とにより最小に保たれる。ＩＣは、そのコンフィグレー
ション要素をハードウエア上に集中することにより一層
早くされ、そのハードウエアはその新規な設計により単
純にされる。ＩＣが主制御器からネットワークを越えた
ソフトウエア指令を介して構成されることを可能にする
ことにより、必要とされる柔軟性が追加される。また、
本発明のデータ・フォーマット、ネットワーク・タイミ
ング及び伝送プロトコルにより、インターフェースＩＣ
に対するメモリ要件が最小に保たれることを可能にす
る。データが既知の定常速度で到来し且つ行くように該
データがストリーム・データ・フォーマットの中に多重
化されることは、データをネットワーク・バスとノード
の電子機器との間で転送するにおいて最小量のデータ・
バッファリングを可能にする。

【００１９】

【発明の実施の形態】本発明自体は、更なる目的と付随
の利点と一緒に、添付図面と関係して以下の詳細な記載
を参照することにより最良に理解されるであろう。図１
は、本発明を実施することができる高速度データ・ネッ
トワーク３０の例を示す。データ・ネットワーク３０
は、非臨界的なマルチメディア及び関連の通信、例え
ば、ビデオ、オーディオ、データ、低帯域幅の制御デー
タ及び他の類似の信号の高速度伝送において有利な適用
を見い出す。データ・ネットワーク３０は、種々の個々
の装置の間で電子的通信を要する種々の環境において実
施され得る。好適な動作環境は、乗用車、ヴァン、トラ
ック、バス、列車あるいは飛行機のような輸送手段であ
る。家、アパートの建物あるいはオフィスのような他の
動作環境もまた適用可能である。

【００２０】データ・ネットワーク３０は、該ネットワ
ークに接続されるいずれの個々の装置と該ネットワーク
に接続されるいずれの他の個々の装置との間に「仮想
の」通信経路を与える。従って、ネットワークの基本的
機能は、地理的に遠隔の個々の装置が単純にネットワー
クと接続することにより相互に通信することを可能にす
ることである。ネットワークにおいて通信伝送を実効的
に実行するため実施されねばならないタスクは、該タス
クを、或る態様で組織化される一連のより基本的な機能
に分割することにより達成することができる。機能のこ
の総合的な組の正確な定義及び構造はネットワーク・ア
ーキテクチャと呼ばれる。典型的に、ネットワーク・ア
ーキテクチャは、機能が線形の一連のいわゆる「層」に
組織化される線形の階層モデルに従う。例えば、国際標
準化機構（ＩＳＯ）は、物理層、データ・リンク層、ネ
ットワーク層、トランスポート層、セッション層、プレ
ゼンテーション層及びアプリケーション層から成る７層
化されたモデル・アーキテクチャを提案した。物理層は
階層の最低レベルであるが、該物理層は物理的通信資源
にまたがるビット・ストリーム（その意味に拘わらず）
の透過伝送と主に関係する。ローカル・ネットワークに
おいて、物理的媒体は対撚り線、同軸ケーブル、光ファ
イバあるいは無線であり得る。

【００２１】本発明は、データがオーディオ、ビデオ、
低帯域幅の制御データ、あるいは他の類似の信号である
か否かに拘わらず、データ・ネットワーク３０の物理的
通信資源にまたがるデータの高速度で効率的で柔軟で高
価でない伝送に主に関係する。ネットワーク通信媒体は
図１に示されるような星形トポロジーに配列された光フ
ァイバであるのが好ましい。輸送手段における多くの場
所又はノード間の高速度通信にとって、星形トポロジー
に配列された光ファイバ伝送媒体は、専用のポイントツ
ーポイント接続又はハードワイヤードの電気的ネットワ
ークより価格が高くなく且つそれより複雑でない。

【００２２】本発明によれば、光ファイバ・ネットワー
ク３０は、ネットワークを、単純で安価で柔軟で信頼し
得る態様で実施するのを可能にするハードウエア設計及
びデータ伝送プロトコルを含む。例えば、データ伝送
は、高速度伝送を星形トポロジー形態にするのを容易に
するため独特に構造化され且つ組織化される。ネットワ
ーク上のデータは（図４から図８に示される）フレーム
に分割され、ネットワーク３０上の各ノードは、データ
をフレームのある部分（又はタイム・スロット）中で送
信するのを可能にされる。種々のノード（図１に示され
る参照番号４０〜５８）からのデータ送信は、本質的に
一緒に多重化され、データの連続ストリームをネットワ
ーク３０上に形成する。ノードから送信されたデータ
は、中央ハブ３２を通り、ネットワーク３０上の全ての
ノードに与えられる。本発明によれば、ノードには、コ
ンフィグレーション情報が、各ノードにデータ構造につ
いての種々の情報を知らせるインターフェース・ユニッ
ト（図２及び図３に示される参照番号６４）を介して与
えられる。なお、該データ構造は、各ノードがそれにア
ドレス指定されるデータを捜すべきタイム・スロットを
含む。

【００２３】ネットワーク３０上の主制御器４０が、デ
ータの各フレーム内の特別のタイム・スロットに割り当
てられる。主制御器４０は、ノードがネットワーク内で
適正に機能するのを可能にする主制御器４０のタイム・
スロットにおいて種々の情報を送信する。例えば、主制
御器４０は、前述のコンフィグレーション情報を、イン
ターフェース６４の局部クロックを同期化するため該イ
ンターフェース６４により用いられる情報の一部である
タイミング・データと一緒に送信する。全ての送信に対
する全ての時間同期化は、共通の時間ベースから導出さ
れ、且つ共通の基準に関してなされる。共通の時間ベー
スは主制御器４０により与えられ、共通の基準は中央ハ
ブ３２により与えられることが好ましい。

【００２４】ネットワーク３０の鍵となる特徴は、（図
２及び図３において６２、６２′、６４で示される）イ
ンターフェースは、高速度ネットワーク３０を介して通
信するのと関連する全てのタスクを仮想的に処理するこ
とができ、これにより、高価な追加の処理パワーがノー
ドに加えられるべきであることを要することなく、使用
可能な処理能力が殆ど無い又は全く無いノードが、ネッ
トワーク３０との通信の中に置かれることを可能にす
る。インターフェース６２、６２′、６４は、所与の個
々の装置又はノードをネットワーク３０に機械的、光学
的且つ電子的に接続する。各インターフェースは電子的
回路を含み、該電子的回路はネットワーク３０から高速
度の光学的データをネットワーク３０と互換性のあるフ
ォーマットで受信する集積回路６４として実施するのが
好ましい。該回路は、受信された光学的データを電気的
信号に変換し、該変換された電気的信号を関連のノード
に該ノードと互換性のあるフォーマットで与え、関連の
ノードから電気的信号を該ノードと互換性のあるフォー
マットで受信し、該受信された電気的信号を光学的信号
に変換し、該変換された光学的信号をネットワーク３０
上に該ネットワーク３０と互換性のあるフォーマットで
置く。電子的回路の単純で安価な設計は、関連のデータ
伝送プロトコル及び合成と一緒になって、単一のインタ
ーフェースがネットワーク又は相対的に複雑なノードと
の高速度通信を、又は相対的に単純なノードとの低速度
データ通信を扱うのに十分な程柔軟であるのを可能にす
る。従って、本発明、及び特にＩＣ６４は、存在する
ノードの電子機器に高価な追加の処理パワーを加えるべ
きことを要することなしに、種々のノードのタイプをネ
ットワーク３０に接続する能力を与える。

【００２５】本発明は更に、安価に実施するのに十分な
程単純であるが、データ・ネットワーク３０と通信する
ことと関連したより複雑なタスクのある一部を処理する
ことができるＩＣ設計を与える。例えば、ＩＣ６４
は、主制御器４０から受信した情報を用いて、そのノー
ドのための局部クロック周波数を確立し、一方またノー
ド・デバイスと光ファイバ・ネットワーク３０との間で
のデータの転送を容易にする。ＩＣ６４はまた、光フ
ァイバ・ケーブルの一端に入る光がその他端へ走行する
のにかかる時間により生じた伝搬遅延と関連した問題を
扱う。このような遅延は数メートルのケーブル長にとっ
て通常小さいにも拘わらず、該遅延は高周波数ではデー
タ伝送エラーを起こすのに十分な程に著しくなり得る。
また、異なる長さのケーブルは異なる伝搬遅延を生じ
る。こうして、主制御器４０からハブ３２を介して２つ
の別個のノードに送られたデータは、ノードにとって受
信ケーブルの長さが等しくない場合異なる時間に到達す
る。これらの遅延を補償しない場合、ノードは高周波数
で相互に位相同期外れに落ち、これによりバス上で生じ
るデータ衝突の可能性を増大させる。本発明は、ノード
での局部クロックと中央ハブで生じる活動（ａｃｔｉｖ
ｉｔｙ）との間の位相差を訂正する比較的単純な回路形
態を与えることによりこのタイミング問題を正す。該回
路は、それ自身の伝送をハブで基本的に観察し、その伝
送を適切な量だけ進め、そのため適正な位置合わせがハ
ブで観察される。

【００２６】本発明はまた、ＩＣ６４がその関連のノ
ードの通信能力と一致するよう電子的に構成することを
可能にすることにより柔軟性を与える。ＩＣの形態は、
種々のパラメータ及び／又は機能を含み得る。例えば、
ＩＣ６４は、特定のノードコンフィグレーション要素
に対するノード・インターフェース出力のタイミング及
びデータの要件に適合するよう電子的に構成し得る。Ｉ
Ｃ６４は、高速度ネットワークからネットワーク・デ
ータ速度でデータを受信し、該受信されたデータを保持
し、次いでそのデータをＩＣのノード・インターフェー
スに該ノードと互換性のあるいずれの速度で出力するこ
とができるデータ・メモリを含む。他のコンフィグレー
ションパラメータは、ネットワーク上でノードがデータ
を送信又は受信するため使用可能であるタイム・スロッ
トのようなむしろ基本的な通信情報を含むことができ
る。この種のコンフィグレーション情報を個別のノード
ＩＣ６４に与えることは、局部的にか遠隔的にかのいず
れかで実施することができる。局部形態はオン・ボード
計算能力を有するインテリジェント・ノードと共に利用
することができ、一方遠隔形態は十分なオン・ボード計
算能力を持たない「ダム（ｄｕｍｂ）」・ノードにとっ
て必要とされる。ダム・ノードに対して、主制御器は、
ノードでのタイミング及び他の通信プロトコルをセット
・アップするためＩＣに必要な情報を与えるであろう。
インテリジェント・ノードは、それ自身についての情報
をセット・アップされる必要なＩＣの一部を与えるのに
十分な計算能力を有するであろう。いずれの場合にも、
主制御器は全ての必要な情報をＩＣ及び／又はその関連
のノードに同時通信する。ダム・ノードにとって、必要
な情報は、どんなデータがバス上にあるかについての情
報を、ノードが該バス上にあるデータを聴くことが必要
である時を指示する明示的な命令と共に含む。インテリ
ジェント・ノードにとって、必要な情報は、どんなデー
タがバス上にあるかついての情報を含み、該ノードはそ
れ自身の計算能力を用いて該ノードが該データを受信す
ることが必要であるかどうかを決定する。

【００２７】ここで好適な実施形態の詳細に向くと、図
１は、中央ハブ３２の周りに星形形状のトポロジーに配
置された複数のデバイス又はノードを備える光ファイバ
・ネットワーク３０を示す。主制御器４０が、ノードと
して類似の態様でハブ３２に接続される。主制御器４０
は、通常の処理容量でオン・ボードを介する通常のプロ
グラム可能なマイクロプロセッサ、ランダム・アクセス
・メモリ及び読出し専用メモリを備える。主制御器の処
理能力は、ネットワーク・タイミング及びコンフィグレ
ーションタスクを本明細書において述べる本発明のパラ
メータに従って（通常のネットワーク通信技法を用い
て）実行するのに十分である。主制御器４０は、通常、
タイミング水晶発振器のような外部クロック発生器を含
む。ネットワークコンフィグレーション情報は、特定の
ノードがデータをネットワーク３０上に置き又はデータ
をネットワーク３０から受け取ることができる特定のタ
イム・スロットについて個別のノードに命令する。

【００２８】本発明は、主に、ネットワーク３０の物理
層、特に、データ・バス通信プロトコルの特定の組と、
データ・バス通信の相対的複雑さを低減するＩＣハード
ウエア設計と共に、ネットワーク・データ・バスの複雑
さからノードを隔離するためＩＣインターフェース（図
２、図３及び図９ないし図１４）を使用し、これにより
インターフェースＩＣを相対的に安価なコンフィグレー
ション要素として実現することを可能にすることを指向
する。本発明の物理層は、さもなければ幾つかの層に分
割される通常のネットワーク・アーキテクチャにおいて
実施され得て、より高いレベルの層は通常の要領で主制
御器のタスクが実行される仕方の詳細を制御する。

【００２９】図１に示されるノードは、増幅器／スピー
カ・セット４８、ＬＣＤスクリーン４２、ユーザ・イン
ターフェース４４、ナビゲーション・システム４６（例
えばＧＰＳ受信機）、音楽再生装置５０、ディジタル・
ラジオ５２、コンパクト・ディスク・チェンジャー５
４、ビデオ再生装置５６及び後座部オーディオ・コンポ
ーネント５８を含むマルチメディア及び他の非臨界的な
ユーティリティ・デバイスである。（増幅器／スピーカ
・セット４８及びＬＣＤスクリーン４２のような）一部
のノードは、情報をハブ３２から受信のみ行うことがで
き、一方（ユーザ・インターフェース４４、ナビゲーシ
ョン・システム４６、音楽再生装置５０、ディジタル・
ラジオ５２、コンパクト・ディスク・チェンジャー５
４、ビデオ再生装置５６及び後座部オーディオ・コンポ
ーネント５８のような）他のノードは、データをハブ３
２から受信し且つそれに送信することができる。図示さ
れたノードは、高速度光ファイバ・ネットワーク３０に
接続され得るタイプのデバイスの例としてのみの意図で
あり、これら図示のもの以外のノードを光ファイバ・ネ
ットワーク３０に本発明から離れることなく組み込み得
る。

【００３０】図１に図示される星形トポロジー形態は、
特に輸送手段用途に関して本発明を具体化するネットワ
ーク３０のための好適アーキテクチャである。星形トポ
ロジーにおいて、ハブ３２に送られる全ての情報は、接
続された全てのノードに同時に送信される。１つのノー
ドの故障は、情報が残りのノードへ送信されるのを妨げ
ない。ネットワーク３０の光ファイバ・データ・バス
は、ビデオのような高帯域幅のデータを送信するときワ
イヤ・ネットワークより有利である。それは、ワイヤ・
ネットワークのコストは動作周波数が増大するにつれ著
しく増大するからである。

【００３１】全てのノードは、中央ハブ３２に光ファイ
バ受信ライン３６を介して接続される。更に、情報を送
信することができるこれらのノードは、中央ハブ３２に
光ファイバ送信ライン３４を介して接続される。光ファ
イバ・ラインは、光を限定された強度損失で送信するこ
とができ商業的入手可能の自動車等級で可撓性の透き通
ったプラスチック・チューブ又はケーブルが好ましい。
該プラスチックは、ケーブル内に存在する光がケーブル
の外側表面で反射してケーブルの他端に向かって走行し
続けるような回折角を有する。光ファイバ・ケーブルは
大きな開口を有するのが好ましく、該開口により該光フ
ァイバ・ケーブルが低コストの光ファイバコンフィグレ
ーション要素に効率的に結合するのを可能にする。

【００３２】中央ハブ３２は、光ファイバ・ケーブルと
実質的に同じ材料から構成されている比較的単純なコン
フィグレーション要素である。好適な実施形態におい
て、ハブ３２は本質的に一つの平たい矩形のプラスチッ
ク部材である。全ての送信ケーブル３４はハブ３２の一
端に接続し、全ての受信ケーブル３６はハブ３２の他端
に接続している。通常の態様においては、ハブ３２の物
理的寸法は、送信ケーブル３４から受信された光インパ
ルスが全ての受信ケーブル３６に均等に、好適には最小
損失で、分配されるような大きさである。次いで、受信
ケーブル３６は、上記の光をハブ３２から、接続されて
いる全てのノードに送信する。こうして、１つのノード
によりハブ３２に送信されたデータは、ハブ３２に接続
されているノードに分配される。

【００３３】データは、光ファイバ・ネットワーク３０
を通して、２値情報を表す光のパルスとして転送され
る。光の明るいパルスは２値の１を表し、光が存在しな
いのは２値のゼロを表す。勿論、多くの要因が正確な光
強度に影響を与え得る。プラスチック光ファイバ・ケー
ブルは幾らかの減衰を持ち、そこで特定のケーブルを出
る光はそのケーブルに入る光より強度が小さい。更なる
減衰は、光がハブ３２の全体にわたり分配され且つ幾つ
かの受信ケーブル３６の間に分割されることから生じ、
そのためハブ３２を出る光はハブ３２に入る光より強度
が小さく、これによりノードに到達する光の強度を更に
低減する。

【００３４】光強度に対する種々の影響が、送信されて
いるデータの値を変えないようにすることが好ましい。
これを達成する１つの方法は、柔軟な受信機が、受信さ
れる光の強度に対する種々の外部の影響に応じて該柔軟
な受信機のスレッショルドに適合することができるよう
にすることである。いずれにしても、スレッショルド光
強度は、２値のゼロを２値の１と区別する。スレッショ
ルドを越えた光強度は論理的１として扱われ、スレッシ
ョルドを下回った光強度は論理的ゼロとして扱われる。
光受信機は、（光ファイバ・ケーブルの長さや数に起因
する減衰のような）光強度に影響を与え得る多くの影響
要因により該光受信機が通常論理的「１」を論理的
「０」と、またその反対に間違えない程十分柔軟である
べきである。こうして、ネットワーク３０を通って走行
する光の強度が幾らか減衰を被るかも知れないが、デー
タの保全性は維持されるであろう。

【００３５】図２及び図３は、光ファイバ・データ・バ
ス（即ち、送信ケーブル３４、受信ケーブル３６及びハ
ブ３２）と、図１に示される（図２及び図３において参
照番号７０及び７０′により表される）ノードの１つと
の間のインターフェースをより詳細に示すブロック図で
ある。コネクタ６２は、送信ケーブル３４及び受信ケー
ブル３６をＩＣ６４に接続する。コネクタ６２は、そ
れに接続される光ファイバを固定するための積極的なラ
ッチ機構を有する商業的に入手可能な自動車等級のコネ
クタであることが好ましい。コネクタ６２は、送信ケー
ブル３４及び受信ケーブル３６に物理的に接続し、受信
ケーブル３６をフォトダイオード６６に光学的に結合さ
せ、送信ケーブル３４をＬＥＤ６８に光学的に結合さ
せる。コネクタ６２はまた、インターフェースＩＣ６
４、フォトダイオード６６及びＬＥＤ６８の間を物理
的に且つ電気的に接続する。

【００３６】ＩＣ６４をノード７０又は７０′から分
離する図２及び図３における点線は、ノード７０と（Ｉ
Ｃ６４により表される）バス電子機器との間のインタ
ーフェースを図式的に示す。所与のノードに存在する電
子機器は、ノード毎に変わり、図２及び図３に示される
ノードのコンフィグレーション要素の全てが必ず存在す
るわけではない。図２及び図３に示されるノードの電子
機器は、所与のノードで見出される典型的なコンフィグ
レーション要素の一般的な図式的表示である。典型的な
ノード７０は、電力条件付け回路７２、ノード制御器７
４、ディジタル処理回路７６及び局部Ｉ／Ｏインターフ
ェース７８を含み得る。電力条件付け回路７２は通常電
源であり、ノード制御器７４は通常ノードを制御するノ
ード・マイクロプロセッサであり、ディジタル処理セク
ション７６はネットワークを越えて来る実際のデータを
処理するものを表す。例えば、ノード７０がトーン制御
を行う責任がある場合、ディジタル処理セクション７６
はオーディオ・データをＩＣ６４から受信し、ベース
とトレブルの機能を実施し、次いでデータをネットワー
ク３０上にＩＣ６４を介して戻すよう置く。局部Ｉ／
Ｏインターフェース７８は、ボタンを有する制御ヘッド
及び／又はディスプレイのようないずれのタイプの局部
ノード入力及び出力の機能であり得る。

【００３７】ＩＣ６４とノード７０との間の通信ポー
トは、例えば、ノード電力条件付けセクション７２に接
続された＋Ｖポート、ノード電力条件付けセクション７
２に又接続されたオン／オフ・ポート、ノード制御器７
４に接続されたＩＩＣ（ｉｎｔｅｒＩＣｃｏｎｔｒ
ｏｌ（ＩＣ間制御））ポート、ノード・ディジタル処理
セクション７６に接続されたＩＣクロック・ポート、及
びノード・ディジタル処理セクション７６に又接続され
たＩＩＳ（ｉｎｔｅｒＩＣｓｉｇｎａｌ（ＩＣ間信
号））ポートを含み得る。一般に、＋Ｖ接続は電力接続
を与え、オン／オフ・ポートは電力モードにする機能を
与え、ＩＩＣは低帯域幅（約１Ｍｂｓまで）の制御信号
を与える制御インターフェースであり、ＩＣ６４から
ノード７０へのクロック信号はネットワーク３０に対し
て同期化され且つデータを及び／又はノードへの局部基
準として処理するため用いられ、ＩＩＳポートは実際の
データ・ペイロード（ｐａｙｌｏａｄ）のためであり、
１０Ｍｂｓあるいはそれより高い速度まで増し得る。図
２及び図３に示されるＩＣインターフェース・ポートは
例示であり好適であるが、しかし他のポートも等しく可
能である。その意図は、ＩＣ６４が種々のノードとの
自然のインターフェースを与えるよう構成されるのを可
能にするであろう柔軟性を与えることにある。ＩＩＣ及
びＩＩＳのフォーマットは、オーディオ・データのため
の既知の広く入手可能のシリアル・データ・フォーマッ
トである。ＩＣ６４には、特別に設計されたシリアル
・データ・フォーマット、又は他のタイプのデータのた
めの他の既知のシリアル・データ・フォーマットが備え
られ得る。例えば、ビデオに適切な標準シリアル・イン
ターフェースは、ＳＰＩ（ｓｅｒｉａｌｐｅｒｉｐｈ
ｅｒａｌｉｎｔｅｒｆａｃｅ（シリアル周辺インター
フェース））プロトコルであろう。

【００３８】データは光学的光パルスの形が好ましい
が、このデータは中央ハブ３２から受信ライン３６を介
してフォトダイオード６６へ走行する。受信された光に
より、フォトダイオード６６は、受信された光の強度に
比例する電気的パルスをインターフェースＩＣ６４へ
送信する。ＩＣ６４はこの電気的信号をデータとして
増幅し処理する。送信ライン３４はＬＥＤ６８に接続
されている。データをネットワークに送信するため、Ｉ
Ｃ６４は電気的パルスをＬＥＤ６８に送る。これに
より、ＬＥＤ６８は光のパルスを送信ケーブル３４に
送り、そこで該光のパルスが中央ハブ３２に送信され、
そして接続された受信ラインの全部に分配される。好適
な実施形態において、ＬＥＤは約６６０ｎｍの波長を持
つ赤の光を用いる。

【００３９】図２及び図３に示されるＩＣ６４は、ネ
ットワークと、外部ノード・デバイス７０、７０′のデ
ィジタル処理セクション７６との間でＩＩＳインターフ
ェースの使用を介してデータを送信する。ＩＩＳは、オ
ーディオ・ディジタル信号プロセッサにおいて通常用い
られるデータ・フォーマット／プロトコルである。該Ｉ
ＩＳは、シリアル・データ通信、即ちデータ・イン、デ
ータ・アウト、ビット・クロック及びワード・クロック
のため４つのピンのみを必要とする。ＩＩＳインターフ
ェース上のビット・クロック速度は可変であり、そのた
めデータは、光学的ネットワークより遅い速度で動作す
るデバイスに適応する速度でインターフェースＩＣ６
４へまたそれから送信され得る。ＩＣ６４は、ネット
ワークから高速度バーストとして受信される情報を捕獲
するため用いられる内部メモリを有する。次いで、ＩＣ
６４は、そのメモリから情報を、ノードの存在するデ
ータ受信／送信能力に合った一層遅い転送速度で転送す
ることができる。例えば、光ファイバ・ネットワーク３
０は、ＣＤ品質のディジタル・オーディオをそれが通常
再生されるより５０倍以上早く送信することができる。
インターフェースＩＣ６４により、コンパクト・ディ
スク・プレーヤがオーディオ情報のパケットをネットワ
ークを介して増幅器／スピーカ・ノードに高速度バース
トとして転送することを可能にし、該パケットを標準再
生周波数で転送するのに要する時間の１／５０を要す
る。次いで、ネットワーク３０は、正常の転送時間の他
の４９／５０の時間を用いてディジタル・ビデオのよう
な追加の情報を他のノード間で転送する。オーディオ受
信機ノードでのインターフェースＩＣ６４は、高速度
データ・バーストを捕獲し、それをＩＣ６４上の局部
メモリに記憶する。次いで、オーディオ受信機ノードで
のＩＣ６４はデータを該オーディオ受信機に標準再生
速度で与える。こうして、インターフェースＩＣ６４
は、ノードでの受信機デバイスを高速度ネットワークの
複雑さから完全に隔離し、「仮想の」接続を生成し、そ
のため該デバイスは相互に直接結合されているように見
える。

【００４０】ノード・デバイス上の制御器７４は、ＩＣ
６４にＩＩＣ互換可能な（しかし好ましくはより早
い）接続部を介して接続される。全ての形態、状態及び
メッセージ・データは、外部デバイスに対してこのポー
トを介して使用可能である。更に、ノード・デバイスに
警報を出すため用いることができる割込みピンがＩＣ６
４上にある。これは、ネットワーク・トラフィックの著
しい再コンフィグレーションがあり且つ種々のノードが
新しいコンフィグレーションのため適時に準備されねば
ならない場合に特別に重要である。各ノードは、電力を
ＩＣ６４と外部ノード・ハードウエアとの双方に供給
する電力コンディショナー７２を有する。インテリジェ
ント・ノードはまた、ノード・デバイス全体にわたるデ
ータ転送を容易にするため局部Ｉ／Ｏ能力７８を有す
る。

【００４１】図３は、受信専用「ダム」ノード７０′の
ための代表的コンフィグレーションを示す。コネクタ６
２′は受信ライン３６をフォトダイオード６６に接続す
る。受信専用ノード・デバイスは情報をネットワークに
送信しないので、送信ケーブル及びＬＥＤは必要とされ
ない。インターフェースＩＣ６４は、アドレス・ピン
を用いてＩＩＣインターフェースを介するよりむしろＩ
Ｃ６４のネットワーク・アドレスを選択することを除
いて同じままである。ノード・デバイスはディジタル処
理７６及び局部Ｉ／Ｏ７８の能力を有しても良い。電力
コンディショナー７２は、電力をＩＣ６４並びにノー
ド・デバイスに供給するため存在する。

【００４２】データを光ファイバ・ネットワークを介し
て送信するため用いられる通信構造が図４から図８まで
に詳細に示されている。通信はネットワークを介してフ
レームにおいて生じる。図４に示されるように、好適な
実施形態におけるフレームは、２５６シンボル長であ
り、４８ｋＨｚで送信される。フレームの帯域幅はデー
タ・パケットに分割され、表示「マスタ」、「Ｎ２〜Ｎ
ｘ」及び「Ｍ」はフレームの中のデータ・パケットの例
である。各パケットは、ネットワーク上で特定のノード
により送信されるデータを表す。フレーム当たりの送信
するノードの数は２５６シンボル帯域幅によってのみ制
限される。

【００４３】図５に示されるように、フレームにおける
第１のパケットは主制御器４０により送られるのが好ま
しく、最後のパケットはメッセージ・パケット（Ｍ）で
あるのが好ましい。但し、この順序は強制的ではない。
異なるノードからの全てのパケットの送信は、送信開始
（ＳＯＴ（ｓｔａｒｔ−ｏｆ−ｔｒａｎｓｍｉｓｓｉｏ
ｎ））シンボルと呼ばれる特別のシンボルにより分離さ
れる。インターフェースＩＣ６４は、ＳＯＴシンボル
を検出し且つそれを新たなデータ・パケットの始めとし
て認識する回路を含む。パケットは、主制御器により構
成され得る可変長であることが好ましい。好適な実施形
態において、各シンボル・スロットはデータの３８４，
０００ビット／秒の価値を表す。異なるノード・デバイ
スは、それらが生成するデータ量に基づく異なる帯域幅
要件を有する。例えば、音声通信は、適切な通信のため
の十分なデータを送信するため１シンボル・スロット／
フレームのみを必要とする。しかしながら、ＣＤ品質の
オーディオは４シンボル・スロット／フレームを必要と
する。１０倍（１０×）ＣＤ−ＲＯＭ通信は３７スロッ
トを必要とし、そして５０スロットが、圧縮されないビ
デオに対して必要とされ得る。開示されたフレーム・コ
ンフィグレーションは、帯域幅の過度の量を浪費するこ
となしにデバイスのデータ要件に適合するのに十分な帯
域幅を有するパケットを全てのこれらのデバイスに与え
る程十分柔軟である。

【００４４】各データ・パケットは更に、図６に示され
るように、データ・ブロックの数に分割され得る。例え
ば、ビデオ・カメラ・ノードは、ディジタル化されたビ
デオ・データ・ブロック並びにディジタル化されたオー
ディオ・データ・ブロックを送信し得る。これら双方の
ブロックは、同じパケットの中でノードにより送信され
得る。主制御器のパケットは、制御ブロックとデータ・
ブロックとに更に分割されている。制御ブロックは、コ
ンフィグレーション情報の一部が主制御器から他のノー
ドに送られる場所である。コンフィグレーション情報
は、フレームがパケットに分割される仕方と、どのシン
ボル・スロットでノードがネットワーク上に送信し始め
ることができるかを定義する。各ノードは、このコンフ
ィグレーション情報をそのＩＣ６４を介して受信し、
そのコンフィグレーション情報をインターフェースＩＣ
６４上のコンフィグレーション・メモリ１５４、１５
６（図１５に示される）に記憶する。

【００４５】主制御器４０は、全てのコンフィグレーシ
ョン情報を一度に送る必要がない。代わりに、コンフィ
グレーション・メモリは、制御ブロックにより幾つかの
フレームのスパンを越えて送信され得る。しかしなが
ら、ネットワークは、全体の新しいコンフィグレーショ
ンが転送されてしまうまで、コンフィグレーションを変
えないのが好ましい。この方法により、主制御器が新し
いコンフィグレーションをメモリに１つ１つ送り出すこ
とを可能にし、そのことは、ネットワーク帯域幅の大部
分がデータ転送のため必要とされ、ほんの小さい部分が
新しいコンフィグレーション情報を送信するため残され
る場合有利である。

【００４６】主制御器４０からの制御ブロックの最初の
シンボルは同期化（ＳＹＮＣ）シンボルである。ＳＹＮ
Ｃシンボルが、直ちに、パケットの開始を識別するＳＯ
Ｔシンボルに続く。ＩＣ６４は、独特のＳＯＴ／ＳＹ
ＮＣの組み合わせを識別する回路を含む。このシンボル
・シークエンスを用いて、新しいフレームの開始を、制
御ブロックの場所と共に識別する。

【００４７】メッセージ・パケットは、ノードが１つの
フレームで追加の情報を送信するのを可能にするトーク
ンパッシング配列を用いる。主制御器は、特定のノード
に（インターフェースＩＣ６４を介して）該トークン
をフレームの始めに与える。そのトークンにより、ノー
ドが情報をフレームのメッセージ・パケット部分中に送
信するのを可能にする。メッセージは、可変長であり、
送信すべき２以上のフレームを取り得る。一旦ノードが
そのメッセージを完成すると、ノードはメッセージの終
わり（ＥＯＭ（ｅｎｄ−ｏｆ−ｍｅｓｓａｇｅ））シン
ボルを送信する。ＥＯＭシンボルは、メッセージが完成
し且つトークンを次のノードに通すことができることを
主制御器に命令する。ノードは、メッセージを２つの方
法のうちの１つで受信し得る。第１に、メッセージがメ
ッセージを発生するノードから転送されるにつれ、ノー
ドは該メッセージを直接ハブから受信することができ
る。第２に、メッセージは、主制御器により受信され、
次いで、主制御器により後続のフレーム中に再び同時通
信されることができる。

【００４８】図７は主制御器のパケットのより詳細を示
す。ヘッダ・シンボルがＳＹＮＣシンボルに続く。ヘッ
ダ・シンボルを用いて、フレーム開始識別子を２つのシ
ンボル（ＳＯＴ／ＳＹＮＣ）から３つに拡張する。３シ
ンボル・フレーム開始識別子がネットワークの帯域幅を
１シンボル・スロットだけ低減する一方、より長い３シ
ンボル識別子によりシステムがフレームの開始を一層正
確に識別するのを可能にする。ヘッダ・シンボルに、可
変長制御ブロックが続く。ＣＲＣシンボルは、エラー無
しの送信を保証するため、制御ブロックのための検査合
計を与える。ＣＲＣシンボルに、主制御器ノードのため
のデータ・パケットが続く。主制御器のデータ・パケッ
トはまた、複数のデータ・ブロックに更に分割され得
る。図６は、種々のノードからの各データ・ブロックが
また可変数のシンボルから成り得ることを図示する。

【００４９】図８は、データ・パケットを作るシンボル
のより詳細な表示を与える。図８に示されるように、フ
レームにおける全てのシンボルが９ビット長であるのが
好ましく、各ビットは２値状態のうちの１つ、即ち論理
的ゼロ又は論理的１を表す。光ファイバ・ネットワーク
３０上で、論理的１であるビットはあるスレッショルド
強度を越えた光のパルスにより表され、一方論理的ゼロ
は光の不在により又はあるスレッショルド強度以下の光
のパルスにより表される。好適な実施形態において、イ
ンターフェースＩＣ６４は、４倍（４×）オーバサン
プリングを用いて、ビットが１であるか０であるかを決
定する。この手順において、ＩＣ６４は、ビットの値
を、該ビットが送信されているより４倍早い速度でサン
プルする。次いで、該ＩＣ６４は、ビットが有効であ
ると見做される前に適正な時間位置合わせを得なければ
ならない。この４×サンプリングは、さもなければシス
テムにおいてノイズ又は逸脱した（ａｂｅｒｒａｔｉｏ
ｎａｌ）データ・スパイクにより妥協（ｃｏｍｐｒｏｍ
ｉｓｅ）され得るデータ保全性を確実にもたらすのを助
ける。

【００５０】ネットワーク用通信プロトコルは極めて柔
軟で且つコンフィグレーション可能である。プロトコル
は、各々が異なる帯域幅要件を備え、各々が可変の数の
データ・ストリームを備えている種々のデバイスを扱う
ことができる。個々のノードＩＣは主制御器により送ら
れる情報により構成され、これによりデバイスが制御の
ためのマイクロプロセッサ又は他の機構を持たないネッ
トワークに接続されるのを可能にする。

【００５１】インターフェースＩＣ６４の内部機能の
ブロック・レベル図が図９に示されている。図示のよう
に、ＩＣ６４は、受信機８０、送信機８２、データ・
インターフェース９２、ノード制御器９０、クロック・
リカバリ・セクション８４及びクロック発生セクション
８８を含む。受信機８０は外部フォトダイオード（図示
せず）に接続されている。該フォトダイオードは、受信
機８０に、フォトダイオードに当たる光の強度に比例す
る強度である電気的信号を送信する。受信機８０は、該
信号をディジタル化し、ビット・シリアル・データを９
ビット・シンボルに変換する。受信機８０は、受信され
たデータについて通常のエラー・チェッキングを実施
し、有効なシンボルが受信されたことを保証する。上記
の９ビット・シンボルは、８ビット・データ・バイトに
フラグを加えたものに変換され、次いでデータ・インタ
ーフェース９２に送られ、そこで、データが外部ノード
・デバイスに通信され得る。

【００５２】受信機８０はまた、受信されたデータに位
相訂正を行う。インターフェースＩＣ６４の各々の局
部クロックは、中央ハブ３２に関して、及び他のノード
に関して僅かな位相差で走る。これは、ＩＣ６４が中
央ハブ３２上のデータ活動を、局部クロックを設定する
ための基準として用いるからである。しかしながら、伝
搬遅延は、光が中央ハブから個々のノードへ走行すると
き発生する。種々の受信及び送信ケーブルの長さが変わ
ることが有りがちなので、上記の遅延は１つのノードか
ら別のノードまで変わることが有りがちである。こうし
て、ネットワーク３０上のＩＣ６４での局部クロック
の全ては、伝搬遅延における差に起因して相互に位相外
れとなるであろう。この差の大部分は、送信機８２が該
遅延を推定しその信号を早期に、該推定された遅延に比
例する量だけ送信することにより補償される。

【００５３】受信機８０はまた、送信機がその送信時間
を調整することによっては補償されない小さい残留位相
差を補償する。これらの残留位相差は、なされた送信補
償における誤差に、ノード間で発生するクロック位相ワ
ンダー（ｗａｎｄｅｒ）と共に起因する。好適な実施形
態において、各データ・パケットは９ビットＳＯＴシン
ボルでもって始まる。ＳＯＴシンボルの最初の４ビット
は、論理的ゼロ状態でありガード・インターバルと呼ば
れる。残りのビットが特定の位置合わせパターンに続
く。各ＩＣ６４上のコンフィグレーション・メモリ
は、ＩＣ６４に時間の前にどのシンボル・スロットが
ＳＯＴシンボルを含みそうかを告げる。ＩＣ６４は、そ
れ自身の局部クロックに従って、ビット５から９に対し
て予期された時間に到着するビットが位置合わせパター
ンに一致すべきであることを知る。

【００５４】残留位相誤差は、位置合わせパターンが到
着するのを予期された時間と、パターンが実際に到着す
る時間との僅かな偏差を生じる。例えば、位置合わせパ
ターンは、ビット４から８が予期された時間に受信され
るかも知れない。受信機８０は、データが正しくない時
間に到着しつつあることを検出し、位相差を訂正するた
めデータ・インターフェース９２に送られるデータを進
めるか又は遅らせるかのいずれかを行う。こうして、デ
ータ・インターフェース９２に送られる全てのデータ
は、そのノードのＩＣのための局部クロックと位相があ
っている。４ビット・ガード・インターバルが論理的ゼ
ロ・レベルに送られ、データの競合を生じることなくデ
ータを位相外れで受信することができるバッファを生成
する。

【００５５】送信機８２は、データ・インターフェース
９２から受信されたデータを取り、それをネットワーク
３０に送信する。送信機８２は外部ＬＥＤ（図示せず）
に接続され、該外部ＬＥＤは送信機８２からの電気的パ
ルスをネットワークの光学的データ・バス上に送信する
に適した光パルスに変換する。送信機８２からハブに送
信される光パルスは、送信光ファイバ・ケーブルを通っ
て走行しなければならない。このケーブルは伝搬遅延を
信号に付加する。送信機８２は、この伝搬遅延を予測
し、補償するため適切な時間だけデータの送信を進め
る。該送信機は、ハブへの短いデータ送信を発し且つそ
れ自身の短いデータ送信を受信するのに要する時間を測
定することによりどの程度データを進めなければならな
いかを計算する。送信光ファイバ・ケーブルと受信光フ
ァイバ・ケーブルとがほぼ同じ長さである場合、遅延の
半分はノードからハブへの光の送信に寄与され得て、他
の半分はハブから戻されるパルスを受信する際の遅延で
あろう。ノードがその送信されたデータを進める時間量
は、この組み合わされた送信／受信遅延である。

【００５６】クロック・リカバリ・ブロック８４を用い
て、データ・ビットをオーバサンプルするため用いられ
る局部サンプル・クロックを発生する。更に、クロック
・リカバリ・ブロック８４は、局部クロックにより発生
されたフレーム開始信号を、主制御器によりハブへ送ら
れたフレーム開始情報と比較する。局部クロックがハブ
とひどい位相外れをしている場合、クロック・リカバリ
・ブロック８４は、ノードに対する送信及び受信動作を
延期し、位相差を訂正しようとする。一旦局部ノードが
ハブと位相が合った状態になると、該局部ノードは送信
及び受信を再開する。クロック・リカバリ・ブロック８
４の中の電圧制御発振器は、到来するデータ・ビットの
値を４×オーバサンプリングでサンプルするに必要とさ
れるサンプル・クロックを発生する。

【００５７】クロック発生ブロック８８は、インターフ
ェースＩＣ６４により必要とされる他のクロック信号
を、クロック・リカバリ・ブロック８４により発生され
るサンプル・クロックから導出する。クロック発生ブロ
ック８８は、サンプル・クロックの周波数を４分周する
ことによりビット・クロックを生成し、またビット・ク
ロックの周波数を９分周することによりシンボル・クロ
ックを生成し、そしてシンボル・クロックの周波数を２
５６分周することによりフレーム・クロックを生成す
る。クロック発生ブロック８８はまた、現在のフレーム
のどのシンボル・スロットが送信され又は受信されつつ
あるかをモニタする。

【００５８】ノード制御器９０は、ＩＣ６４上の機能
ブロックの動作を調整する。ノード制御器９０は、ネッ
トワークに対するコンフィグレーション情報を含み、フ
レームにおけるどのスロットがデータをネットワークに
送信するのに使用可能であるかについてノードに命令す
る。コンフィグレーション情報はまた、個々のノードの
各々に、いつネットワーク上の情報がそのノードに関連
し、そして接続されたノード・デバイスに対して受信さ
れ又は送信されるべきかについて命令する。ノード制御
器９０はコンフィグレーション・メモリを含む。ノード
制御器９０は、該コンフィグレーション・メモリに、シ
ンボルがデータ・シンボルか、ＳＯＴ又はＳＹＮＣのよ
うな制御シンボルかどうかのようなどのタイプのシンボ
ルが各フレーム・スロットを占有するかを記憶する。こ
れにより、ノード制御器９０がシンボルがまさに受信さ
れるその前にＳＯＴシンボルでありつつあるかどうかを
知るのを可能にする。次いで、受信機８０は、シンボル
のビットが実際に受信される時間と予期される時間とを
比較することにより位相差を訂正することができる。ノ
ード制御器９０は、ＩＩＣバスに接続され、存在するノ
ード電子機器がコンフィグレーション情報を受信し処理
することができる場合にコンフィグレーション情報をノ
ードに任意に通信するのを可能にする。

【００５９】各ＩＣ６４は、２つのコンフィグレーシ
ョン・メモリ、即ち作業メモリと更新メモリとを有す
る。新しいコンフィグレーション情報は、１個毎に主制
御器からＩＣ６４の更新メモリに送られる。ノードの
ＩＣ６４は、新しいコンフィグレーションが完全に転
送されてしまうまで、作業メモリに設定された古いコン
フィグレーションを用いることを続け、そして主制御器
は、新しいコンフィグレーションがある点で用いられる
べきことを信号で知らせる。その点で、作業メモリ及び
更新メモリは本質的に機能をスワップするであろう。更
新メモリは、作業メモリになり、新しいネットワーク・
コンフィグレーションを定義するため用いられるであろ
う。古い作業メモリは、更新メモリになり、新しいコン
フィグレーション・メモリを１個毎に主制御器から受け
入れ始めるであろう。

【００６０】データ・インターフェース９２は、データ
をＩＣ６４と外部ノード・デバイスとの間で転送す
る。データ・インターフェース９２は、２つのフレーム
の情報を保持することができる内部メモリを有する。こ
れにより、１バンクのメモリが外部デバイス（ノード）
と外部デバイスのデータ転送速度で通信するのを可能に
し、他のバンクがネットワークと高速度で通信するのを
可能にする。ノード・データ・インターフェース（それ
は例としてＩＩＳフォーマットとして示されている）上
のビット・クロック速度は可変であり、情報が外部デバ
イスへそしてそれから、変化する速度で転送されるのを
可能にする。データ転送におけるこの柔軟性は、追加の
外部コンフィグレーション要素の必要性を低減し、ＩＣ
６４が直接種々のデバイスと通信するのを可能にす
る。

【００６１】図９に示される種々の機能ブロックが、図
１０から図１５により詳細に図示されている。図１０
は、クロック・リカバリ・ブロック８４のより詳細な図
である。クロック・リカバリ・ブロック８４は一般に、
位相検出器１００（それはディジタル又はアナログであ
り得る）、ループ・フィルタ１０４（それはディジタル
又はアナログであり得る）、電圧制御発振器（ＶＣＯ）
１０６及び基準選択器１０２を含む。大部分のノードに
とって、ディジタル位相検出器１００は、局部フレーム
・クロックの位相と、受信機ブロック８０により発生さ
れるＳＹＮＣパルスとを比較する。ＳＹＮＣパルスは、
受信機ブロック８０が主制御器により全てのフレームの
始めに送り出されるＳＯＴ／ＳＹＮＣシンボルを検出す
るとき、受信機ブロック８０により生成される。２つの
クロック信号は、局部クロックが中央ハブから受信され
た情報と位相外れ状態であるかどうかの指示を与えるた
め比較される。クロックが同期化されるならば、ディジ
タル位相検出器１００はロック状態フラグを活動化す
る。同期化の欠如によりディジタル位相検出器１００は
ロック状態フラグを非活動化し、ノードに対して送信及
び受信の動作を延期する。

【００６２】主制御器４０は、外部クロック発生器を用
いて、ネットワーク３０に対するフレーム・クロックを
確立する。主制御器ノード４０と関連したＩＣ６４
は、局部的に発生されたフレーム・クロックを外部クロ
ック基準と比較し、マスタ・ノードが同期化されること
を保証する。基準選択器１０２は、クロック入力をＳＹ
ＮＣ信号と外部クロックとの間で切り替える。大部分の
ノード上の基準選択信号の存在は、基準選択器１０２に
ＳＹＮＣ信号をクロック入力として用いさせる。しかし
ながら、主制御器上の基準選択信号は、基準選択器１０
２に外部基準を用いることを命令する。上記の基準選択
は、ＩＣ６４上の入力ピンとして与えられることが好
ましく、それにより同じＩＣがノード７０か主制御器４
０かのいずれかをネットワーク３０に結合するため用い
られるのを可能にする。

【００６３】ディジタル位相検出器１００は、位相差の
大きさ及び向きをディジタル・ループ・フィルタ１０４
に出力する。ループ・フィルタ１０４は、ＶＣＯ１０
６を制御する出力電圧を発生する。ＶＣＯ１０６はＩ
Ｃのためのサンプル・クロックを発生し、該サンプル・
クロックは個々のデータ・ビットをオーバサンプルする
ため用いられるクロックである。好適な実施形態におい
て、サンプル・クロックはフレーム周波数の９２１６倍
（２５６シンボル／フレーム×９ビット／シンボル×４
サンプル／ビット＝９２１６サンプル／フレーム）であ
る。受信機ブロック８０と関係して以下により詳細に説
明されるように、ＶＣＯ１０６は、不同期化されるシ
ステムにおいてＳＯＴ／ＳＹＮＣ対の適正な検出を保証
するためネットワークの真のビット速度の３倍より小さ
くない大きさからそのビット速度の６倍より多くない大
きさまでの自由走行周波数の領域を有する。

【００６４】図１１は、図８に示される受信機ブロック
８０のより詳細の図である。受信機８０は、一般に、量
子化器１０８と、ＳＯＴ／ＳＹＮＣ検出器１１２、ディ
ジタル遅延線１１０、遅延線タップ選択器１１４、受信
シフトレジスタ１１６、ラッチ１１８、シンボル・デコ
ーダ１２０及び受信データ・レジスタ１２２を含む。ア
ナログ電気信号は、外部フォトダイオード（図示せず）
から量子化器１０８に送信される。アナログ電気信号
は、フォトダイオードのゼロ・ボルトから最大電圧出力
までのどこかの電圧に変動し得る。量子化器１０８は、
入力信号のこの広い領域を取り、２つの値の１つのみ、
即ち、論理的ゼロを表すゼロ・ボルト、又は論理的１を
表すＶＣＣ電圧を有する信号を出力する。ＶＣＣは、通
常、ＩＣに給電するため用いられるＤＣ電圧である。好
適な実施形態において、ＩＣ６４は、３．３又は５ボ
ルトＤＣソースで動くＣＭＯＳチップである。量子化器
１０８は、カットオフ・スレッショルドより下のいずれ
の入力電圧をゼロ・ボルト出力に変換し、スレッショル
ドより上のいずれの入力電圧を２値の１を表すＶＣＣレ
ベルに変換する。

【００６５】量子化器１０８からの論理的信号出力がデ
ィジタル遅延線１１０に送られ、該ディジタル遅延線１
１０は多重タップ・シフトレジスタとして実施され得
る。ＶＣＯ１０６（図１０に示される）により発生さ
れるサンプル・クロックはまた、ディジタル遅延線１１
０に入力される。量子化器１０８からの論理的信号出力
はサンプル・クロック速度でサンプルされ、ディジタル
遅延線１１０のシフトレジスタにディジタルで記憶され
る。ディジタル遅延線１１０に対して使用可能な多重タ
ップは、データを連続の時間シフトされた位置に与え
る。

【００６６】ディジタル遅延線１１０からの全てのタッ
プが、ＳＯＴ／ＳＹＮＣ検出器１１２に対して同時に使
用可能である。ＳＯＴ／ＳＹＮＣ検出器１１２は、ＳＯ
Ｔ及びＳＹＮＣの信号がサンプル・クロック期間の解像
度内でノードにより受信された時間位置を識別すること
ができる。一旦ＳＯＴ／ＳＹＮＣ検出器１１２が２つの
シンボルＳＯＴ／ＳＹＮＣの組み合わせを検出すると、
ＳＯＴ／ＳＹＮＣ検出器１１２はＳＹＮＣ信号をクロッ
ク・リカバリ・ブロック８４に送り出し、新たなフレー
ムの開始を指示する。クロック・リカバリ・ブロック８
４は、このＳＹＮＣ信号を用いて、局部フレーム・クロ
ックを、主制御器４０により送り出されたＳＯＴ／ＳＹ
ＮＣ情報と同期化させる。

【００６７】ＳＯＴシンボルは、ノードがデータを送信
する前に該ノードにより送信される第１の信号である。
ＳＯＴ信号は、ＳＯＴ／ＳＹＮＣ検出器１１２がビット
・パターンを受信した時間を、ビット・パターンが到着
してしまうことを予期した時間と比較するのを可能にす
る既知のビット・コードを有する。これらの２つの時間
の差は位置合わせ誤差である。ディジタル遅延線１１０
の幾つかのタップは遅延線タップ選択器１１４と並列で
使用可能である。遅延線タップ選択器１１４は適正に時
間シフトされるタップを選択し、そのため遅延線タップ
選択器１１４は、データが最初に受信されたとき該デー
タが有する位相誤差を訂正する。新たなノードがネット
ワークに送信する度に、新たな位相訂正が行わなければ
ならない。これは、個々のノード上の全ての局部クロッ
クが僅かに異なる位相で動作するからである。従って、
新たな送信するノードの各々は、その送信をＳＯＴシン
ボルでもって始め、そのため他のノードはＳＯＴシンボ
ルの既知のビット・パターンにロックし、いずれの位相
差も訂正することができる。

【００６８】電圧制御発振器が主制御器により送り出さ
れたフレーム開始（ＳＯＦ（ｓｔａｒｔｏｆｆｒａ
ｍｅ））シンボルと同期化される前に、該発振器は、あ
る周波数の領域内で、好ましくは正常のシステム・ビッ
ト周波数の約３倍から６倍までの領域内で走り得る。既
知の１８ビットＳＯＴ／ＳＹＮＣシンボル・シークエン
スは、それらがビット周波数の３倍から６倍までのうち
の全ての動作周波数で識別されることができるように選
定されるのが好ましく、これによりＳＯＴ／ＳＹＮＣ検
出器１１２の能力を増大し、ＶＣＯ１０６を同期化す
るのに必要とされるフレーム開始（ＳＯＦ）シンボルを
識別する。

【００６９】位相訂正されたデータは、遅延線タップ選
択器１１４から受信シフトレジスタ１１６に直列に送ら
れ、そこで該ビットが連結され９ビット・シンボルを形
成する。データが、正確さを保証するためビット・クロ
ック速度で受信シフトレジスタ１１６の中にシフトされ
る。ラッチ１１８は、９ビット・シンボルをシンボル・
クロック速度でゲートする。これにより完全なシンボル
・データがシンボル・デコーダ１２０に対して使用可能
にする一方、受信シフトレジスタ１１６は次のシンボル
に直列にシフトし始める。シンボル・デコーダ１２０
は、９ビット・シンボルを取り、構文チェックを実施し
て、該９ビット・シンボルが有効なシンボルであるかを
決定する。５１２の有り得るシンボルの組み合わせの全
部が有効なシンボルであるとは限らないことが好まし
い。シンボルの８ビット・データ部分は２５６の可能性
を占める。ＳＯＴやＳＹＮＣのような特別の制御信号は
追加の組み合わせを占める。残りの組み合わせは、好適
な実施形態によれば、無効であり、フラグが立てられな
ければならない。シンボル・デコーダ１２０は９ビット
・シンボルを出力する。最初の８ビットはシンボルのデ
ータ部分を表す。９番目のビットは、最初の８ビットが
データ・ビットであるか、又はそれらが制御シンボル、
無効のシンボル、ある他のタイプのシンボルのいずれか
であるかどうかを指示する特別のシンボル・フラグであ
る。復号化されたシンボルは、データ・インターフェー
ス・ブロック９２への突然の故障の無い（ｇｌｉｔｃｈ
−ｆｒｅｅ）送信を保証するためシンボル・クロック速
度で受信データ・レジスタ１２２の中にクロックされ
る。

【００７０】送信機ブロック８２のより詳細なレイアウ
トが図１２に示されている。送信機８２は、一般に、送
信データ・レジスタ１２４、シンボル・エンコーダＲＯ
Ｍ１２６、シフトレジスタ１２８、出力タップ選択器１
３０及び出力ドライバ１３２を含む。８ビット・データ
・ワード及び１ビットの特別のシンボル・フラグは、デ
ータ・インターフェース・ブロック９２から送信データ
・レジスタ１２４に送られる。送信データ・レジスタ１
２４は、シンボル・エンコーダ１２６へのエラーの無い
送信を保証するためシンボル・クロック速度でデータに
おいてクロックする。シンボル・エンコーダ１２６は、
８ビット・データ・ワード及び１ビットの特別のシンボ
ル・フラグをアドレスとして取り、符号化された９ビッ
ト・シンボルを出力する読出し専用メモリである。典型
的な光ファイバ・データ・チャネルは、情報が固定速度
で一時に１ビット（１又は０に対して光の有り又は無
し）で送られる２値のシリアル・チャネルである。任意
のディジタル情報を、光がオン又はオフのいずれかであ
る光ファイバ・リンクのような２値チャネルを介して送
信するのにおいて、タイミング情報を抽出することがで
き且つビットをより信頼性良く回復（ｒｅｃｏｖｅｒ）
することができるように情報ビットをやや多数のチャネ
ル・ビットに符号化することが通常必要である。そのよ
うなチャネルを介して使用するためのコードを設計する
のにあたり、いかに容易に信頼性良く且つ実効的に情報
を送ることができるかを決定する多くの属性が存在す
る。該属性は、例えば、チャネル・ビット遷移間の最小
時間、チャネル・ビット遷移間の最大時間、チャネル・
ビット遷移の時間細分性（ｔｉｍｅｇｒａｎｕｌａｒ
ｉｔｙ）及びオン対オフ比のような、いかに信頼性良く
チャネル・ビットを回復することができるかに主に影響
を及ぼすものと、例えば、チャネル・ビットの情報ビッ
トに対する比、ブロック・サイズ及びシンボル・アルフ
ァベット・サイズのような、いかに効率的に且つ都合よ
く情報をコード化することができるものとにおおまかに
分割することができる。属性の最適組み合わせはチャネ
ル特性に非常に依存する。

【００７１】光ファイバ・チャネルが本質的に非常に早
く、従って、シンボル間歪みは必要とされる速度及び距
離で問題でない。問題の大部分は、受動分割器により導
入される大きい減衰量のためである。検出器の帯域幅を
最小にすることは、信号対雑音比を改善するが、しかし
雑音にそれ自身主にエッジ位置の不確かさとして現れさ
せる。これに耐えるため、大きい時間の細分性、即ち、
チャネル・ビット幅が所望される。シンボル間歪みが問
題でないので、遷移間の最小時間は１チャネル・ビット
時間で有り得る。この問題は、ここで、１又はオン・レ
ベルと見做されるものと０又はオフ・レベルと見做され
るものとの間に適正なスレッショルドを設定する問題と
なる。信号がＡＣ結合される、それは通常非常に大きい
増幅が必要とされる場合であるが、その場合、最適スレ
ッショルドはＤＣ成分の関数としてワンダー（ｗａｎｄ
ｅｒ）し、該ＤＣ成分の関数はチャネル・ビット・スト
リームにおける１の０に対する比である。ある間隔にわ
たり等しい数の１と０を有することによりＤＣ成分を安
定化させることは有用である。より頻繁な遷移を遷移間
の短い時間に有することはまた、そうすることにより一
層多くの機会が１と０との間の差を見且つスレッショル
ドを調整することを可能にするので有用である。多くの
システムにおいて、遷移間の短い最大時間、ラン・レン
グスを有することは、適正なタイミング又はクロック回
復（ｒｅｃｏｖｅｒｙ）にとって必要である。つまり、
長いビット持続時間、低ＤＣ成分及び短いラン・レング
スは、チャネル・コードの所望の属性である。

【００７２】高い情報速度を維持する一方チャネル・ビ
ット時間をできるだけ長く保つのは高いコード化効率を
必要とする。多数のビットは全体としてブロックにグル
ープ化し且つコード化されるとき、高効率はより容易に
達成される。他の考慮事項は、データ・パケット細分
性、複雑さ、特別の条件を表すための能力、並びに、チ
ャネルの必要性に適合する能力である。この場合、９チ
ャネル・ビットを用いて、８情報ビットのブロックを単
一のシンボルとしてコード化することは非常に良好な妥
協を与えることができる。

【００７３】用いられる上記８ビットの９ビットへのコ
ード（８ｂｉｔｔｏ９ｂｉｔｃｏｄｅ）のキ
ー属性は、低く且つ限界のある（ｂｏｕｎｄｅｄ）ＤＣ
オフセット、短く且つ限界のあるラン・レングス、及び
任意のデータ・ストリームの外側に情報を明白に表す能
力である。８ビット・データ・ブロックは２５６の異な
る値を有することができ、９チャネル・ビットを５１２
の異なる方法で配列することができるが、しかしこれら
の多くのものがＤＣ及びラン・レングス基準に適合する
のではない。データの値に対して個々にマップされるこ
とができる方法と、ラン・レングスに適合するがＤＣ基
準に適合しない方法とは、対になって、即ち、正のオフ
セットを有する一つと、負のオフセットを有する他方と
を取ることができ、単一のデータ値を表す。選定が、累
積のＤＣオフセットを最小にするためなされる。この技
術は、上記２５６個のデータ値を表すのに十分な組み合
わせ以上の多くのものを与える。他のものが特別の目的
のため使用可能である。コード化スキームの小さな変形
は、ラン・レングス及び／又は複雑さを犠牲にして平均
ＤＣ性能を改善する。

【００７４】３つの特別の目的シンボルが定義された。
送信開始シンボルは実際には情報を持たないガード・イ
ンターバルと開始位置マーカとの組合せである。ラン・
レングスをガード・インターバルの間違反することがで
きる。メッセージ終了シンボルは、フレームワーク内に
データが存在しないことの明示的表示であり、さもなけ
ればあいまいとなるであろうデータを区切る便利な手段
を与える。同期シンボルは、規則に従うがしかしいずれ
の任意のデータ・シークエンスによりまねることができ
ない短いシークエンスのビットを発生する手段を与え
る。選定されたシークエンスはまた、大きい時間尺度エ
ラーの存在の点であいまいでない特性を有する。それ
は、遷移間の１ビット時間と、２ビット又はそれ以上の
時間との間を区別することのみが必要であるからであ
る。

【００７５】８ビットの９ビットへのコーディングの３
つの異なるタイプがここで説明される。即ち、最小ラン
・レングス・バージョン、ゼロＤＣバージョン及び妥協
バージョンについてである。自由に連結され得る２５６
の異なるコードに対して課され且つ依然余地を有するこ
とができる最小ラン・レングス制限は４である。入力デ
ータ・グループ（この場合８ビット・バイト）がいずれ
の任意の順序で到来することができるので、コード・ワ
ードの連結がラン・レングス規則に違反するのを防止す
るため、ある規則が必要である。５１２の潜在的な９ビ
ット・コード・ワードがある。勿論、２５８は４のラン
を有し、又は２のランでもってより小さく、あるいは各
終わりでより小さく、４の制限を越えることなく自由な
連結を可能にする。これは、２５６の有り得るデータ・
バイト全てを特別の区切りとしての有り得る使用のため
残された２でもって符号化するのに大きく十分な英字で
ある。コード・ワードのＤＣ成分の分布は、±９／９又
は±１の有り得るフルスケールの範囲から外れた、±１
／９で１７８、±３／９で７４、及び±５／９で６であ
る。一様に分散されたランダム・データにとって、ＤＣ
成分はゼロであり、平均絶対値はフルスケールの１８．
５％である。より望ましくないコードを、より頻繁に用
いられないデータ値に対して割り当てることにより、デ
ータの実際の分散の知識を利用することができる。「プ
ラス」と「マイナス」のコードの均衡を得ることがより
重要である。

【００７６】例として、実数データは大きい数より小さ
い数を含む傾向があり、最下位のビットは最も一様に分
散される傾向がある。より低いオフセット・コードをよ
り低いデータ値に与える最下位ビットに基づいて「プラ
ス」と「マイナス」のコードを割り当てることにより、
統計を改善することができる。たとえそうであっても、
最悪のケース条件は依然フルスケールの±７７．８％で
あり、同じ値の長いランが起こり得る。統計を改善する
既知の方法は、より一様な分散を入力データに与えるた
め疑似ランダム・シークエンスを加えることにより該入
力データをスクランブルするやり方である。同じシーク
エンスが、データのスクランブルを解除するため受信端
で加えられる。

【００７７】別の適切な８ビットから９ビットへのコー
ディング・スキームは、ラン・レングスを犠牲にしてゼ
ロＤＣを達成する。各データ値が、一方は正のオフセッ
トを有し、他方は負のオフセットを有する２つの異なる
コードを割り当てられる。送信中、該オフセットが累算
され、該累算されたオフセットをゼロに向けて駆動する
であろうコードが選定される。この戦略により、最大ラ
ン・レングスは２１である。２５６のデータ値のデュア
ル・マッピングは、特殊文字に対する余地を残さない５
１２の有り得るコードの全てを用いる。１つ又はそれよ
り多い特殊文字が必要とされる場合、余地を作るため幾
つかの文字を単独にマップすることができる。これは、
平均性能に対して殆ど効果を及ぼさないが、しかし最悪
ケースのＤＣ成分に１／９フルスケールに近づけさせる
ことができる。また、オフセット累算器が境界を付けら
れない場合、最大ラン・レングスは増大することができ
る。

【００７８】はるかにより良い平均性能を有する１／９
の絶対的な最悪ケースが受け入れ可能であれば、別の解
法が５の最大ラン・レングスと特殊文字に対する余地と
を有する状態で存在する。５のラン・レングスを越える
ことなく自由に連結され得る３２８個の９ビット・コー
ドがある。これらのうちで、２０６は±１／９のオフセ
ットを有し、１０４は±３／９のオフセットを、１８は
±５／９のオフセットを有する。７２のデータ文字をデ
ュアル・マッピングしてプラスとマイナスのコードを有
し、且つ他の１８４の文字を＋１／９コードと−１／９
コードとのうちのいずれかに単独にマッピングすること
により、２５６コードの文字セットを作ることができ
る。オフセットが累算され、選定、時間の約２８％が与
えられると、該累算されたオフセットをゼロに向けて駆
動するコードが用いられる。デュアル・マップされた文
字は典型的に３／９のオフセットを有するので、数個の
デュアル・マップされた文字は、多数の単独にマップさ
れた文字の累算された非対称を補償することができる。
オフセット累算器は、時間にわたり飽和し又は減少し
て、悪運の長期間が補償の試みにおいて短期間の大きい
オフセットを生じさせるのを防止する筈である。１つの
ダブル・マップされた文字を２つの単独のマップされた
文字と交換することにより追加の文字を定義することが
できる。２５７個までの文字を、オフセットを±１／９
へ制限しながら定義することができる。この点で、６１
個の文字、約２３％は、デュアル・マップされる。再
び、補償の頻度を増大するため既知の分散を利用するこ
とができ、プラス及びマイナスのオフセットをより一様
に分散させるためスクランブラを用いることが可能であ
る。例えば、スクランブラに最下位ビットを変更させる
ことのみにより双方の技術を直ちに用いることができ
る。６のラン・レングスが許容される場合、より良いＤ
Ｃ特性すら得ることができる。

【００７９】例えばあいまいでない同期化を与えるため
いずれの任意のデータ・シークエンスを伴って生じるこ
とができない独特のビット・シークエンスを有すること
が時に必要である。これをする都合の良い方法は規則違
反を伴う。ＲＬＬコードにとって、ラン・レングスを越
えることは最も容易であるが、しかしそれが望ましくな
い場合、併合規則を違反することができる。ここに説明
されるＲＬＬコードにとって、４つの連続した最大ラン
・レングスのシークエンスは十分である。コード０１０
１０１０１０及び１０１０１０１０１が文字セットに含
まれていない場合、１６より多い交互の１および０のシ
ークエンスは、任意のデータにおいて生じることができ
ず、独特の同期するシークエンスとして用いられること
ができる。このようなシークエンスの利点は、大きな初
期クロック・エラーが存在するとき、０００００を００
００００から又は１１１１１を１１１１１１から区別す
るより０を００から又は１を１１から区別する方がはる
かに容易であることである。

【００８０】例示の８ビットの９へのコーディング・ス
キームが、発明の詳細な説明の終わりに置かれた表１に
示されている。表１に示されるバージョンは、６のラン
・レングス制限を有し、一方前述した数は５のラン・レ
ングス制限に対するものである。単なる差は受け入れ可
能なコードの数である。これは、順に、ＤＣ成分を低減
するためダブル・マッピングに対して使用可能なコード
の数に影響を及ぼす。表１において言及されている「オ
フセット」は、コードにおける１の数からゼロの数を引
いたものである。これはＤＣ成分の尺度を与える。好ま
しくは、コーディングがルックアップ・テーブルを用い
て実施され、そこで表１に示される特別のコードが受け
入れ可能なコードのリストから任意に割り当てられたと
する。例外は、ダブルにマップされた割当て（そこでは
ＤＣ成分を低減するため＋又は−のオフセットの選定が
与えられたとする。）がルックアップ・テーブルのサイ
ズを低減するのを可能にするため相補コード（即ち、１
と０とが交換される）に与えられたことである。

【００８１】表１に示されるチャネル・コードを用いる
ための一般規則は、数値データが送信の前後にスロット
数の最下位ビットと排他的論理和がとられることであ
る。（ＳＯＴから次のＳＯＴまでの）送信内でオフセッ
トが累算される。シンボル・コードの選定が与えられる
と、オフセットをゼロに向けて駆動するシンボル・コー
ドの選定が用いられる。例外はＥＯＭシンボル選定（０
１０１０１０１０又は１０１０１０１０１）である。表
１において、該選定は、００１０１０１０１０と１１０
１０１０１０１のうちのいずれかを与えるため先行のシ
ンボルの最後のビットに基づく。上記例外に対する例外
は、ＳＯＴに「間違った」ＥＯＭが続くフレーム同期化
シーケンスである。上記の規則及びシンボル・コーディ
ングは独特の同期化パターン（…１１０１０１０１０１
０１０１０１０１０１１…）をもたらし、該同期化パタ
ーンは大きい周波数エラーと４／９から５／９までの最
悪ケースＤＣ成分とを有して認識可能である。平均ＤＣ
成分は、一定の入力データの長いランでさえ５０％に非
常に近い。

【００８２】先に説明したように、シンボル・エンコー
ダ１２６は、８ビット・データ・ワードと１ビットの特
別のシンボル・フラグとをアドレスとして取り且つ符号
化された９ビット・シンボルを出力する読出し専用メモ
リである。９ビット出力は、単純に、８ビット・データ
・ワードと１ビットの特別のシンボル・フラグとの連結
ではない。代わりに、データが、９ビット・ラン・レン
グスの制限された（ＲＬＬ（ｒｕｎ−ｌｅｎｇｔｈｌ
ｉｍｉｔｅｄ））シンボル・スペースにマップされる。
ラン・レングスの制限されたシンボル・スペースは、連
続的に送信されるゼロ又は１の数を制限する。連続的に
送信された論理状態の数を制限することは、クロック・
エラーの存在におけるデータ転送問題を最小にする。例
えば、０１０及び０１１０は、０１１１１１０及び０１
１１１１１０より容易に区別される。図１１の受信機ブ
ロック８０の中のシンボル・デコーダ１２０は、この符
号化を戻して、シンボルを９ビットＲＬＬシンボル・ス
ペースから連結された特別のシンボル・ビットを有する
標準の８ビット・データ・ワードに変換する。

【００８３】符号化された９ビットＲＬＬシンボルは、
シンボル・エンコーダ１２６からシフトレジスタ１２８
へラッチされる。シフトレジスタ１２８は、各々が同じ
９ビット・シンボルの時間シフトされたバージョンを有
する多くの選択可能なタップを有する。これらのタップ
を用いて、ノードからハブまでの伝搬遅延を補正する。
送信するノードＩＣ６４が送信光ファイバ・ケーブル
３６を走行する信号の伝搬遅延を補正しない場合、ノー
ドからハブへ送られるデータはハブで位相外れで到着す
るであろう。ネットワークが初期にブートアップすると
き、主制御器４０は一時に一つ各ノードをオンラインに
する。各ノードが走査されると、ノードはそれ自身の信
号を送り出し、次いで受信する。インターフェースＩＣ
上のデータ・インターフェース９２は、信号の送信から
受信までの遅延を測定し、この遅延時間を記憶し、それ
を用いてタップ選択信号を発生する。

【００８４】シフトレジスタ１２８からの全てのタップ
は、出力タップ選択器１３０に対して並列に利用可能で
ある。データ・インターフェース・ブロック９２から送
られたタップ選択信号は、送信／受信サイクルからの伝
搬遅延と同じ時間量進められたデータを含むタップを選
定する。こうして、送信機から送られるデータが進め
ら、そのため該データは、送られたとき局部クロックと
位相外れとなるが、しかし該データがハブから戻され受
信されるとき位相が合った状態になる。送信されるべき
データは、シフトレジスタ１２８から出力タップ選択器
１３０を介して出力ドライバ１３２へ直列にシフトされ
る。ＩＣ６４は、直接ＬＥＤに接続し、該ＬＥＤを駆
動するのに十分な電流容量を有しなければならない。出
力ドライバ１３２は、送信されたデータを増幅し、ＬＥ
Ｄを駆動する。

【００８５】図１３は、クロック発生ブロック８８によ
り発生された多くのクロックの拡大図である。クロック
発生ブロック８８は、一般に４分周回路１３４、９分周
回路１３６、２５６分周回路１３８を含む。クロック発
生ブロック８８は、クロック・リカバリ・ブロック８４
のＶＣＯ１０６により発生されたサンプル・クロック
を入力として受信する。好適な実施形態において、４分
周回路１３４は、サンプル・クロックの周波数を分周
し、ビット・クロックを発生する。４倍（４×）以外の
オーバサンプリング速度に対しては、サンプル・クロッ
クは、選定されたオーバサンプリング速度により除され
るべきである。ビット・クロック周波数は、９分周回路
１３６で９分周され、シンボル・クロックを発生する。
２５６分周回路１３８は、シンボル・クロックの周波数
を分周し、フレーム・クロックを発生する。クロック・
リカバリ・ブロック８４は、このフレーム・クロック
を、受信機ブロック８０により発生された同期パルスと
比較し、ノードが中央ハブ３２と同期化されるかどうか
を決定する。２５６分周回路１３８はまた、現在のシン
ボルがフレームのどのスロットからであるかを知るため
カウントする。

【００８６】インターフェースＩＣ６４と、図９に示
される機能ブロックとのより詳細なレイアウトが、図１
４及び図１５に示されている。ノード７０、７０′が情
報を受信するとき、光がネットワーク３０の中央ハブ３
２からフォトダイオード６６へ走行する。フォトダイオ
ード６６は該光を電気的信号に変換し、該電気的信号の
強度はフォトダイオード６６に当たる光の強度に比例す
る。入力増幅器１４０は、フォトダイオード６６からの
信号を増幅し、該増幅された信号を量子化器１０８へ送
信する。量子化器１０８は可変強度信号を論理信号に変
換する。なお、該論理信号の値は、２つの電圧の一つの
み、即ちゼロ・ボルトとＶＣＣボルトとのうちのいずれ
かであり得る。量子化器１０８の出力は、サンプリング
速度でディジタル化され、ディジタル遅延線１１０に記
憶される。ディジタル遅延線１１０は多重タップ・シフ
トレジスタであり、各々のタップは前進的に時間シフト
された位置におけるディジタル化されたデータを表す。

【００８７】送信開始（ＳＯＴ）位相合わせブロック１
４４を用いて、データがＩＣ６４上の局部クロックに
関し位相外れで受信されたどうかを検出する。受信制御
器１５０は、作業用コンフィグレーション・メモリ１５
６からネットワークの現在のコンフィグレーションを読
み出す。作業用コンフィグレーションメモリ１５６は、
ＳＯＴ信号が到着する筈の時間を含み、ＳＯＴシンボル
が到着する筈の時間についての情報を受信制御器１５０
に与える。ＳＯＴ位相合わせブロック１４４は、受信制
御器１５０からのこの情報を用いて、該受信されたＳＯ
Ｔ信号が予期された時間に到着したかどうかを、又は該
受信されたＳＯＴ信号が僅かに位相外れで到着したかど
うかを決定する。ＳＯＴ位相合わせブロック１４４は、
遅延線タップ選択器１１４を制御して、位相エラーを補
正するため時間シフトされてしまったタップからのデー
タを受信シフトレジスタ１１６へ送る。次いで、データ
は、９ビット・ワードを形成するためビット速度で受信
シフトレジスタ１１６の中に直列にシフトされる。ラッ
チ１１８は、９ビット・ワードを全てのシンボル・クロ
ック・サイクルのエッジで捕捉し、次のシンボル・クロ
ック・サイクルの持続時間に対して安定なデータを保持
する。受信シフトレジスタ１１６は次のワードを受信
し、一方ラッチ１１８は先の９ビット・ワードを安定に
保持する。

【００８８】９ビット・ワードは、ラッチ１１８からシ
ンボル・デコーダ１２０に通り、そこでデータの妥当性
がチェックされ、該データはラン・レングスの制限され
たデータ・スペースから復号される。シンボル・デコー
ダ１２０は、９ビット・ワードをアドレスとして取り、
そのアドレスに記憶された９ビット・シンボルを戻す２
５９×９のＲＯＭであることが好ましい。９ビット・シ
ンボルの９番目のビットは特別のシンボル・フラグであ
る。該特別のシンボル・フラグは、ＩＣ６４に、最初
の８ビットが有効なデータ、無効なデータ、及びＳＯＴ
又はＳＹＮＣのような特別のシンボルのうちのいずれを
表すかを知らせる。復号された９ビット・ワードは、受
信データ・レジスタ１２２の中に全てのシンボル・クロ
ック期間の終わりにクロックされる。なお、その全ての
シンボル・クロック期間の終わりに上記復号された９ビ
ット・ワードは全体のシンボル・クロック期間に対して
安定のままである。

【００８９】受信データ・レジスタ１２２の中の受信さ
れたデータは、データ・メモリ１４６への入力として利
用可能である。データ・メモリ１４６は、情報の少なく
とも２つの完全なフレームを記憶することができる５１
２×９の二重バンクのＳＲＡＭであるのが好ましい。２
バンクにより、データ・メモリ１４６が同時に、受信デ
ータ・レジスタ１２２からデータを受信し、且つ外部デ
バイスにインターフェース・ポート１６４を介して送信
し又は受信することを可能にする。該インターフェース
・ポート１６４はＩＩＳ、ＩＩＣ又はＳＰＩ、あるいは
ある他の標準のような標準通信プロトコルに従ってデー
タを出力することができる。代替として、インターフェ
ース・ポート１６４は可変の通信プロトコルに従ってデ
ータを出力し得て、該可変の通信プロトコルのパラメー
タはデバイスのコンフィグレーション中ネットワークの
より高いレベル層によりインターフェース・ロジック１
４８に対して与えられる。各フレームの後で、上記の２
バンクの役割が切り替わる。次いで、一方のバンクにお
いて光ファイバ・ネットワークから受信されたデータが
外部デバイスへの送信に利用可能であり、他方のバンク
により該デバイスから受信されたデータはネットワーク
３０への送信に利用可能である。受信動作の間、データ
・メモリ１４６がメモリ制御器１６２及び受信制御器１
５０により制御される。受信制御器１５０は、作業用コ
ンフィグレーションメモリ１５６を読出し、フレームの
現在のシンボルの状態を決定する。作業用コンフィグレ
ーション・メモリ１５６が、受信されつつあるシンボル
がその特定のノードに対して重要なデータを含むことを
指定するコードを含む場合、受信制御器１５０は、デー
タ・メモリ１４６を書込みモードに置き且つ受信されつ
つあるデータを記憶するようメモリ制御器１６２に指示
するであろう。インターフェースＩＣ６４は、フレー
ムの終わりまで、ノードに関連する全ての情報をデータ
・メモリ１４６に記憶し続けるであろう。その点で、２
バンクのデータ・メモリ１４６は役割をスワップするで
あろうし、新しく受信されたデータを、外部デバイスに
出力ポート１６４を介して送信することができる。出力
ポート１６４上のビット・クロック速度が使用可能であ
り、インターフェースＩＣ６４が外部デバイスに対し
て適切なデータ速度で該外部デバイスと直接通信するこ
とを可能にし、これにより、ネットワーク３０と通信す
るためネットワーク３０のデータ速度及び複雑さを一致
させるよう外部デバイスの電子機器を調整する必要性を
排除する。

【００９０】送信サイクル中に、外部デバイスからの８
ビット・データ・ワードは、インターフェース・ポート
１６４を介してデータ・メモリ１４６の一方のバンクに
送信される。転送の１フレーム・サイクル後に、転送制
御器１５２は、現在のノードに対する転送期間として指
定されてしまったシンボル・スロットについて作業用コ
ンフィグレーション・メモリ１５６をチェックする。そ
れらのスロットが到着すると、転送制御器１５２は信号
をメモリ制御器１６２に送り、メモリ制御器１６２にデ
ータ・メモリ１４６を読出しモードに置くよう命令す
る。次いで、データ・メモリ１４６は、それが外部デバ
イスから受信した情報の最後のフレームを送信データ・
レジスタ１２４に転送する。この転送は１つのシンボル
を一時に生じ、送信データ・レジスタ１２４はシンボル
速度でクロックされる。送信データ・レジスタ１２４の
８ビット出力が、送信制御器１５２から特別のシンボル
・フラグと組み合わされる。このフラグは、データ・メ
モリ１４６から到来する８ビット・ワードが外部デバイ
スにより送られたデータを表すかどうか、又は該８ビッ
ト・ワードがコンフィグレーション制御器１５８により
データ・メモリ１４６に挿入されるＳＯＴのような特別
のシンボルであるかどうかを識別する。８ビット・ワー
ドと特別のシンボル・フラグとが連結され、シンボル・
エンコーダＲＯＭ１２６に対する９ビット・アドレス
を形成する。シンボル・エンコーダ１２６は、８ビット
・ワード及び特別のシンボル・フラグを９ビット・ラン
・レングスの制限されたシンボル・スペースの中にマッ
プする。ＲＬＬシンボル・スペースは、シンボルの中の
連続した１又は０の数を低減し、タイミング問題に起因
するエラーの危険を低減する。９ビット・シンボルが転
送シフトレジスタ１２８の中にクロックされ、送信シフ
トレジスタ１２８は該シンボルを多重の時間シフトされ
たタップに記憶する。全てのタップは、出力タップ選択
器１３０に対して並列に使用可能である。送信制御器１
５２は、ハブへの伝搬遅延を相殺するためデータを十分
に進めるであろう、選択すべきタップがどれかを識別す
る。送信制御器１５２は、ノードが主制御器４０により
最初にオンライン状態にされるとき、送信制御器１５２
自身の信号を送り且つ受信することによりこの遅延時間
を識別する。９ビット・シンボルが、送信シフトレジス
タ１２８から出力タップ選択器１３０を介して出力増幅
器１３２に直列へシフトされる。出力増幅器１３２は送
信されたビット・ストリームを増幅し、そのため出力増
幅器１３２はインターフェースＩＣ６４に直接接続さ
れたＬＥＤ６８を駆動することができる。ＬＥＤを通
る増幅されたデータが、送信ケーブル３４を介して光フ
ァイバ・ネットワーク３０の中央ハブ３２に送られる光
のパルスに変換されるとき、上記の送信は完了する。

【００９１】局部サンプル・クロックの発生はディジタ
ル位相検出器１００により始まる。ディジタル位相検出
器１００は、局部的に発生されたフレーム速度クロック
の位相を外部クロック基準と比較する。外部クロック基
準は、ディジタル位相検出器１００に基準選択器１０２
により通される。基準選択器１０２は、主制御器により
発生されたＳＹＮＣパルスと外部基準クロックとのうち
のいずれかを通す。従属ノード７０、７０′は、一般に
ＳＹＮＣパルスを用いるであろうし、主制御器４０は一
般に外部基準を用いるであろう。ディジタル位相検出器
１００は、局部クロックの位相が外部クロックとは異な
る大きさと向きとをディジタル・ループ・フィルタ１０
４に出力する。ディジタル・ループ・フィルタ１０４
は、ＶＣＯ１０６が外部クロック基準と位相が合ってい
るサンプル速度クロックを（従ってフレーム速度クロッ
クを）発生することを可能にする出力電圧をＶＣＯ１
０６に送る。クロック発生ブロック８８は、サンプル速
度クロックを入力として取り、該サンプル速度クロック
から、ビット速度（サンプル速度／４）、シンボル速度
（ビット速度／９）及びフレーム速度（シンボル速度／
２５６）のような一連のクロックを導出する。フレーム
速度クロックをディジタル位相検出器１００への入力と
して用いて、ＩＣ６４が外部基準と位相が合っている
ことをチェックする。更に、クロック発生ブロック８８
は、フレームのどのシンボル・スロットが現在処理され
つつあるのかの追跡を保つ。

【００９２】コンフィグレーション制御器１５８は、作
業用コンフィグレーション・メモリ１５６、更新コンフ
ィグレーション・メモリ１５４及びデータ・メモリ１４
６の間をインターフェースする。図６にちょっと戻って
参照すると、主制御器４０は、シンボルの制御ブロック
を全てのフレームの始めで同時通信する。制御ブロック
は、ネットワーク３０全体に対するコンフィグレーショ
ン情報を含み、全てのノードに同時通信される。コンフ
ィグレーション制御器１５８は、制御ブロックをデータ
・メモリ１４６から読出し、該制御ブロックを、その制
御ブロックにおいて定義される全てのシンボルに対する
特別のコードに変換する。シンボルの制御ブロックは可
変長であり、常にフレームにおける全てのシンボルを一
時に定義するわけではない。コンフィグレーション制御
器１５８は、定義されたシンボルのタイプを更新コンフ
ィグレーション・メモリ１５４に書き込む。一旦コンフ
ィグレーション制御器１５８が更新コンフィグレーショ
ン・メモリ１５４の中のコンフィグレーション情報のフ
レームの価値の全体を完全に定義してしまうと、コンフ
ィグレーション制御器１５８は指令の際に作業用コンフ
ィグレーション・メモリ１５６と更新コンフィグレーシ
ョン・メモリ１５４とをスワップするであろう。この点
で、コンフィグレーション制御器１５８は新しいコンフ
ィグレーション情報を作業用コンフィグレーション・メ
モリ１５６に送り始め、更新コンフィグレーション・メ
モリ１５４が受信制御器１５０及び転送制御器１５２を
動作させるため用いられるであろう。当業者により認め
られるように、インターフェースＩＣ６４がコンフィ
グレーション情報を主制御器から受信することができる
多くの異なる方法が存在する。コンフィグレーション制
御器１５８は、多くの異なる具体化を有することが可能
であり、ＩＣ６４に種々の要領で加えられることがで
きる。更に、コンフィグレーション情報を個々に主制御
器からＩＣ６４へ送信するためのプロトコルを定義す
る多くの異なる方法が存在する。本発明は、コンフィグ
レーションのセットアップ及び制御システムのいずれの
特別の実施形態に限定されない。

【００９３】コンフィグレーション制御器１５８はま
た、特別のシンボルを送信されるべきデータ・ストリー
ムの中に挿入する責任がある。１つの実施により、コン
フィグレーション制御器がこの情報をデータ・メモリ１
４６に直接書き込むのを可能にする。送信制御器１５２
は、作業用コンフィグレーション・メモリ１５６を読出
して、どのシンボル・スロットで特別のシンボルが挿入
されるべきであったかを識別する。そのシンボルが転送
データ・レジスタからシンボル・エンコーダＲＯＭ１
２６に転送されつつあったとき、転送制御器１５２は特
別のシンボル・フラグを付勢し、そのため該シンボルは
特別のシンボルとしてでデータとしてではなく符号化さ
れるであろう。再び、この機能の特定の実施はおおいに
変化し得る。当業者は、特別のシンボルを送信されるべ
きデータ・ストリームの中に挿入する機能を実施する種
々の方法を設計することができるであろう。

【００９４】インターフェースＩＣ６４は、該ＩＣ
６４の主要電気的機能及び電力消費が一時的に中断され
る休眠モード（また、「電力モーディング」と呼ばれ
る）を有することが好ましい。入力増幅器１４０はバス
上の不活動の実質的な期間を検出する。次いで、入力増
幅器１４０は、信号を電力モーディング・セクション１
６６に送り、ＩＣ６４を休眠モードに切り替える。休
眠モードにおいて、ＩＣ６４により消費される僅かな電
力は、新しいバス活動について受信ライン３６をモニタ
し続けるため、ＩＣ６４により必要とされる制限され
た量である。バス活動が入力増幅器１４０により検出さ
れる場合、休眠モードが停止される。いずれかのノード
７０、特に主制御器４０はまた、回復信号を送信制御器
１５２から出力増幅器１３２に送ることができる。これ
により、出力増幅器がＬＥＤ６８を付勢し、光パルス
をバスに沿って送らせ、全体のネットワークを休眠モー
ドから正常動作に切り替える。

【００９５】ネットワークを初期化することは、完了す
るため幾つかのフレーム・サイクルを取り得る。主制御
器４０は付勢される最初のノードであることが好まし
い。主制御器４０は、最初短いデータ送信を送信しそし
て受信して、データを送信するための合計伝搬遅延を測
定する。この情報が記憶され、その後送信制御器１５２
により用いられ、伝搬遅延を補償するためデータを進め
るのに適切な時間量を選定する。主制御器４０は、ＳＯ
Ｔ及びＳＹＮＣ情報を幾つかのフレームにわたり送り出
し、ノード自身を中央ハブ３２で生じる活動と位相を合
わせる機会を該ノードに与える。次いで、主制御器は、
各ノードをオンラインに一時に一つする。各ノードは、
それ自身の送信／受信遅延を測定して記憶する機会を与
えられる。バスは、データ競合を防止するため送信／受
信動作を実施するとき典型的な４ビットのガード期間よ
り不活動のはるかに大きい期間不活動状態に保持され
る。一旦全てのノードがオンラインにされると、主ノー
ドは、新しいコンフィグレーション情報をシンボルの制
御ブロックを介してノードに送信する。一旦全体のフレ
ームが（幾つかのフレームを取り得る）主制御器４０に
より定義されてしまうと、ネットワーク３０は正常動作
を始めることができる。

【００９６】こうして、本発明が幾つかの利点を与える
ことは前述の詳細な記載から明らかである。前述の本発
明の方法及び装置に従って、信号を処理する種々の能力
及び要件を有する種々のノード・タイプは、ノードがネ
ットワークと通信するのを可能にするため、存在するノ
ードの電子機器に処理パワーを追加する必要なしに、ネ
ットワークを介して通信状態に置かれることができる。
従って、ノードがネットワークを介して通信するのを可
能にするため、何らコストを、ノードの電子機器に追加
する必要がない。これは、とりわけ、インテリジェント
・インターフェース・ユニットをノードとネットワーク
のデータ・バスとの間に設けることにより達成される。
該インターフェース・ユニットは、高速度光ファイバの
実施の場合、ネットワークの光ファイバデータ・バスに
結合するための接続部、ノードの入力及び出力のポート
に結合するための接続部、受信された光学的パルスを電
気的信号に変換し且つ反対に変換するトランスデュー
サ、及びインターフェース回路を含む。該インターフェ
ース回路は、その関連のプロトコルと共に、インターフ
ェース・ユニットが「インテリジェント」ノードと「ダ
ム」ノードとの双方と対話するのを可能にするため十分
な柔軟性を該インターフェース・ユニットに与える。イ
ンテリジェント・ノードは一般に、ネットワーク・デー
タ・バスとのノードの対話のある局面（ａｓｐｅｃｔ）
を制御するのに利用することができるマイクロプロセッ
サでの処理パワーのあるレベルを有し、一方ダム・ノー
ドは一般に、処理パワーあるいは使用可能な処理パワー
のいずれをも有することがないであろう。好ましくは、
インターフェース回路は、その関連のノードがインテリ
ジェントかダムかのいずれかであるかを認識し、該ノー
ドがインテリジェントである場合データ・バス制御機能
のある一部をノードに転送し、該ノードがダムであると
決定される場合全てのデータ・バス制御をインターフェ
ース・ユニット（又はネットワーク・データ・バスのあ
る他の部分）内に実質的に維持するようコンフィグレー
ションすることができる。従って、インターフェース回
路は、ネットワークのプロトコルを処理し、適切ならば
これらのプロトコルに関連した幾らかの機能をノードに
転送し、一方同時にその特定のノードにとって受け入れ
可能であるフォーマット／速度でデータを与えることに
より、高速度データ・バスと対話する複雑さを扱うこと
からノードを完全に又は部分的に隔離する能力を有す
る。インターフェース電子機器に割り当てられ得る、ネ
ットワークに関連した複雑さの幾らかは、データ構造及
び組織化の情報、ノードに割り当てられる送信／受信ス
ロット、ノード・クロック同期化、ノード・クロック周
波数及び位相の回復、スロット割振り、及びデータを高
速度でネットワーク上に正確に受信又は送信するため実
施されねばならない他のタスクを含む。

【００９７】インターフェース回路がノード上に既に存
在する電子機器をネットワークの高速度バスの細部から
隔離するので、本発明は、さもなければ高速度ネットワ
ークで存在するためノードの電子機器に配置されねばな
らないであろう負荷（及び余分のコスト）を解消する。
例えば、ノードは、その処理タスクを実行するのに十分
であるローエンド１ドル・マイクロプロセッサを有する
小さいディスプレイ又はスイッチ・パッドであり得る。
高速度データ・バスと通信するため、ノードの電子機器
は、極端に高速度、例えば１００Ｍｂｓで到来しつつあ
り且つノードの電子機器が処理するのに比較的複雑であ
り得るプロトコル又はフォーマットでのデータを受信し
処理することができることが通常必要であろう。通常、
これは、ノードがネットワークの高速度データ・バスと
通信する複雑さを扱うことを可能にするため、ノードを
より高価な（例えば、１０ドル）マイクロプロセッサに
等級を上げる（グレードアップする）ことを要するであ
ろう。ノードの電子機器をグレードアップする必要性
は、ノードがこれらのタスクを実施する能力を既に持た
ない場合、主要ノード通信タスクを実行することができ
る専用のなお柔軟なインターフェース回路を設けること
により本発明において排除される。ネットワーク・デー
タ・バスと通信するインターフェースの部分は、ネット
ワーク・フォーマットに従ってネットワークと通信する
処理能力を有し、一方ノードと通信するインターフェー
スの部分は、ノードと互換性のある一般データ特性を有
するデータを出力し且つ受信する。追加された柔軟性に
対して、各インターフェースには、インターフェース内
の指定されたメモリ・レジスタを設定することにより選
定される幾つかの所定のフォーマットの１つでデータを
その関連のノードに出力する能力が与えられる。

【００９８】インターフェース回路は、ネットワークの
物理層のメッセージ及び制御のプロトコルと共に、高速
度データを処理することができるが、比較的低コストの
コンフィグレーション要素として実施されるに十分単純
であるように設計される。例えば、インターフェースの
電子機器は、局部クロックをノードに対して確立するこ
と、該局部クロックと、ネットワーク上の別の基準点を
生じる活動との間の周波数及び位相の差を補正するこ
と、及びデータをノード・デバイスとネットワークとの
間で転送するのを容易にすることのようなネットワーク
に関連した多くの通信機能を実施する。位相エラーを補
正する点において、インターフェースの電子機器は、信
号がデータ・バス伝送媒体に沿って走行するのにかかる
時間により生じる伝搬遅延と関連した問題に取り組む。
そのような遅延は１〜１０メートルの範囲のケーブルの
長さにとって通常小さいにも拘わらず、高周波数では該
遅延はデータ伝送エラーを生じるに十分な程著しくなり
得る。また、異なる長さのケーブルは異なる伝搬遅延を
生じさせる。これらのタイミング問題が補償されないな
らばデータの衝突の可能性は増大する。本発明は、ノー
ドでの局部クロックと、中央ハブで生じる活動との間の
位相差を補正する比較的単純な回路コンフィグレーショ
ンを提供することにより上記タイミング問題を正す。該
回路コンフィグレーションは、局部クロック周波数を各
ノードで確立し、ネットワーク上の別の点を、局部クロ
ック位相を同期化するための基準として用いる。該回路
は、基本的に、それ自身の送信をハブで観察し、その送
信を適切な量進め、そのため適正な位置合わせがハブで
観察される。

【００９９】高速度ネットワークの複雑さを比較的低コ
ストで柔軟なインターフェースにはめ込むことにより、
本発明は、ノードを高速度ネットワークに存在させるた
め該ノードのコストを増大しなければならないのを回避
する。インターフェースのコストは、ＩＣにおいて実現
することができる単純なデータ・プロトコル及びハード
ウエアを設計することにより押さえられる。ＩＣは、そ
のコンフィグレーション要素をハードウエア上に集中す
ることによりより早く作られ、そのハードウエアは、そ
の新規な設計により単純に作られる。主制御器からネッ
トワークを越えてＩＣをソフトウエア指令を介してコン
フィグレーションすることを可能にすることにより、必
要とされる柔軟性が加えられる。

【０１００】勿論、変更と修正の範囲を前述の好適な実
施形態に対してなし得ることが理解されるべきである。
従って、前述の詳細な記載は、制限よりむしろ例示と見
なし、また全ての均等物を含む頭書の特許請求の範囲は
本発明の範囲を定義することを意図することを理解すべ
きであることが意図されるものである。

【０１０１】

【表１】

【図面の簡単な説明】

【図１】受動星形トポロジーに配列された光ファイバ通
信ネットワークであって、本発明を実施するのに利用さ
れる当該ネットワークを図示する。

【図２】図１に示される光ファイバ・データ・バスと受
信／送信ノードの１つとの間のインターフェースを示す
ブロック図である。

【図３】図１に示される光ファイバ・データ・バスと受
信専用ノードの１つとの間のインターフェースを示すブ
ロック図である。

【図４】図１に示される光ファイバ・データ・バス上を
データを伝送するための好適なデータ構造を図示する。

【図５】図１に示される光ファイバ・データ・バス上を
データを伝送するための好適なデータ構造を図示する。

【図６】図１に示される光ファイバ・データ・バス上を
データを伝送するための好適なデータ構造を図示する。

【図７】図１に示される光ファイバ・データ・バス上を
データを伝送するための好適なデータ構造を図示する。

【図８】図１に示される光ファイバ・データ・バス上を
データを伝送するための好適なデータ構造を図示する。

【図９】図２及び図３に示されるＩＣインターフェース
の幾つかの主要機能ブロックを図示するブロック図であ
る。

【図１０】図９に示されるクロック・リカバリ・セクシ
ョンのブロック図である。

【図１１】図９に示される受信機セクションのブロック
図である。

【図１２】図９に示される送信機セクションのブロック
図である。

【図１３】図９に示されるクロック発生セクションのブ
ロック図である。

【図１４】図２、図３及び図９に示されるＩＣインター
フェースの一部分の詳細なブロック図である。

【図１５】図２、図３及び図９に示されるＩＣインター
フェースの残りの部分の詳細なブロック図である。

【符号の説明】

３０ネットワーク６４インターフェースＩＣ７０、７０′ ノード

Claims

【特許請求の範囲】

【請求項１】ノード・インターフェース・ポートと通
信するデータ・インターフェースと、前記データ・インターフェース及びネットワーク・デー
タ・バスと通信する受信機と、前記データ・インターフェース及び前記ネットワーク・
データ・バスと通信する送信機とを備え、前記データ・インターフェースは、データを前記受信機
からネットワーク・データ・フォーマットに従って受信
し、前記受信機から受信されたデータを外部ノードに前
記ノード・インターフェース・ポートを介して該外部ノ
ードと互換性のあるノード・データ・フォーマットに従
って与え、前記データ・インターフェースは更に、データを前記外
部ノードから前記ノード・インターフェース・ポートを
介して前記ノード・データ・フォーマットに従って受信
し、前記外部ノードから受信された前記データを前記送
信機に前記ネットワーク・データ・フォーマットに従っ
て与える、通信インターフェース。
【請求項２】前記データ・インターフェース、受信機
及び送信機は集積回路を備える請求項１記載の通信イン
ターフェース。
【請求項３】前記データ・インターフェースは、データを前記ネットワーク・データ・フォーマットに従
って受信し出力することが可能な第１のメモリ・バンク
と、データを前記ノード・データ・フォーマットに従って受
信し出力することが可能な第２のメモリ・バンクとを備
える、請求項１記載の通信インターフェース。
【請求項４】前記ネットワーク・データ・フォーマッ
トが約１００Ｍｂｓのデータ速度を備える請求項１記載
の通信インターフェース。
【請求項５】前記ノード・データ・フォーマットがオ
ーディオを送信するのに適したフォーマットを備える請
求項４記載の通信インターフェース。
【請求項６】前記外部ノードから前記ノード・インタ
ーフェース・ポートを介して受信された前記データがオ
ーディオ・データを備え、前記ノード・データ・フォーマットがオーディオ信号と
互換性のあるフォーマットを備える、請求項４記載の通
信インターフェース。
【請求項７】前記外部ノードから前記ノード・インタ
ーフェース・ポートを介して受信された前記データがビ
デオ・データを備え、前記ノード・データ・フォーマットがビデオ信号と互換
性のあるフォーマットを備える、請求項４記載の通信イ
ンターフェース。
【請求項８】前記データ・インターフェース、受信機
及び送信機と通信する制御器を更に備え、当該制御器は、前記ノード・データ・フォーマットを決
定するよう前記データ・インターフェースを制御する請
求項１記載の通信インターフェース。
【請求項９】前記制御器は、所定の複数のノード・データ・フォーマットを含み、前記データ・インターフェースがデータを前記ノード・
インターフェース・ポートに前記所定の複数のノード・
データ・フォーマットのうちの１つで与えることを可能
にする前記所定の複数のノード・データ・フォーマット
の１つと関連した制御情報を前記データ・インターフェ
ースに与える、請求項１記載の通信インターフェース。
【請求項１０】前記所定の複数のノード・データ・フ
ォーマットは、オーディオ・データと互換性のあるフォ
ーマットを備える請求項９記載の通信インターフェー
ス。
【請求項１１】前記所定の複数のノード・データ・フ
ォーマットは、ビデオ・データと互換性のあるフォーマ
ットを備える請求項９記載の通信インターフェース。
【請求項１２】前記データ・インターフェース、受信
機及び送信機と通信する制御器を更に備える請求項１記
載の通信インターフェース。
【請求項１３】前記ネットワークがデータを前記ネッ
トワークに送信する装置に対し使用可能であるとき、前記ネットワーク上の情報が、前記装置に関連し、前記
受信機により受信され且つ前記データ・インターフェー
スに送られるべきであるとき、及び前記ネットワークか
ら受信され得る種々のタイプのデータ、についての情報
を前記制御器は含む、請求項８記載の通信インターフェ
ース。
【請求項１４】種々のタイプのデータについての前記
情報は更に、前記種々のタイプのデータを認識して区別
する仕方についての情報を備える請求項１３記載の通信
インターフェース。
【請求項１５】前記制御器は、前記種々のタイプのデ
ータを認識して区別する仕方についての前記情報を構成
メモリに記憶する請求項１４記載の通信インターフェー
ス。
【請求項１６】前記送信機は、前記送信機から前記ネ
ットワークを介しての送信に関連する伝搬遅延の評価を
含み、前記送信機により送信された信号を調整して前記
の評価された伝搬遅延を補償する請求項１記載の通信イ
ンターフェース。
【請求項１７】前記送信機は前記伝搬遅延の前記評価
を決定する請求項１６記載の通信インターフェース。
【請求項１８】前記評価を決定する前記送信機の方法
は、前記送信機から前記ネットワーク・データ・バスを
介して前記受信機へ走行する信号にとっての走行時間を
測定することを含む請求項１７記載の通信インターフェ
ース。
【請求項１９】前記受信機は、受信されたデータの位
相を、前記種々のタイプのデータを認識して区別する仕
方についての、前記制御器における前記情報に基づいて
予想された位相と比較することにより位相差を検出する
請求項１５記載の通信インターフェース。
【請求項２０】前記受信機は、前記データ・インター
フェースへ送られるデータを前記受信機が検出した位相
差に基づいて進め又は遅らせる請求項１９記載の通信イ
ンターフェース。
【請求項２１】前記送信機は、前記送信機から前記ネ
ットワークを介しての送信に関連する伝搬遅延の評価を
含み、前記送信機により送信された信号を調整して前記
の評価された伝搬遅延を補償し、前記送信機は前記伝搬遅延の前記評価を決定し、前記評価を決定する前記送信機の方法は、前記送信機か
ら前記ネットワーク・データ・バスを介して前記受信機
へ走行する信号にとっての走行時間を測定することを備
える、請求項１記載の通信インターフェース。
【請求項２２】前記受信機は、受信されたデータの位
相を、前記種々のタイプのデータを認識して区別する仕
方についての、前記制御器における前記情報に基づいて
予想された位相と比較することにより位相差を検出し、前記受信機は、前記データ・インターフェースへ送られ
るデータを前記受信機が検出した位相差に基づいて進め
又は遅らせる、請求項２１記載の通信インターフェー
ス。
【請求項２３】前記制御器は、前記の外部ノード・デ
バイスへ前記データ・インターフェース及び前記ノード
・インターフェース・ポートを介して、前記ネットワークがデータを前記ネットワークに送信す
るための前記装置に対して使用可能であるとき、前記ネットワークについての情報が、前記装置に関連
し、前記受信機により受信され前記データ・インターフ
ェースに送られるべきとき、及び前記ネットワークから
受信され得る種々のタイプのデータ、についての前記情
報を任意に選択して与える請求項１３記載の通信インタ
ーフェース。
【請求項２４】前記制御器は、前記の外部ノード・デ
バイスに問い合わせて、前記ネットワークがデータを前記ネットワークに送信す
るための前記装置に対して使用可能であるとき、前記ネットワークについての情報が、前記装置に関連
し、前記受信機により受信され前記データ・インターフ
ェースに送られるべきとき、及び前記ネットワークから
受信され得る種々のタイプのデータ、についての前記情
報を前記の外部ノードのデバイスが、受信してそれに従
って動作することが可能であるかを決定する、請求項２
３記載の通信インターフェース。
【請求項２５】前記制御器は、前記の外部ノード・デ
バイスの前記の問い合わせに基づいて、前記データ・イ
ンターフェース及び前記ノード・インターフェース・ポ
ートを介して、前記ネットワークがデータを前記ネットワークに送信す
るための前記装置に対して使用可能であるとき、前記ネットワークについての情報が、前記装置に関連し
そして前記受信機により受信されて前記データ・インタ
ーフェースに送られるべきとき、及び前記ネットワーク
から受信され得る種々のタイプのデータ、についての前
記情報を前記の外部ノード・デバイスへ任意に与える、
請求項２４記載の通信インターフェース。
【請求項２６】前記ネットワーク・データ・フォーマ
ットは約１００Ｍｂｓのデータ速度を備える請求項８記
載の通信インターフェース。
【請求項２７】前記ノード・データ・フォーマットが
オーディオを送信するのに適している請求項２６記載の
通信インターフェース。
【請求項２８】前記外部ノードから前記ノード・イン
ターフェース・ポートを介して受信される前記データは
オーディオ・データを備え、前記ノード・データ・フォーマットはオーディオ信号と
互換性のあるフォーマットを備える、請求項２６記載の
通信インターフェース。
【請求項２９】前記外部ノードから前記ノード・イン
ターフェース・ポートを介して受信される前記データは
ビデオ・データを備え、前記ノード・データ・フォーマットはビデオ信号と互換
性のあるフォーマットを備える、請求項２６記載の通信
インターフェース。
【請求項３０】ノード・インターフェース・ポートと
通信するデータ・インターフェースと、前記データ・インターフェースと、光学的データ・バス
の光ファイバ伝送線から光パルスを受信し、前記の受信
された光パルスをディジタル・データに変換し、前記デ
ィジタル・データを受信機に与える第１のトランスデュ
ーサと通信する当該受信機と、前記データ・インターフェースと、ディジタル・データ
を送信機から受信し、前記送信機から受信された前記デ
ィジタル・データを光パルスに変換し、前記光パルスを
前記光学的データ・バスの別の光ファイバ伝送線に与え
る第２のトランスデューサと通信する前記送信機とを備
え、前記データ・インターフェースは、ディジタル・データ
を前記受信機からネットワーク・データ・フォーマット
に従って受信し、前記受信機から受信されたデータを外
部ノードに該外部ノードと互換性のあるノード・データ
・フォーマットに従って与え、前記データ・インターフェースは更に、データを前記外
部ノードから前記ノード・データ・フォーマットに従っ
て受信し、前記外部ノードから受信された前記データを
前記送信機に前記ネットワーク・データ・フォーマット
に従って与え、前記データ・インターフェース、受信機及び送信機と通
信する制御器を更に備え、当該制御器は、所定の複数のノード・データ・フォーマ
ットを含み、そして前記データ・インターフェースがデ
ータを前記ノード・インターフェース・ポートに前記所
定の複数のノード・データ・フォーマットのうちの１つ
で与えるのを可能にする前記所定の複数のノード・デー
タ・フォーマットの１つと関連した制御情報を前記デー
タ・インターフェースに与えることにより前記データ・
インターフェースを構成する、通信インターフェース。
【請求項３１】前記外部ノードから前記ノード・イン
ターフェース・ポートを介して受信された前記データが
オーディオ・データを備え、前記ノード・データ・フォーマットがオーディオ信号と
互換性のあるフォーマットを備える、請求項３０記載の
通信インターフェース。
【請求項３２】前記外部ノードから前記ノード・イン
ターフェース・ポートを介して受信された前記データが
ビデオ・データを備え、前記ノード・データ・フォーマットがビデオ信号と互換
性のあるフォーマットを備える、請求項３０記載の通信
インターフェース。
【請求項３３】前記送信機は、当該送信機からの送信
に関連する伝搬遅延の評価を有し、前記送信機により送
信された信号を調整して前記の評価された伝搬遅延を補
償する、請求項３０記載の通信インターフェース。
【請求項３４】前記送信機は前記伝搬遅延の前記の評
価を決定する、請求項３３記載の通信インターフェー
ス。
【請求項３５】前記の評価を決定する前記送信機の方
法は、信号が前記送信機から前記光学的データ・バスを
介して前記受信機へ走行するのにかかる時間を測定する
ことを備える、請求項３４記載の通信インターフェー
ス。
【請求項３６】前記データ・インターフェースは、第
１及び第２のセクションを有するメモリを備え、前記第１のセクションは、前記受信機及び前記送信機と
前記ネットワーク・データ・フォーマットに従って通信
し、前記第２のセクションは、前記ノード・インターフェー
ス・ポートと該ノードと互換性のある前記ノード・デー
タ・フォーマットに従って通信する、請求項３０記載の
通信インターフェース。
【請求項３７】前記制御器は、前記データ・インター
フェース及び前記ノード・インターフェース・ポートを
介して、前記ネットワークがデータを前記ネットワークに送信す
るための装置に対して使用可能であるとき、前記ネットワークについての情報が、前記装置に関連
し、前記受信機により受信され前記データ・インターフ
ェースに送られるべきとき、及び前記ネットワークから
受信され得る種々のタイプのデータ、についての前記情
報を前記の外部ノード・デバイスへ任意に与える請求項
３０記載の通信インターフェース。
【請求項３８】前記制御器は、前記の外部ノード・デ
バイスに問い合わせ、前記ネットワークがデータを前
記ネットワークに送信するための前記装置に対して使用
可能であるとき、前記ネットワークについての情報が、前記装置に関連
し、前記受信機により受信され前記データ・インターフ
ェースに送られるべきとき、及び前記ネットワークから
受信され得る種々のタイプのデータ、についての前記情
報を前記の外部ノードのデバイスが受信してそれに従っ
て動作することが可能であるかを決定する、請求項３７
記載の通信インターフェース。
【請求項３９】前記制御器は、前記の外部ノード・デ
バイスの前記の問い合わせに基づいて、前記データ・イ
ンターフェース及び前記ノード・インターフェース・ポ
ートを介して、前記ネットワークがデータを前記ネットワークに送信す
るための前記装置に対して使用可能であるとき、前記ネットワークについての情報が、前記装置に関連
し、前記受信機により受信され前記データ・インターフ
ェースに送られるべきとき、及び前記ネットワークから
受信され得る種々のタイプのデータ、についての前記情
報を前記の外部ノード・デバイスへ任意に与える、請求
項３８記載の通信インターフェース。
【請求項４０】データをネットワーク・データ・フォ
ーマットに従って送信するデータ通信ネットワークと、複数のノードのいずれか１つは前記複数のノードの前記
１つにより用いられるノード・データ・フォーマットに
従ってデータを送信し又は受信する、前記複数のノード
と、前記ネットワーク及び前記複数のノードと通信するコン
フィグレーション可能な通信インターフェースであっ
て、前記ノードから前記ネットワークへ又は前記ネット
ワークから前記ノードへデータを通すコンフィグレーシ
ョン可能な通信インターフェースとを備え、当該構成可能な通信インターフェースの各々は、データ
をその関連のノードから当該関連のノードのノード・デ
ータ・フォーマットで受け入れ、データを前記ネットワ
ークに前記ネットワーク・データ・フォーマットで送信
し、データを前記ネットワークから前記ネットワーク・
データ・フォーマットで受信し、データをその関連のノ
ードへ当該関連のノードのノード・データ・フォーマッ
トで送信するようコンフィグレーション可能である、デ
ータ通信システム。
【請求項４１】前記の構成可能なインターフェース回
路は集積回路を備える請求項４０記載のデータ通信シス
テム。
【請求項４２】前記複数のノードは更に、前記ネット
ワークと前記の再コンフィグレーション可能なインター
フェースの１つを介して通信する主制御器を備える、請
求項４０記載のデータ通信システム。
【請求項４３】前記ネットワーク・データ・フォーマ
ットは、ほぼ１００Ｍｂｓ以上のデータ速度と、タイム・スロットの各々がデータを前記ネットワーク上
に前記のコンフィグレーション可能なインターフェース
回路の１つを介して送信するため前記複数のノードの１
つに割当てられる、前記タイム・スロットと、前記主制御器により前記ネットワークを介して前記ネッ
トワーク上の全てのインターフェースに送信される同期
化シンボルであって、前記主制御器に関し各インターフ
ェースの周波数タイミングを調整するため前記インター
フェースにより用いられる同期化シンボルと、を備える
請求項４０記載のデータ通信システム。
【請求項４４】前記ネットワーク・データ・フォーマ
ットは更に、前記タイム・スロットの各々の始めで送信
される送信開始シンボルを備え、前記インターフェースは、前記送信開始シンボルを用い
て、各インターフェースの位相タイミングに対して位相
調整をする、請求項４３記載のデータ通信システム。
【請求項４５】前記インターフェースでの前記の外部
ノードから受信される前記のデータはオーディオ・デー
タを備え、前記ノード・データ・フォーマットがオーディオ信号と
互換性のあるフォーマットを備える、請求項４４記載の
データ通信システム。
【請求項４６】前記インターフェースでの前記の外部
ノードから受信される前記のデータはビデオ・データを
備え、前記ノード・データ・フォーマットがビデオ信号と互換
性のあるフォーマットを備える、請求項４４記載のデー
タ通信システム。
【請求項４７】前記のコンフィグレーション可能なイ
ンターフェースは、前記送信機からの送信に関連する伝
搬遅延の評価を有する送信機を備え、当該送信機により
送信された信号を調整して前記の評価された伝搬遅延を
補償する、請求項４０記載のデータ通信システム。
【請求項４８】前記送信機は前記伝搬遅延の前記の評
価を決定する、請求項４７記載の通信インターフェー
ス。
【請求項４９】前記の評価を決定する前記送信機の方
法は、信号が前記送信機から前記データ・バスを介して
前記インターフェースへ戻るよう走行するのにかかる時
間を測定することを備える請求項４８記載のデータ通信
システム。
【請求項５０】前記インターフェースは、第１及び第
２のセクションを有するメモリを備え、前記第１のセクションは、前記インターフェースの受信
機部分及び前記インターフェースの送信機部分と前記ネ
ットワーク・データ・フォーマットに従って通信し、前記第２のセクションは、前記ノードと、該ノードと互
換性のある前記ノード・データ・フォーマットに従って
通信する、請求項４０記載のデータ通信システム。
【請求項５１】前記インターフェースは、前記ネットワークがデータを前記ネットワークに送信す
るための前記インターフェースに対して使用可能である
とき、前記ネットワークについての情報が、前記インターフェ
ースに関連し、前記インターフェースにより受信されそ
の関連のノードに送られるべきとき、及び前記ネットワ
ークから受信され得る種々のタイプのデータ、について
の情報を前記の外部ノード・デバイスへ任意に与える請
求項４２記載のデータ通信システム。
【請求項５２】前記インターフェースは、前記の外部
ノード・デバイスに問い合わせ、前記ネットワークがデータを前記ネットワークに送信す
るための前記インターフェースに対して使用可能である
とき、前記ネットワークについての情報が、前記インターフェ
ースに関連し、前記インターフェースにより受信されそ
の関連のノードに送られるべきとき、及び前記ネットワ
ークから受信され得る種々のタイプのデータ、について
の前記情報を前記の外部ノードのデバイスが受信してそ
れに従って動作することが可能であるかを決定する、請
求項５１記載のデータ通信システム。
【請求項５３】前記インターフェースは、前記の外部
ノード・デバイスの前記の問い合わせに基づいて、前記ネットワークがデータを前記ネットワークに送信す
るための前記インターフェースに対して使用可能である
とき、前記ネットワークについての情報が、前記インターフェ
ースに関連し、前記インターフェースにより受信されそ
の関連のノードに送られるべきとき、及び前記ネットワ
ークから受信され得る種々のタイプのデータ、について
の前記情報を前記の外部ノード・デバイスへ任意に与え
る請求項５２記載のデータ通信システム。
【請求項５４】前記複数のノードは更に、前記ネット
ワークと前記の再コンフィグレーション可能なインター
フェースの１つを介して通信する主制御器を備え、同期化シンボルが、前記主制御器により前記ネットワー
クを介して全てのコンフィグレーション可能なインター
フェース回路へ送信され、且つ前記インターフェースの
各々の局部クロックを前記主制御器に対して同期化する
ため前記のインターフェース回路により用いられる、請
求項５３記載のデータ通信システム。
【請求項５５】前記ノード・データ・フォーマット
は、ディジタル・オーディオと互換性のあるフォーマット、ディジタル・ビデオと互換性のあるフォーマットまた
は、制御データと互換性のあるフォーマットのいずれか、を
備える請求項４０記載のデータ通信システム。
【請求項５６】ディジタル・オーディオと互換性のあ
る前記フォーマットはＩＩＳを備える請求項５５記載の
データ通信システム。
【請求項５７】ディジタル・ビデオと互換性のある前
記フォーマットはＳＰＩを備える請求項５５記載のデー
タ通信システム。
【請求項５８】制御データと互換性のある前記フォー
マットはＩＩＣを備える請求項５５記載のデータ通信シ
ステム。
【請求項５９】前記インターフェースは、クロック周波数回復通信を前記主制御器から受信し、前
記クロック周波数回復通信を用いて前記インターフェー
スの前記主制御器に対する周波数タイミングを発生し、クロック位相回復通信を受信し、前記クロック位相回復
通信を用いて前記インターフェースの前記ネットワーク
上の基準点に対する位相タイミングを発生し、クロック周波数及びクロック位相が完成した後のみデー
タ回復を可能にする、請求項４２記載のデータ通信シス
テム。
【請求項６０】前記クロック位相回復通信は送信開始
シンボルを備え、当該送信開始シンボルは、ガード・インターバルと、前記インターフェースに知られる所定のパターンを有す
る位相位置合わせマーカとを備え、前記ガード・インターバルは、前記位相位置合せマーカ
を検出するのに対して時間間隔を与えるため前記インタ
ーフェースにより用いられる、請求項５９記載のデータ
通信システム。
【請求項６１】前記位相回復通信における前記位相位
置合せマーカが前記の知らされたパターンと比較され、前記位相タイミングが前記比較に基づいて調整され、送信開始シンボルが、伝搬遅延が異なるノードが同じデ
ータを見るときにおいて幾らかのビット倍の差を生じ得
るために用いられる、請求項６０記載のデータ通信シス
テム。
【請求項６２】前記インターフェースは、前記送信機
からの送信と関連する伝搬遅延の評価を有し、前記送信
機により送信された信号を調整して前記の評価された伝
搬遅延を補償する、請求項５９記載のデータ通信システ
ム。
【請求項６３】前記インターフェースが前記伝搬遅延
の前記の評価を決定する、請求項６２記載のデータ通信
システム。
【請求項６４】前記の評価を決定する前記送信機の方
法は、信号が前記インターフェースから前記データ・バ
スを介して前記インターフェースへ戻るよう走行するの
にかかる時間を測定することを備える請求項６３記載の
データ通信システム。
【請求項６５】前記ネットワーク・データ・フォーマ
ットは９ビット・コードを備え、前記ノード・データ・フォーマットは８ビット・コード
を備え、前記インターフェースは、前記９ビット・コードを前記
８ビット・コードに変換し、且つ前記８ビット・コード
を前記９ビット・コードに変換する手段を備える、請求
項４０記載のデータ通信システム。
【請求項６６】前記インターフェースは、バス不活動
の所定期間が生じる場合前記インターフェースによる電
力消費が制限される休眠モードを備え、前記休眠モード中の電力消費は新たなバス活動について
前記バスをモニタすることを備え、前記休眠モードは、バス活動が検出されるならば停止さ
れる、請求項４０記載のデータ通信システム。
【請求項６７】前記の評価を決定する前記送信機の方
法は、信号が前記送信機から前記データ・バスを介して前記イ
ンターフェースへ戻るよう走行するのにかかる時間を測
定し、前記送信機から送られたデータを進め、そのため前記デ
ータが、送られたとき前記インターフェースの局部クロ
ックと位相外れの状態であるが、前記データが戻され前
記インターフェースで受信されるとき前記局部クロック
と実質的に位相が合っている、ことを備える請求項４８
記載のデータ通信システム。
【請求項６８】前記クロック周波数回復通信は、クロ
ック信号を発生するため電圧制御発振器に供給される同
期化パターンを備える請求項５９記載のデータ通信シス
テム。
【請求項６９】前記クロック位相回復通信は、送信開始シンボルを検出し、前記インターフェースから送られた戻されたデータ通信
を検出する、ことを備える請求項５９記載のデータ通信
システム。
【請求項７０】データをネットワーク・データ速度で
送信可能である光ファイバ通信ネットワークと、前記ネットワークと通信するノードであって、前記ノー
ドの各々は当該各々がデータを送信し又は受信するそれ
自身のノード・データ速度を有する、ノードと、前記ノード及び前記ネットワークから物理的に分離して
いるが前記ノード及び前記ネットワークに接続可能であ
るコンフィグレーション可能なインターフェース回路と
を備え、前記コンフィグレーション可能なインターフェース回路
は、前記ノード及び前記ネットワークに接続されたと
き、データを前記ノードから前記ネットワークへ又は前
記ネットワークから前記ノードへ通すことにより前記ネ
ットワークと通信する前記ノードの１つを置き、前記コンフィグレーション可能なインターフェース回路
は、当該コンフィグレーション可能なインターフェース
回路の各々がデータをその関連のノードから当該関連の
ノードのノード・データ速度で受け入れ、データを前記
ネットワークへ前記ネットワーク・データ速度で送信
し、データを前記ネットワークから前記ネットワーク・
データ速度で受信し、データをその関連のノードへ当該
関連のノードのノード・データ速度で送信するようにコ
ンフィグレーション可能である、データ通信システム。
【請求項７１】前記の再コンフィグレーション可能な
インターフェース回路と通信する主制御器を更に備え、前記主制御器は、前記コンフィグレーション可能なイン
ターフェース回路の各々がデータをその関連のノードか
ら当該関連のノードのノード・データ速度で受け入れ、
データを前記ネットワークへ前記ネットワーク・データ
速度で送信し、データを前記ネットワークから前記ネッ
トワーク・データ速度で受信し、データをその関連のノ
ードへ当該関連のノードのノード・データ速度で送信す
るように前記集積回路を再構成できる、請求項７０記載
のデータ通信システム。
【請求項７２】前記ノードの少なくとも１つは、デー
タを受信するがデータを送信しない受信専用ノードを備
え、前記ノードの少なくとも１つは、データを受信し且つ送
信する受信／送信ノードを備える、請求項７１記載のデ
ータ通信システム。
【請求項７３】前記ネットワークは、ハブと、前記ハブを前記ノードに接続する送信光ファイバと、前記ハブを前記ノードに接続する受信光ファイバとを備
える、請求項７２記載のデータ通信システム。
【請求項７４】データをネットワーク・データ・フォ
ーマットに従って送信するデータ通信ネットワークと、複数のノードのいずれか１つが、前記複数のノードの前
記１つにより用いられるノード・データ・フォーマット
に従ってデータを送信し又は受信することが可能なノー
ド電子機器を有する、前記複数のノードと、主制御器と、前記ネットワーク、前記複数のノード及び前記主制御器
と通信するコンフィグレーション可能なインターフェー
ス回路とを備え、当該コンフィグレーション可能なインターフェース回路
は、前記ノード電子機器及び前記主制御器から前記ネッ
トワークへ、又は前記ネットワークから前記ノード電子
機器又は前記主制御器へデータを通し、前記コンフィグレーション可能なインターフェース回路
は、当該コンフィグレーション可能なインターフェース
回路の各々がデータをその関連のノード電子機器から当
該関連のノードのノード・データ・フォーマットで受け
入れ、データを前記ネットワークへ前記ネットワーク・
データ・フォーマットで送信し、データを前記ネットワ
ークから前記ネットワーク・データ・フォーマットで受
信し、データをその関連のノード電子機器へ当該関連の
ノードのノード・データ・フォーマットで送信するよう
に構成される、データ通信システム。