JP2926544B2 - 直列データ伝送制御装置 - Google Patents
直列データ伝送制御装置Info
- Publication number
- JP2926544B2 JP2926544B2 JP8336045A JP33604596A JP2926544B2 JP 2926544 B2 JP2926544 B2 JP 2926544B2 JP 8336045 A JP8336045 A JP 8336045A JP 33604596 A JP33604596 A JP 33604596A JP 2926544 B2 JP2926544 B2 JP 2926544B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- transmission
- host
- signal
- serial data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
Description
【０００１】
【発明の属する技術分野】本発明は、ローカルホスト及
び遠隔調整ホスト間で直列データ伝送を行うのに用いる
直列データ伝送制御装置に係り、特に、各ホスト間で互
いに伝送率を伝達することにより伝送率エラー（baud r
ate error ）を減少し得る直列データ伝送制御装置に関
するものである。
び遠隔調整ホスト間で直列データ伝送を行うのに用いる
直列データ伝送制御装置に係り、特に、各ホスト間で互
いに伝送率を伝達することにより伝送率エラー（baud r
ate error ）を減少し得る直列データ伝送制御装置に関
するものである。
【０００２】
【従来の技術】一般に、直列データ伝送制御装置(Unive
rsal Asynchronous Receive & Transmitter;UART) は、
直列伝送されるデータに始めと終わりを示すスタートビ
ット、ストップビットを付加して送受信側の同期をとる
調歩同期方式を用い、汎用的に直列データの伝送を行う
制御装置である。
rsal Asynchronous Receive & Transmitter;UART) は、
直列伝送されるデータに始めと終わりを示すスタートビ
ット、ストップビットを付加して送受信側の同期をとる
調歩同期方式を用い、汎用的に直列データの伝送を行う
制御装置である。
【０００３】図５には、従来の直列データ伝送制御装置
の構成を示す。図５において、従来装置は、直列データ
の送受信を制御する制御回路部１と、制御回路部１から
の制御信号の上位ビット及び下位ビットを分割してラッ
チする第１ラッチ２及び第２ラッチ２’と、ラッチされ
た信号に基づいて伝送率を変化させる伝送率可変部（ba
ud generator）３と、図示されない受信バッファーレジ
スター（receive buffer register ）及び受信先入先出
部（receiveFIFO ）を有し、遠隔調整ホスト（remote h
ost ）側からの直列データをローカルホスト（locol ho
st）側にインターフェース（interface ）する受信部４
と、図示されない送信ホールドレジスター（transmit h
old register）及び送信先入先出部を有し、ローカルホ
スト側からの直列データを遠隔調整ホスト側にインター
フェースする送信部５と、を備えていた。
の構成を示す。図５において、従来装置は、直列データ
の送受信を制御する制御回路部１と、制御回路部１から
の制御信号の上位ビット及び下位ビットを分割してラッ
チする第１ラッチ２及び第２ラッチ２’と、ラッチされ
た信号に基づいて伝送率を変化させる伝送率可変部（ba
ud generator）３と、図示されない受信バッファーレジ
スター（receive buffer register ）及び受信先入先出
部（receiveFIFO ）を有し、遠隔調整ホスト（remote h
ost ）側からの直列データをローカルホスト（locol ho
st）側にインターフェース（interface ）する受信部４
と、図示されない送信ホールドレジスター（transmit h
old register）及び送信先入先出部を有し、ローカルホ
スト側からの直列データを遠隔調整ホスト側にインター
フェースする送信部５と、を備えていた。
【０００４】また、伝送される直列データは、１ビット
（bit ）のスタートビットから開始され、５〜８ビット
のデータと、該５〜８ビットのデータに対するパリティ
（parity）ビットと、１又は２ビットのストップ（sto
p）ビットと、から構成される。他のシステムとの直列
通信を行うとき、前記第１ラッチ２でラッチした値及び
第２ラッチ２’でラッチした値を基に伝送率の演算を行
い、受信部４及び送信部５の双方間の伝送率を同様にし
た後に、直列データの送受信を行うようになっていた。
（bit ）のスタートビットから開始され、５〜８ビット
のデータと、該５〜８ビットのデータに対するパリティ
（parity）ビットと、１又は２ビットのストップ（sto
p）ビットと、から構成される。他のシステムとの直列
通信を行うとき、前記第１ラッチ２でラッチした値及び
第２ラッチ２’でラッチした値を基に伝送率の演算を行
い、受信部４及び送信部５の双方間の伝送率を同様にし
た後に、直列データの送受信を行うようになっていた。
【０００５】
【発明が解決しようとする課題】しかし、このような従
来の直列データ伝送制御装置においては、送受信双方の
伝送率を同様に合わせるようになっているが、直列デー
タ伝送が行われる各ホストの伝送状態の差異により伝送
率エラーが発生するという不都合な点があった。本発明
は上記の点に着目してなされたもので、ローカルホスト
側の伝送率を遠隔調整ホスト側に送信し、遠隔調整ホス
ト側から送られる伝送率に応じてローカルホスト側の受
信を行うことで、伝送率エラーの発生率を減少し得る直
列データ伝送制御装置を提供することを目的とする。
来の直列データ伝送制御装置においては、送受信双方の
伝送率を同様に合わせるようになっているが、直列デー
タ伝送が行われる各ホストの伝送状態の差異により伝送
率エラーが発生するという不都合な点があった。本発明
は上記の点に着目してなされたもので、ローカルホスト
側の伝送率を遠隔調整ホスト側に送信し、遠隔調整ホス
ト側から送られる伝送率に応じてローカルホスト側の受
信を行うことで、伝送率エラーの発生率を減少し得る直
列データ伝送制御装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】このため本発明は、ロー
カルホスト側の伝送状態を制御する制御信号を発生する
制御手段と、前記制御信号の上位ビット及び下位ビット
を分割してラッチするラッチ手段と、該ラッチ手段でラ
ッチされたビット情報に基づいて、ローカルホスト側の
伝送率を変化させる伝送率可変手段と、ローカルホスト
側からの直列データを遠隔調整ホスト側に伝達する送信
手段と、該送信手段に接続され、遠隔調整ホスト側に直
列データを送信する前に、ローカルホスト側の伝送率に
応じた伝送率制御クロックを送信する伝送クロック提供
手段と、遠隔調整ホスト側からの直列データをローカル
ホスト側に伝達する受信手段と、該受信手段に接続さ
れ、遠隔調整ホスト側から伝送された遠隔調整ホスト側
の伝送率に応じた伝送率制御クロックに基づいて、前記
受信手段で用いられる受信クロックを発生する受信クロ
ック発生手段と、を備えて構成された直列データ伝送制
御装置において、前記受信クロック発生手段が、遠隔調
整ホスト側からの前記伝送率制御クロックをクロック入
力信号とし、データの伝送開始を示すマスターリセット
信号により初期化される第１フリップフロップと、前記
伝送率制御クロックの反転信号をクロック入力信号と
し、前記マスターリセット信号により初期化される第２
フリップフロップと、それら第１及び第２フリップフロ
ップの各出力の排他的論理和を演算して前記受信クロッ
クを発生する論理ゲートと、前マスターリセット信号に
より初期化され、前記伝送率制御クロックの継続時間に
応じた所定のカウント数まで前記受信クロックを計数す
るカウンターと、を備え、前記論理ゲートで発生した受
信クロックが前記第１フリップフロップのクロック入力
信号としてフィードバックされると共に、前記受信クロ
ックの反転信号が前記第２フリップフロップのクロック
入力信号としてフィードバックされ、前記カウンターで
所定のカウント数が計数されると、前記第１及び第２フ
リップフロップへの前記伝送率制御クロックの入力が遮
断される構成としたものである。
カルホスト側の伝送状態を制御する制御信号を発生する
制御手段と、前記制御信号の上位ビット及び下位ビット
を分割してラッチするラッチ手段と、該ラッチ手段でラ
ッチされたビット情報に基づいて、ローカルホスト側の
伝送率を変化させる伝送率可変手段と、ローカルホスト
側からの直列データを遠隔調整ホスト側に伝達する送信
手段と、該送信手段に接続され、遠隔調整ホスト側に直
列データを送信する前に、ローカルホスト側の伝送率に
応じた伝送率制御クロックを送信する伝送クロック提供
手段と、遠隔調整ホスト側からの直列データをローカル
ホスト側に伝達する受信手段と、該受信手段に接続さ
れ、遠隔調整ホスト側から伝送された遠隔調整ホスト側
の伝送率に応じた伝送率制御クロックに基づいて、前記
受信手段で用いられる受信クロックを発生する受信クロ
ック発生手段と、を備えて構成された直列データ伝送制
御装置において、前記受信クロック発生手段が、遠隔調
整ホスト側からの前記伝送率制御クロックをクロック入
力信号とし、データの伝送開始を示すマスターリセット
信号により初期化される第１フリップフロップと、前記
伝送率制御クロックの反転信号をクロック入力信号と
し、前記マスターリセット信号により初期化される第２
フリップフロップと、それら第１及び第２フリップフロ
ップの各出力の排他的論理和を演算して前記受信クロッ
クを発生する論理ゲートと、前マスターリセット信号に
より初期化され、前記伝送率制御クロックの継続時間に
応じた所定のカウント数まで前記受信クロックを計数す
るカウンターと、を備え、前記論理ゲートで発生した受
信クロックが前記第１フリップフロップのクロック入力
信号としてフィードバックされると共に、前記受信クロ
ックの反転信号が前記第２フリップフロップのクロック
入力信号としてフィードバックされ、前記カウンターで
所定のカウント数が計数されると、前記第１及び第２フ
リップフロップへの前記伝送率制御クロックの入力が遮
断される構成としたものである。
【０００７】かかる構成によれば、ローカルホスト側か
ら遠隔調整ホスト側に直列データを送信するときには、
その直列データが送信される前に、伝送率可変手段で定
められた伝送率に応じた伝送率制御クロックが伝送クロ
ック提供手段から遠隔調整ホスト側に送信される。ま
た、遠隔調整ホスト側からの直列データをローカルホス
ト側で受信するときには、直列データの前に送られてき
た伝送率制御クロックに応じて、受信クロック発生手段
で受信クロックが発生し、その受信クロックを用いて受
信手段で直列データが受信される。
ら遠隔調整ホスト側に直列データを送信するときには、
その直列データが送信される前に、伝送率可変手段で定
められた伝送率に応じた伝送率制御クロックが伝送クロ
ック提供手段から遠隔調整ホスト側に送信される。ま
た、遠隔調整ホスト側からの直列データをローカルホス
ト側で受信するときには、直列データの前に送られてき
た伝送率制御クロックに応じて、受信クロック発生手段
で受信クロックが発生し、その受信クロックを用いて受
信手段で直列データが受信される。
【０００８】
【０００９】上記の受信クロック発生手段においては、
カウンターがマスターリセット信号により初期化され所
定のカウント数を計数する間に、第１及び第２フリップ
フロップが遠隔調整ホスト側からの伝送率制御クロック
に応じて動作し、論理ゲートで各フリップフロップの出
力の排他的論理和が演算されて受信クロックが生成され
る。この受信クロックは受信手段及びカウンターに送ら
れると共に、各フリップフロップにフィードバックさ
れ、これによりカウンターが所定のカウント数を計数し
た後も継続して受信クロックが生成される。
カウンターがマスターリセット信号により初期化され所
定のカウント数を計数する間に、第１及び第２フリップ
フロップが遠隔調整ホスト側からの伝送率制御クロック
に応じて動作し、論理ゲートで各フリップフロップの出
力の排他的論理和が演算されて受信クロックが生成され
る。この受信クロックは受信手段及びカウンターに送ら
れると共に、各フリップフロップにフィードバックさ
れ、これによりカウンターが所定のカウント数を計数し
た後も継続して受信クロックが生成される。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて説明する。図１は、本実施形態に係る直
列データ伝送制御装置の構成を示すブロック図である。
図１において、本直列データ伝送制御装置は、ローカル
ホスト側（自己側）からのデータを遠隔調整ホスト側
（相手側）に伝達する送信手段としての送信部２４と、
送信部２４に接続され、遠隔調整ホスト側に直列データ
が送信される前に、ローカルホスト側の伝送率に対応し
た伝送率制御クロックを送信する伝送クロック提供手段
としての伝送クロック提供部２５と、遠隔調整ホスト側
のデータをローカルホスト側に伝達する受信手段として
の受信部２６と、受信部２６に接続され、遠隔調整ホス
ト側から送信された伝送率制御データに応じて受信クロ
ック信号を発生して受信部２６に送る受信クロック発生
手段としての受信クロック発生部３０と、ローカルホス
ト側の伝送状態を制御する制御信号を発生する制御手段
としての制御回路部２１と、その制御信号の上位ビット
及び下位ビットを分割してラッチするラッチ手段として
の第１ラッチ２２及び第２ラッチ２２’と、第１、２ラ
ッチ２２，２２’でラッチされた信号に基づいて伝送率
を変化させ、その伝送率に応じて送信クロック信号を発
生し、送信部２４及び伝送クロック提供部２５に送る伝
送率可変手段としての伝送率可変部２３と、を備えてい
る。
て図面を用いて説明する。図１は、本実施形態に係る直
列データ伝送制御装置の構成を示すブロック図である。
図１において、本直列データ伝送制御装置は、ローカル
ホスト側（自己側）からのデータを遠隔調整ホスト側
（相手側）に伝達する送信手段としての送信部２４と、
送信部２４に接続され、遠隔調整ホスト側に直列データ
が送信される前に、ローカルホスト側の伝送率に対応し
た伝送率制御クロックを送信する伝送クロック提供手段
としての伝送クロック提供部２５と、遠隔調整ホスト側
のデータをローカルホスト側に伝達する受信手段として
の受信部２６と、受信部２６に接続され、遠隔調整ホス
ト側から送信された伝送率制御データに応じて受信クロ
ック信号を発生して受信部２６に送る受信クロック発生
手段としての受信クロック発生部３０と、ローカルホス
ト側の伝送状態を制御する制御信号を発生する制御手段
としての制御回路部２１と、その制御信号の上位ビット
及び下位ビットを分割してラッチするラッチ手段として
の第１ラッチ２２及び第２ラッチ２２’と、第１、２ラ
ッチ２２，２２’でラッチされた信号に基づいて伝送率
を変化させ、その伝送率に応じて送信クロック信号を発
生し、送信部２４及び伝送クロック提供部２５に送る伝
送率可変手段としての伝送率可変部２３と、を備えてい
る。
【００１１】伝送クロック提供部２５は、図２に示した
ように、ローカルホスト側からデータ が送信される前
に、伝送率可変部２３からの送信クロック信号に基づき
自己のシステムの伝送率に対応した伝送率制御クロック
を付加して送信する。その伝送率制御クロック の後
端部 は、例えば、２クロックの時間の間、信号レベル
が継続してハイ状態に維持され、次に続く信号がデータ
であることを相手方に認識させる。尚、データ は、
図示されていないが従来と同様に、スタートビット、パ
リティビット及びストップビットを含んで構成される直
列データである。
ように、ローカルホスト側からデータ が送信される前
に、伝送率可変部２３からの送信クロック信号に基づき
自己のシステムの伝送率に対応した伝送率制御クロック
を付加して送信する。その伝送率制御クロック の後
端部 は、例えば、２クロックの時間の間、信号レベル
が継続してハイ状態に維持され、次に続く信号がデータ
であることを相手方に認識させる。尚、データ は、
図示されていないが従来と同様に、スタートビット、パ
リティビット及びストップビットを含んで構成される直
列データである。
【００１２】受信クロック発生部３０は、図３に示した
ように、遠隔調整ホスト側から伝送されアンプ３１を通
った伝送率制御クロックをクロック入力信号（波形を図
４の入力信号に示す）とし、そのクロック信号がローレ
ベルからハイレベルに変化したときに出力レベルが反転
する信号（波形を図４の信号Ａに示す）を出力する第１
フリップフロップ３４と、前記伝送率制御クロックをイ
ンバータ３２を介して反転させた反転信号をクロック入
力信号とし、そのクロック信号がローレベルからハイレ
ベルに変化したときに出力レベルが反転する信号（波形
を図４の信号Ｂに示す）を出力する第２フリップフロッ
プ３５と、それら第１及び第２フリップフロップ３４、
３５から出力した信号を排他的論理和演算した信号（波
形を図４の信号Ｃに示す）を出力する論理ゲート３６
と、論理ゲート３６からの出力をクロック入力信号と
し、インバータ３３を介したマスターリセット信号（デ
ータの伝送開始を示す）に応じて、カウント値が初期化
され０となった後、例えば、７までカウントするカウン
ター３７と、を備えている。カウンター３７のカウント
数（ここでは７）は、伝送率制御クロック の継続時間
に対応して設定される。
ように、遠隔調整ホスト側から伝送されアンプ３１を通
った伝送率制御クロックをクロック入力信号（波形を図
４の入力信号に示す）とし、そのクロック信号がローレ
ベルからハイレベルに変化したときに出力レベルが反転
する信号（波形を図４の信号Ａに示す）を出力する第１
フリップフロップ３４と、前記伝送率制御クロックをイ
ンバータ３２を介して反転させた反転信号をクロック入
力信号とし、そのクロック信号がローレベルからハイレ
ベルに変化したときに出力レベルが反転する信号（波形
を図４の信号Ｂに示す）を出力する第２フリップフロッ
プ３５と、それら第１及び第２フリップフロップ３４、
３５から出力した信号を排他的論理和演算した信号（波
形を図４の信号Ｃに示す）を出力する論理ゲート３６
と、論理ゲート３６からの出力をクロック入力信号と
し、インバータ３３を介したマスターリセット信号（デ
ータの伝送開始を示す）に応じて、カウント値が初期化
され０となった後、例えば、７までカウントするカウン
ター３７と、を備えている。カウンター３７のカウント
数（ここでは７）は、伝送率制御クロック の継続時間
に対応して設定される。
【００１３】ここで本実施の形態の動作を説明する。遠
隔調整ホスト側からの直列データを受信するときには、
送られてくるデータが受信部２６及び受信クロック発生
部３０に入力される。受信クロック発生部３０では、ま
ず、遠隔調整ホスト側からの伝送率制御クロックが入力
されると同時にマスターリセット信号が発生して、第
１、２フリップフロップ３４、３５が初期化されて各出
力Ｑの信号がローレベルになると共に、カウンター３７
のカウント値も初期化されて０になりカウントを開始す
る。このカウントの開始によりアンプ３１が作動してデ
ータが第１、２フリップフロップ３４、３５へ送られ
る。第１、２フリップフロップ３４、３５は、伝送率制
御クロックに応じてそれぞれ図４に示した信号Ａ, Ｂを
論理ゲート３６に出力する。論理ゲート３６では、それ
らの信号の排他的論理和が演算され図４に示した信号Ｃ
が生成される。この信号は、受信クロック信号として受
信部２６に送られると同時に、クロック入力信号として
カウンタ３７に送られ、且つ、第１、２フリップフロッ
プ３４、３５にフィードバックされる。カウンタ３７
は、このクロック入力信号に同期して０〜７のカウント
を行い、７までカウントするとアンプ３１の作動が停止
されて、遠隔調整ホスト側からのデータが第１、２フリ
ップフロップ３４、３５へ送られなくなる。その後は、
論理ゲート３６からフィードバックされた信号が第１、
２フリップフロップ３４、３５のクロック入力信号とな
り（ただし、第２フリップフロップ３５のクロック入力
信号はインバータ３２を介したフィードバック信号）、
上記と同様の受信クロック信号が論理ゲート３６から受
信部２６に継続して出力される。受信部２６は、受信ク
ロック発生部３０からの受信クロック信号に同期してデ
ータ を受信しローカルホスト側に出力する。
隔調整ホスト側からの直列データを受信するときには、
送られてくるデータが受信部２６及び受信クロック発生
部３０に入力される。受信クロック発生部３０では、ま
ず、遠隔調整ホスト側からの伝送率制御クロックが入力
されると同時にマスターリセット信号が発生して、第
１、２フリップフロップ３４、３５が初期化されて各出
力Ｑの信号がローレベルになると共に、カウンター３７
のカウント値も初期化されて０になりカウントを開始す
る。このカウントの開始によりアンプ３１が作動してデ
ータが第１、２フリップフロップ３４、３５へ送られ
る。第１、２フリップフロップ３４、３５は、伝送率制
御クロックに応じてそれぞれ図４に示した信号Ａ, Ｂを
論理ゲート３６に出力する。論理ゲート３６では、それ
らの信号の排他的論理和が演算され図４に示した信号Ｃ
が生成される。この信号は、受信クロック信号として受
信部２６に送られると同時に、クロック入力信号として
カウンタ３７に送られ、且つ、第１、２フリップフロッ
プ３４、３５にフィードバックされる。カウンタ３７
は、このクロック入力信号に同期して０〜７のカウント
を行い、７までカウントするとアンプ３１の作動が停止
されて、遠隔調整ホスト側からのデータが第１、２フリ
ップフロップ３４、３５へ送られなくなる。その後は、
論理ゲート３６からフィードバックされた信号が第１、
２フリップフロップ３４、３５のクロック入力信号とな
り（ただし、第２フリップフロップ３５のクロック入力
信号はインバータ３２を介したフィードバック信号）、
上記と同様の受信クロック信号が論理ゲート３６から受
信部２６に継続して出力される。受信部２６は、受信ク
ロック発生部３０からの受信クロック信号に同期してデ
ータ を受信しローカルホスト側に出力する。
【００１４】また、遠隔調整ホスト側に直列データを送
信するときには、ローカルホスト側の伝送状態に応じた
制御信号が、制御回路部２１から第１、２ラッチ２２，
２２’に送られ、上位ビット及び下位ビットが分割して
ラッチされる。伝送率可変部２３は、ラッチされた信号
に基づいて伝送率を変化し、その伝送率に応じて送信ク
ロック信号を発生して、送信部２４及び伝送クロック提
供部２５に送る。送信部２４は、送信クロック信号に同
期してデータ 等を含んだ信号を発生する。伝送クロッ
ク提供部２５は、送信部２４からの信号を送信する前
に、送信クロック信号を基に伝送率制御クロック を生
成して遠隔調整ホスト側に送信する。
信するときには、ローカルホスト側の伝送状態に応じた
制御信号が、制御回路部２１から第１、２ラッチ２２，
２２’に送られ、上位ビット及び下位ビットが分割して
ラッチされる。伝送率可変部２３は、ラッチされた信号
に基づいて伝送率を変化し、その伝送率に応じて送信ク
ロック信号を発生して、送信部２４及び伝送クロック提
供部２５に送る。送信部２４は、送信クロック信号に同
期してデータ 等を含んだ信号を発生する。伝送クロッ
ク提供部２５は、送信部２４からの信号を送信する前
に、送信クロック信号を基に伝送率制御クロック を生
成して遠隔調整ホスト側に送信する。
【００１５】このように本実施の形態によれば、遠隔調
整ホスト側に直列データが送信される前にローカルホス
ト側の伝送率に応じた伝送率制御クロックが送信され、
また、遠隔調整ホスト側から送られる伝送率制御クロッ
クに応じて、ローカルホスト側の受信クロックを生成し
て直列データを受信することによって、ローカルホスト
側及び遠隔調整ホスト側の伝送率が同様になるため、伝
送率エラーの発生及び伝送線路間におけるデータミスマ
ッチ（miss match）エラーの発生を減少させることが可
能である。
整ホスト側に直列データが送信される前にローカルホス
ト側の伝送率に応じた伝送率制御クロックが送信され、
また、遠隔調整ホスト側から送られる伝送率制御クロッ
クに応じて、ローカルホスト側の受信クロックを生成し
て直列データを受信することによって、ローカルホスト
側及び遠隔調整ホスト側の伝送率が同様になるため、伝
送率エラーの発生及び伝送線路間におけるデータミスマ
ッチ（miss match）エラーの発生を減少させることが可
能である。
【００１６】
【発明の効果】以上説明したように、本発明に係る直列
データ伝送制御装置は、ローカルホスト側の伝送率に応
じた伝送率制御クロックを遠隔調整ホスト側に提供し、
遠隔調整ホスト側から送られた伝送率制御クロックに応
じて受信クロックを発生し、その受信クロックを用いて
遠隔調整ホスト側からの直列データを受信することによ
って、ローカルホスト側及び遠隔調整ホスト側の伝送率
が同様になるため、伝送率エラーの発生と、伝送線路間
におけるデータミスマッチエラーの発生と、を減少し得
る効果がある。
データ伝送制御装置は、ローカルホスト側の伝送率に応
じた伝送率制御クロックを遠隔調整ホスト側に提供し、
遠隔調整ホスト側から送られた伝送率制御クロックに応
じて受信クロックを発生し、その受信クロックを用いて
遠隔調整ホスト側からの直列データを受信することによ
って、ローカルホスト側及び遠隔調整ホスト側の伝送率
が同様になるため、伝送率エラーの発生と、伝送線路間
におけるデータミスマッチエラーの発生と、を減少し得
る効果がある。
【図１】本発明の実施形態の直列データ伝送制御装置の
構成を示したブロック図である。
構成を示したブロック図である。
【図２】同上実施形態の遠隔調整ホスト側に送信する直
列データ信号の波形を示す図である。
列データ信号の波形を示す図である。
【図３】同上実施形態の受信クロック発生部の回路図で
ある。
ある。
【図４】同上実施形態の受信クロック発生部の各信号波
形を示す図である。
形を示す図である。
【図５】従来の直列データ伝送制御装置の構成を示した
ブロック図である。
ブロック図である。
２１ 制御回路部 ２２ 第１ラッチ ２２’ 第２ラッチ ２３ 伝送率可変部 ２４ 送信部 ２５ 伝送クロック提供部 ２６ 受信部 ２７ 受信クロック発生部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 29/02
Claims (1)
- 【請求項１】ローカルホスト側の伝送状態を制御する制
御信号を発生する制御手段と、前記制御信号の上位ビッ
ト及び下位ビットを分割してラッチするラッチ手段と、
該ラッチ手段でラッチされたビット情報に基づいて、ロ
ーカルホスト側の伝送率を変化させる伝送率可変手段
と、ローカルホスト側からの直列データを遠隔調整ホス
ト側に伝達する送信手段と、該送信手段に接続され、遠
隔調整ホスト側に直列データを送信する前に、ローカル
ホスト側の伝送率に応じた伝送率制御クロックを送信す
る伝送クロック提供手段と、遠隔調整ホスト側からの直
列データをローカルホスト側に伝達する受信手段と、該
受信手段に接続され、遠隔調整ホスト側から伝送された
遠隔調整ホスト側の伝送率に応じた伝送率制御クロック
に基づいて、前記受信手段で用いられる受信クロックを
発生する受信クロック発生手段と、を備えて構成された
直列データ伝送制御装置において、前記受信クロック発生手段が、遠隔調整ホスト側からの
前記伝送率制御クロックをクロック入力信号とし、デー
タの伝送開始を示すマスターリセット信号により初期化
される第１フリップフロップと、前記伝送率制御クロッ
クの反転信号をクロック入力信号とし、前記マスターリ
セット信号により初期化される第２フリップフロップ
と、それら第１及び第２フリップフロップの各出力の排
他的論理和を演算して前記受信クロックを発生する論理
ゲートと、前マスターリセット信号により初期化され、
前記伝送率制御クロックの継続時間に応じた所定のカウ
ント数まで前記受信クロックを計数するカウンターと、
を備え、前記論理ゲートで発生した受信クロックが前記
第１フリップフロップのクロック入力信号としてフィー
ドバックされると共に、前記受信クロックの反転信号が
前記第２フリップフロップのクロック入力信号としてフ
ィードバックされ、前記カウンターで所定のカウント数
が計数されると、前記第１及び第２フリップフロップへ
の前記伝送率制御クロックの入力が遮断される構成とし
たことを特徴とする直列データ伝送制御装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR55623/1995 | 1995-12-23 | ||
| KR1019950055623A KR970049691A (ko) | 1995-12-23 | 1995-12-23 | 직렬 데이타 전송 제어장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09214579A JPH09214579A (ja) | 1997-08-15 |
| JP2926544B2 true JP2926544B2 (ja) | 1999-07-28 |
Family
ID=19443853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8336045A Expired - Fee Related JP2926544B2 (ja) | 1995-12-23 | 1996-12-16 | 直列データ伝送制御装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2926544B2 (ja) |
| KR (1) | KR970049691A (ja) |
| TW (1) | TW430221U (ja) |
-
1995
- 1995-12-23 KR KR1019950055623A patent/KR970049691A/ko not_active Application Discontinuation
-
1996
- 1996-11-28 TW TW088220394U patent/TW430221U/zh not_active IP Right Cessation
- 1996-12-16 JP JP8336045A patent/JP2926544B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09214579A (ja) | 1997-08-15 |
| KR970049691A (ko) | 1997-07-29 |
| TW430221U (en) | 2001-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6055285A (en) | Synchronization circuit for transferring pointer between two asynchronous circuits | |
| US7747888B2 (en) | Technique to create link determinism | |
| US4353128A (en) | Synchronous/asynchronous data communication arrangement | |
| EP0549334B1 (en) | A data input and output control device and a one-chip microcomputer integrating the same | |
| JP2926544B2 (ja) | 直列データ伝送制御装置 | |
| US6002733A (en) | Universal asynchronous receiver and transmitter | |
| JP3252229B2 (ja) | デジタル・データ送信システム | |
| CA1279729C (en) | Method and apparatus for transferring data between two data processing equipments each driven by an independent clock | |
| JPS63190457A (ja) | シリアルデ−タ伝送装置 | |
| US4229623A (en) | Receiving means for use in a high speed, low noise digital data communication system | |
| US11855800B1 (en) | One-line synchronous interface | |
| JP3044817B2 (ja) | 符号変換装置 | |
| JPH07146842A (ja) | バスインターフェース回路 | |
| JPS59125140A (ja) | シリアルデ−タ伝送装置 | |
| JP3125310B2 (ja) | インタフェース装置 | |
| JPH01199255A (ja) | 情報処理システム | |
| JPH01143435A (ja) | データ伝送装置 | |
| KR0165198B1 (ko) | 상이한 동기 클럭에서의 직렬데이타 변환회로 | |
| JPH065831B2 (ja) | 信号フレ−ムの伝送方式 | |
| JP2698287B2 (ja) | 調歩同期方式通信のための受信回路 | |
| KR950009409B1 (ko) | 직렬 입출력 인터페이스 장치 및 방법 | |
| JP2773637B2 (ja) | 回線試験パルス発生回路 | |
| JP3044096B2 (ja) | データ乗換回路 | |
| JP2602350B2 (ja) | 通信装置 | |
| JPS6014551A (ja) | デ−タ伝送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 14 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |