JPH07202632A - アクティブフィルタ制御方式 - Google Patents

アクティブフィルタ制御方式

Info

Publication number
JPH07202632A
JPH07202632A JP5334601A JP33460193A JPH07202632A JP H07202632 A JPH07202632 A JP H07202632A JP 5334601 A JP5334601 A JP 5334601A JP 33460193 A JP33460193 A JP 33460193A JP H07202632 A JPH07202632 A JP H07202632A
Authority
JP
Japan
Prior art keywords
active filter
register
dac
filter
transconductance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5334601A
Other languages
English (en)
Other versions
JP3208975B2 (ja
Inventor
Hiroshi Kimura
博 木村
Ryutaro Hotta
龍太郎 堀田
Kenichi Hase
健一 長谷
Kunio Watanabe
国夫 渡辺
Takashi Nara
孝 奈良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP33460193A priority Critical patent/JP3208975B2/ja
Priority to KR1019940035840A priority patent/KR0142508B1/ko
Priority to TW083112039A priority patent/TW272282B/zh
Priority to US08/362,874 priority patent/US5572163A/en
Priority to CN94120489A priority patent/CN1111793A/zh
Publication of JPH07202632A publication Critical patent/JPH07202632A/ja
Application granted granted Critical
Publication of JP3208975B2 publication Critical patent/JP3208975B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00Networks using active elements
    • H03H11/02Multiple-port networks
    • H03H11/04Frequency selective two-port networks
    • H03H11/0422Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
    • H03H11/0472Current or voltage controlled filters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00Networks using active elements
    • H03H11/02Multiple-port networks
    • H03H11/04Frequency selective two-port networks
    • H03H11/0422Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
    • H03H11/0433Two integrator loop filters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2210/00Indexing scheme relating to details of tunable filters
    • H03H2210/02Variable filter component
    • H03H2210/021Amplifier, e.g. transconductance amplifier
    • H03H2210/023Tuning of transconductance via tail current source

Landscapes

  • Networks Using Active Elements (AREA)

Abstract

(57)【要約】 【目的】本発明は磁気ディスク装置に係わり、特に磁気
ディスク装置で円盤の内周と外周での記録、再生速度が
異なるシステムの信号処理系において、読み出し波形に
対し最適な波形整形処理を行うことを目的とする。 【構成】本システムはマイコン1とアクティブフィルタ
ブロック100からなり、アクティブフィルタブロック
100は、レジスタ2、レジスタ2と同様の働きをする
レジスタ3とレジスタ4、DAC5、DAC6、DAC
7、Gm制御電流生成回路8、アクティブフィルタ9、
基準電流源10より構成する。レジスタ2及びDAC5
はアクティブフィルタ9のカットオフ周波数設定用であ
り、レジスタ3、レジスタ4及びDAC6、DAC7は
アクティブフィルタ9の特性補正用である。 【効果】そのため低い電源電圧、低消費電力を必要とす
るGmアンプでアクティブフィルタを構成した場合で
も、高い周波数帯で理想的なフィルタ特性を実現でき
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、磁気ディスク装置、光
ディスク装置、磁気テープ装置に係わり、特に磁気ディ
スク装置で円盤の内周と外周でデータ記録再生速度が異
なるシステムの信号処理系において、読み出し波形に対
し最適な波形整形処理を行うアクティブフィルタ制御方
式に関する。
【0002】
【従来の技術】磁気ディスクにおいて記録容量を増やす
方法としてConstant Density Recording(以下CDRと
略す)方式が考案されている。CDR方式を採用する
と、ディスクと信号処理部間のデータ転送速度が変化す
るため、読みだし波形を処理するフィルタとして転送速
度に応じてフィルタ特性を可変とするアクティブフィル
タが用いられている。磁気ディスクは高速化の傾向にあ
り、転送速度も速くなり、高い周波数帯まで設定可能な
高精度アクティブフィルタが求められる。また、磁気デ
ィスク装置を使用するパソコン等のシステムの低電圧
化、低消費電力化に伴い、磁気ディスク装置も低電圧
化、低消費電力化が必要となり、アクティブフィルタも
低電圧化が要求されている。
【0003】従来のアクティブフィルタ制御方式につい
て図2を用いて説明する。従来のアクティブフィルタ制
御方式はIEEE JOURNAL OF SOLID-STATE CIRCUITS,VOL.2
7,NO.3,MARCH 1992,"Design of aBipolar 10-MHz Progr
ammable Continuous-Time 0.05° Equiripple Linear P
hase Filter"に掲載されている。
【0004】図2は従来のアクティブフィルタ制御方式
の概略をブロック図に示したもので、マイコン1、アク
ティブフィルタブロック100から構成し、アクティブ
フィルタブロック100は、レジスタ2、D/Aコンバ
ータ(以下、DACと称す)5、トランスコンダクタン
ス制御電流生成回路(以下Gm制御電流生成回路と略
す)8、アクティブフィルタ9、基準電流源10から構
成される。またアクティブフィルタ9はトランスコンダ
クタンスアンプ(以下Gmアンプと略す)11、12及
び容量13、14から構成される。
【0005】磁気ディスク装置において、マイコン1は
転送速度に応じてレジスタ2の値を設定し、DAC5は
基準電流源10からの基準電流irefを入力とし、レ
ジスタ2の設定値に応じてカットオフ周波数制御電流i
fcを出力する。Gm制御電流生成回路8はカットオフ
周波数制御電流ifcを入力し、これに比例したトラン
スコンダクタンス制御電流igm1、igm2を出力す
る。トランスコンダクタンス制御電流igm1とigm
2の比はアクティブフィルタ9の特性から決まる。トラ
ンスコンダクタンス制御電流igm1、igm2でアク
ティブフィルタ9内のGmアンプ11、12のコンダク
タンスを制御することでアクティブフィルタ9のフィル
タ特性を制御する。
【0006】
【発明が解決しようとする課題】上記従来技術でのアク
ティブフィルタのフィルタ特性について説明する。
【0007】図3はアクティブフィルタのカットオフ周
波数設定レジスタの設定値とアクティブフィルタのカッ
トオフ周波数(fc)の関係を示したグラフである。破
線は理想的なアクティブフィルタの特性を示し、実線は
実回路での特性を示す。低い周波数帯では理想特性と実
回路の特性は一致するが高い周波数帯では実回路の特性
が理想の特性より下がり、線形性が無くなる。これは低
い周波数帯ではアクティブフィルタを構成するGmアン
プに寄生的に存在する極が十分に高いためアクティブフ
ィルタのカットオフ周波数に影響を与えないが、高い周
波数帯ではGmアンプの極の影響で劣化しているためで
ある。
【0008】また、図4はアクティブフィルタのカット
オフ周波数とフィルタのQ値との関係を示したグラフで
ある。破線が理想特性であり、実線が実回路の特性であ
る。理想的にはフィルタのQ値はカットオフ周波数が変
化しても一定値のままであるが、実回路ではアクティブ
フィルタを構成するGmアンプの極の影響で位相周りが
大きくなり、高い周波数帯ではQ値が大きくなる。
【0009】図3、図4のように高い周波数帯ではアク
ティブフィルタのカットオフ周波数、Q値が劣化するた
め群遅延特性(位相を周波数で微分したもの)もGmア
ンプの極の影響で理想値からずれてしまう。そのため高
い周波数帯でフィルタ特性が劣化してしまうという問題
点がある。特に、磁気ディスクでは波形歪みを押さえる
ために群遅延特性の劣化は大きな問題点となる。
【0010】回路を追加するなどの工夫により、フィル
タ特性を改善することも可能であるが、低電圧化に対応
しようとすると、ダイナミックレンジが確保出来なくな
るため、回路追加が出来なくなる。
【0011】本発明の目的は高い周波数帯でのフィルタ
特性の劣化を抑え、かつ、低電圧化に対応したアクティ
ブフィルタ制御方式を実現することである。
【0012】
【課題を解決するための手段】上記目的を達成するため
の、本発明によるアクティブフィルタ制御方式のブロッ
ク図を図1に示し、同図により説明する。
【0013】本システムはマイコン1とアクティブフィ
ルタブロック100からなり、アクティブフィルタブロ
ック100は、レジスタ2、レジスタ2と同様の働きを
するレジスタ3とレジスタ4、DAC5、DAC6、D
AC7、Gm制御電流生成回路8、アクティブフィルタ
9、基準電流源10より構成する。レジスタ2及びDA
C5はアクティブフィルタ9のカットオフ周波数設定用
であり、レジスタ3、レジスタ4及びDAC6、DAC
7はアクティブフィルタ9の特性補正用である。
【0014】また、アクティブフィルタ9はGmアンプ
11、12及び容量13、14より構成する。
【0015】マイコン1はアクティブフィルタ9のカッ
トオフ周波数設定テ−ブルに従い、レジスタ2、レジス
タ3、レジスタ4に設定値を書き込む。DAC5は基準
電流源10からの基準電流irefを入力とし、基準電
流irefをレジスタ2の設定値に対応した割合で増幅
してカットオフ周波数制御電流ifcとして出力する。
Gm制御電流生成回路8はカットオフ周波数制御電流i
fcを入力とし、フィルタ特性から決まるトランスコン
ダクタンス制御電流igm1、igm2を出力する。ま
たGm制御電流生成回路8はトランスコンダクタンス制
御電流gm1、gm2とそれぞれ同じ電流igm3、i
gm4を出力する。
【0016】DAC6はトランスコンダクタンス制御電
流igm1と同じ電流igm3を入力とし、レジスタ3
の設定値に応じた倍率にしてトランスコンダクタンス補
正電流is1を出力する。同様に、DAC7はトランス
コンダクタンス制御電流igm2と同じ電流igm4を
入力とし、レジスタ4の設定値に応じた倍率にしてトラ
ンスコンダクタンス補正電流is2を出力する。
【0017】トランスコンダクタンス制御電流とトラン
スコンダクタンス補正電流を加算した電流igm1+i
s1およびigm2+is2でアクティブフィルタ9を
構成するGmアンプ11、12のコンダクタンスを制御
する。
【0018】図5はアクティブフィルタのレジスタ設定
テーブル内容の一例を示す。トランスコンダクタンス補
正電流設定用のレジスタ設定値はシミュレーション、実
回路評価によりアクティブフィルタのフィルタ特性が理
想に合うように高い周波数ほど大きくして設定する。な
お、ゾーン番号については後述する。
【0019】
【作用】本発明の作用について図1及び図5を用いて説
明する。
【0020】Gm制御電流生成回路8が出力するトラン
スコンダクタンス制御電流igm1、igm2に、図5
のテーブルに応じたトランスコンダクタンス補正電流i
s1、is2が加わり、アクティブフィルタ9のフィル
タ特性が理想的になるように補正される。そのため低い
電源電圧、低消費電力を必要とするGmアンプでアクテ
ィブフィルタを構成した場合でも、高い周波数帯で理想
的なフィルタ特性を実現できる。
【0021】
【実施例】以下、本発明の実施例を図1、図3〜図10
により説明する。
【0022】図1は本発明の一実施例である。各番号は
既に説明したとおりである。マイコン1はアクティブフ
ィルタ9のレジスタ設定のテ−ブルに従いレジスタ2、
レジスタ3、レジスタ4に設定値を書き込む。テ−ブル
については図5で説明する。
【0023】DAC5は基準電流源10の出力電流ir
efを入力とし、irefをレジスタ2の設定値から決
まる倍率にしてアクティブフィルタ9のカットオフ周波
数制御電流ifcとして出力する。
【0024】Gm制御電流生成回路8はカットオフ周波
数制御電流ifcを入力とし、トランスコンダクタンス
制御電流igm1、igm2を出力とする。トランスコ
ンダクタンス制御電流igm1、igm2はそれぞれカ
ットオフ周波数制御電流ifcに比例し、igm1とi
gm2はアクティブフィルタ9のフィルタ特性から決ま
る比の関係にある。
【0025】また、Gm制御電流生成回路8はトランス
コンダクタンス制御電流igm1、igm2と同じ電流
値である電流igm3、igm4を出力する。
【0026】DAC6はトランスコンダクタンス制御電
流igm1と同じ電流igm3を入力とし、igm3を
レジスタ3の設定値から決まる倍率にしてトランスコン
ダクタンス補正電流is1を出力する。
【0027】同様に、DAC7はトランスコンダクタン
ス制御電流igm2と同じ電流igm4を入力とし、i
gm4をレジスタ4の設定値から決まる倍率にしてトラ
ンスコンダクタンス補正電流is2を出力する。
【0028】トランスコンダクタンス制御電流igm1
とトランスコンダクタンス補正電流is1を電流加算し
たigm1+is1及び、トランスコンダクタンス制御
電流igm2とトランスコンダクタンス補正電流is2
を電流加算したigm2+is2でアクティブフィルタ
9を構成するGmアンプ11、12のコンダクタンスを
制御する。それにより、アクティブフィルタ9のカット
オフ周波数、群遅延特性を制御することができる。
【0029】図3、図4に示すように高い周波数帯では
アクティブフィルタの特性がGmアンプの極の影響で理
想値からずれてしまう。そこで図1に示すようにトラン
スコンダクタンス制御電流にトランスコンダクタンス補
正電流を加えてアクティブフィルタを制御することで高
い周波数帯でも理想値に近づけることが可能となる。
【0030】図13は図1に示した本発明を7次のロー
パスフィルタ(以下、LPFと称する)に応用した一実
施例である。アクティブフィルタ9は2次LPF90,
91,92及び1次LPF93から構成する。磁気ディ
スクでは読みだし信号のノイズカット特性及び波形歪み
に影響する群遅延特性を考慮して、7次0.05°Eq
uiripple LPFが用いられることが多い。
0.05°Equiripple特性では群遅延特性が
カットオフ周波数の2倍まで一定である特性である。ア
クティブフィルタ9に0.05°Equiripple
特性を持たせ,7次LPFのカットオフ周波数を15M
Hzに設定する場合、2次LPF90、91、92及び
1次LPFのポール(カットオフ)周波数はそれぞれ1
7.21MHz,25.77MHz,34.76MH
z,12.92MHzに、また、2次LPF90、9
1、92のQ値はそれぞれ0.6810,1.114
3,2.0233に設定するようにGm制御電流生成回
路8でトランスコンダクタンス制御電流を生成する。2
次LPF92のポール周波数はアクティブフィルタ9内
で最も高いため、特性が劣化しやすい。そこで2次LP
F92の特性を補正するためにDAC6は2次LPF9
2を制御するトランスコンダクタンス制御電流igm1
と同じ電流を入力とし、レジスタ3に書かれた設定値に
応じた倍率にしてトランスコンダクタンス補正電流is
1を出力する。トランスコンダクタンス制御電流igm
1にトランスコンダクタンス補正電流is1を加えた電
流で2次LPF92を制御することで2次LPFの特性
を補正し、それにより7次LPFを構成するアクティブ
フィルタ9の特性も補正される。
【0031】図14は図13に示した7次Equiri
pple LPFのカットオフ周波数を15MHzに設
定した場合の各2次LPF90,91,92及び1次L
PF93の群遅延特性の理想値と実回路での特性を示し
たものである。図14より2次LPF92の実回路での
特性が劣化して、理想特性から大きくずれている。周波
数30MHzで見ると4nsずれていることがわかる。
これは2次LPF92のポール周波数が下がり、また位
相回りが速くなり、Q値が高くなったためである。そこ
で2次LPF92のポール周波数、Q値を補正すること
で群遅延特性を改善することが出来る。
【0032】図15は図13に示した7次Equiri
pple LPFのカットオフ周波数を15MHzに設
定した場合の群遅延特性を示す。図15はトランスコン
ダクタンス補正電流で群遅延特性を補正する前と補正し
た後を示している。図13のDAC6でigm1の8%
のトランスコンダクタンス補正電流is1を生成するこ
とで図15に示すように群遅延変動を5%から1%へと
特性改善することが出来る。
【0033】図5は図1のシステムのレジスタ設定テー
ブル内容の一例を示す。ゾーン番号については後で説明
する。トランスコンダクタンス補正電流設定用のレジス
タ3(またはレジスタ4)の設定値はシミュレーショ
ン、実回路評価によりアクティブフィルタのフィルタ特
性が理想に合うように高周波ほど大きくして設定する。
レジスタ3、4の設定値は回路特性により決まる。
【0034】図6に図1のアクティブフィルタ9の構成
例の一例を示す。図6は2次のローパスフィルタを構成
した場合である。アクティブフィルタ9はGmアンプ1
5、16、17、18及び容量19、20、21、22
から構成される。Gmアンプ15のコンダクタンスをg
m1、Gmアンプ16のコンダクタンスをgm2、Gm
アンプ17のコンダクタンスをgm3、Gmアンプ18
のコンダクタンスをgm4とする。また、容量19、2
0の容量値をc1、容量21、22の容量値をc2とす
る。
【0035】図6の2次ローパスフィルタの伝達関数
は、
【0036】
【数1】
【0037】
【数2】
【0038】
【数3】
【0039】と表せる。そこでGm制御電流生成回路8
で作られるトランスコンダクタンス制御電流でGmアン
プ15、16、17、18のコンダクタンスgm1、g
m2、gm3、gm4を制御することで2次フィルタの
ω0、Qを可変とできる。
【0040】図7はGmアンプの構成例を示す。Gmア
ンプはバッファ23、電流制御電流源24、負荷電流源
25、差動アンプ26から構成される。バッファ23は
npnバイポーラトランジスタ27、28、電流源2
9、30から構成される。電流制御電流源24はnpn
バイポーラトランジスタ31、32、抵抗33、34か
ら構成される。電流源25はpnpバイポーラトランジ
スタ35、36、37、抵抗38、39、40、電流源
41から構成される。差動アンプ26はnpnバイポー
ラトランジスタ42、43から構成される。
【0041】電流制御電流源24はトランスコンダクタ
ンス制御電流を入力としGmアンプのコンダクタンスを
制御する。
【0042】電流制御電流源24のミラー比を1:1と
し、差動アンプ26を構成するnpnバイポーラトラン
ジスタ42、43のエミッタサイズ比を1:1とすると
Gmアンプのコンダクタンスgmは、
【0043】
【数4】
【0044】と表せる。ただし、kはボルツマン定数、
Tは絶対温度、qは電子の電荷である。 バイポーラト
ランジスタのベース−エミッタ間バイアス電圧は約0.
7Vから0.8Vは必要であるが、図7の回路は3段で
構成されているため、3〜3.6Vの電源電圧で動作さ
せることが可能である。
【0045】以上述べたように、Gm制御電流生成回路
8が出力するトランスコンダクタンス制御電流igm
1、igm2に図5のテーブルに応じたトランスコンダ
クタンス補正電流is1、is2を加えてアクティブフ
ィルタのフィルタ特性が理想的になるように補正するこ
とにより、低い電源電圧、低消費電力を必要とするGm
アンプでアクティブフィルタを構成した場合でも、高い
周波数帯で理想的なフィルタ特性を実現できる。
【0046】図9は本発明の第2の実施例で、アクティ
ブフィルタのカットオフ周波数を自動補正する制御方式
である。図9は、マイコン1、レジスタ101、シンセ
サイザ60、アクティブフィルタブロック100から構
成し、アクティブフィルタブロック100は、Gm制御
電流生成回路8、アクティブフィルタ9、62、分周器
61、位相比較器63、ループフィルタ64より構成す
る。
【0047】アクティブフィルタ9はGmアンプ11、
12及び容量13、14より構成する。また、アクティ
ブフィルタ62はGmアンプ66、67及び容量68、
69より構成する。
【0048】マイコン1はシンセサイザ60の出力信号
周波数設定テーブルまたは設定式に従い、レジスタ10
1に設定値を書き込む。シンセサイザ60はレジスタ1
01の設定値に応じた周波数の信号を出力する。分周器
61はシンセサイザ60を他の目的と兼用する場合に、
出力信号を分周してアクティブフィルタ62のカットオ
フ周波数と等しい周波数の信号を出力する。シンセサイ
ザ60を専用に使う場合は分周器61はなくてもよい。
アクティブフィルタ62はアクティブフィルタ62のカ
ットオフ周波数と等しい周波数の信号である、分周器6
1の出力信号を入力とし、入力信号より位相を90度遅
らせた信号を出力する。位相比較器63は分周器61の
出力信号とアクティブフィルタ62の出力信号を入力と
し、両信号の位相差に応じた信号を出力する。ループフ
ィルタ64は位相比較器63の出力信号を入力とし、ル
ープ特性に応じた処理をしてGm制御電流生成回路8の
入力とする。Gm制御電流生成回路8はループフィルタ
64の出力を入力とし、トランスコンダクタンス制御信
号igm1、igm2を出力する。トランスコンダクタ
ンス制御信号igm1、igm2でアクティブフィルタ
62を構成するGmアンプ66、67のコンダクタンス
を制御する。
【0049】この動作により、アクティブフィルタ62
のカットオフ周波数は分周器61の出力信号の周波数と
同じになるように制御される。また、Gm制御電流生成
回路8の出力のトランスコンダクタンス制御信号igm
1、igm2でアクティブフィルタ9を構成するGmア
ンプ11、12のコンダクタンスを制御する。それによ
り、アクティブフィルタ9のカットオフ周波数も分周器
61の出力信号の周波数と同じになるように制御され
る。そのため、高い周波数帯でもトランスコンダクタン
スの極の影響を受けずアクティブフィルタのカットオフ
周波数を制御することができる。
【0050】図10は本発明の第3の実施例で、アクテ
ィブフィルタのQ値を自動補正する制御方式である。図
10は、マイコン1、レジスタ101、シンセサイザ6
0、アクティブフィルタブロック100から構成し、ア
クティブフィルタブロック100はレジスタ3、DAC
5、Gm制御電流生成回路8、65、アクティブフィル
タ9、62、基準電流源10、分周器61、ループフィ
ルタ64、振幅比較器70より構成する。
【0051】アクティブフィルタ9はGmアンプ11、
12及び容量13、14より構成する。また、アクティ
ブフィルタ62はGmアンプ66、67及び容量68、
69より構成する。
【0052】マイコン1はシンセサイザ60の出力信号
周波数設定テーブルまたは設定式に従い、レジスタ10
1に設定値を書き込む。シンセサイザ60はレジスタ1
01の設定値に応じた周波数の信号を出力する。分周器
61はシンセサイザ60の出力信号を分周してアクティ
ブフィルタ62のカットオフ周波数と等しい周波数の信
号を出力する。アクティブフィルタ62はアクティブフ
ィルタ62のカットオフ周波数と等しい周波数の信号で
ある、分周器61の出力信号を入力とする。振幅比較器
70は分周器61の出力信号とアクティブフィルタ62
の出力信号を入力とし、両信号の振幅差を比較すること
でアクティブフィルタ62のQ値のずれを検出する。ル
ープフィルタ64は振幅比較器70の出力信号を入力と
し、ループ特性に応じた処理をしてGm制御電流生成回
路65の入力とする。Gm制御電流生成回路65はルー
プフィルタ64の出力を入力とし、トランスコンダクタ
ンス制御信号igm2を出力する。トランスコンダクタ
ンス制御信号igm2でアクティブフィルタ62を構成
するGmアンプ67のコンダクタンスを制御する。
【0053】この動作により、アクティブフィルタ62
のQ値は振幅比較器70の設定から決まる値になるよう
に制御がかかる。また、Gm制御電流生成回路65の出
力のトランスコンダクタンス制御信号igm2でアクテ
ィブフィルタ9を構成するGmアンプ12のコンダクタ
ンスを制御する。それにより、アクティブフィルタ9の
Q値も振幅比較器70の設定から決まる値になるように
制御がかかる。そのため、高い周波数帯でもトランスコ
ンダクタンスの極の影響を受けずアクティブフィルタの
Q値を制御することができる。
【0054】次に図8、図11、図12を用いて本発明
をCDR方式の磁気ディスク装置に適用した場合につい
て説明する。
【0055】図11はCDR方式について説明したもの
である。従来方式ではディスク円盤の内周と外周のトラ
ックとで同じ転送速度で記録していたため、外周へいく
ほど線記録密度が低くなり、大容量化の点で不効率であ
った。そこでCDR方式では、磁気ディスク円盤上のト
ラックをいくつかのゾーンに分け、外周のゾーンほど転
送速度を速くして、ディスク円盤上の線記録密度をほぼ
均一化することで記録容量を増やす方式である。CDR
方式では記録されているデータ周波数が内周と外周とで
変化するため、データ読み出し時の信号処理ブロックの
フィルタのカットオフ周波数を可変とし、図11に示す
ように外周へいくほどカットオフ周波数を高くし、効率
良くノイズカットを行う必要がある。
【0056】図8は、CDR方式を採用した磁気ディス
ク装置に、本発明を適応した場合のシステム構成図であ
る。図8のシステムは、データがCDR方式で記録して
あるディスク円盤48、信号の増幅を行うRead/Writeア
ンプ49、信号処理を行う信号処理ブロック50、デー
タのコントロールを行うハードディスクコントローラ
(以下HDCと略す)51、データのやり取りを行うイ
ンターフェイス(以下I/Fと略す)52、図5のレジ
スタ設定テーブルの内容等を記録しておくメモリ53、
HDC51、I/F52の制御を行うマイコン1、ボイ
スコイルモータ(以下VCMと略す)54、VCM54
の制御を行うVCM制御回路55、及び、データの処理
を行うホスト56で構成される。また、信号処理ブロッ
ク50は、信号振幅を一定にするオートマチックゲイン
コントロール(以下AGCと略す)アンプ57、読みだ
しデータのノイズカット波形等化を行なうアクティブフ
ィルタブロック100、データに同期したクロックを生
成するデータセパレータ58、記録符号の符号化、復号
化を行うエンコーダ/デコーダ(以下ENDECと略
す)59で構成する。アクティブフィルタブロック10
0は本発明の制御対象となるアクティブフィルタ9、レ
ジスタ2を含んでいる。
【0057】ディスク円盤48に記録されているデータ
はRead/Writeアンプ49で増幅され信号処理ブロック5
0に入力される。信号処理ブロック50に入力された信
号はAGCアンプ57で一定振幅に増幅され、アクティ
ブフィルタ9で波形整形処理し、データセパレータ58
でデータとクロックに分離し、ENDEC59で復号し
て、データをHDC51に送る。このとき、マイコン1
が読みだすデータの記録されているゾーンを判断して、
アクティブフィルタを制御するレジスタ2の設定値を設
定する。
【0058】図12は本発明を磁気ディスクシステムに
用いた場合の、データ読み出し時のレジスタ設定のフロ
ーチャートである。図12のフローチャートについて図
8のシステム構成図を用いて説明する。まず、ホスト5
6はI/F52を通し、読みだすデータの論理アドレス
をマイコン1に指示する(ステップ80)。マイコン1
は指示された論理アドレスに対し、処理を行い、物理ア
ドレスに変換する(ステップ81)。物理アドレスから
ディスク円盤48上のトラック番号、ゾーン番号を求め
る(ステップ82)。そこで前回アクセスしていたゾー
ンと異なる場合(ステップ83)、マイコン1はメモリ
53内に格納されている図5のレジスタ設定テーブルを
参照して、ゾーン番号に対応するレジスタ設定値を読み
だす(ステップ84)。マイコン1はメモリ53から読
み出したレジスタ値をアクティブフィルタブロック10
0内のレジスタ2に書き込む(ステップ85)。また、
(ステップ83)で前回アクセスしていたゾーンと同じ
場合はレジスタ値は書き替えないで、前回の設定値のま
まである。
【0059】以上の構成と動作により、ディスクの各ゾ
ーンのデータ転送速度に対応したアクティブフィルタの
カットオフ周波数制御が可能になり、磁気ディスク装置
の低消費電力化が可能になる。
【0060】また、3〜3.6Vという低電圧でアクテ
ィブフィルタブロック100が構成できるので、信号処
理ブロック50の1チップLSI化が容易になるという
効果もある。
【0061】
【発明の効果】以上述べたように、本発明によれば、低
電源電圧、低消費電力のGmアンプでアクティブフィル
タを構成した場合でも、アクティブフィルタの特性を理
想的になるように補正出きるので、CDR方式を採用し
た記録密度の高い磁気ディスク装置において、高いデー
タ転送速度に対応可能になる。
【0062】また、低電源電圧でアクティブフィルタブ
ロックが構成できるので、信号処理ブロックの1チップ
LSI化が容易になるという効果もある。
【0063】また、低消費電力、高記録密度な磁気ディ
スク装置が構成できるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の一実施例の構成図。
【図2】従来のアクティブフィルタ制御方式の構成図。
【図3】アクティブフィルタのカットオフ周波数とレジ
スタ設定値の関係図。
【図4】アクティブフィルタのQ値とカットオフ周波数
の関係図。
【図5】アクティブフィルタのレジスタ設定テーブル。
【図6】図1のアクティブフィルタの構成図。
【図7】図1のGmアンプ回路の構成図。
【図8】本発明を用いたシステムの構成図。
【図9】本発明の一実施例の構成図。
【図10】本発明の一実施例の構成図。
【図11】CDR方式の説明図。
【図12】アクティブフィルタのレジスタ設定フローチ
ャート。
【図13】本発明の一実施例の構成図。
【図14】図13のアクティブフィルタの群遅延特性
図。
【図15】図13のアクティブフィルタの群遅延特性
図。
【符号の説明】
1…マイコン 2、3、4…レジスタ 5、6、7…DAC 8…Gm制御電流生成回路 9…アクティブフィルタ 10…基準電流源 11、12…Gmアンプ 13、14…容量 100…アクティブフィルタブロック
───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡辺 国夫 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所システム開発研究所内 (72)発明者 奈良 孝 神奈川県秦野市堀山下1番地 株式会社日 立製作所汎用コンピュータ事業部内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】カットオフ周波数を可変とするアクティブ
    フィルタ、前記アクティブフィルタのカットオフ周波数
    を制御する手段、及び前記アクティブフィルタの特性を
    補正する手段をもち、 前記アクティブフィルタの特性が劣化する周波数帯にお
    いて、前記アクティブフィルタの特性補正手段で前記ア
    クティブフィルタの特性を補正することを特徴とするア
    クティブフィルタ制御方式。
  2. 【請求項2】請求項1記載のアクティブフィルタ制御方
    式を用い、3から3.6Vの電源電圧で動作することを
    特徴とするアクティブフィルタ。
  3. 【請求項3】請求項1記載のアクティブフィルタ制御方
    式を含み、1チップに集積したことを特徴とする1チッ
    プLSI。
  4. 【請求項4】請求項1記載のアクティブフィルタ制御方
    式を用いたことを特徴とする磁気ディスク装置、光ディ
    スク装置、磁気テープ装置。
JP33460193A 1993-12-28 1993-12-28 アクティブフィルタ制御方式 Expired - Fee Related JP3208975B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP33460193A JP3208975B2 (ja) 1993-12-28 1993-12-28 アクティブフィルタ制御方式
KR1019940035840A KR0142508B1 (ko) 1993-12-28 1994-12-22 액티브필터 제어장치
TW083112039A TW272282B (ja) 1993-12-28 1994-12-22
US08/362,874 US5572163A (en) 1993-12-28 1994-12-23 Active filter control apparatus
CN94120489A CN1111793A (zh) 1993-12-28 1994-12-28 有源滤波器控制装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33460193A JP3208975B2 (ja) 1993-12-28 1993-12-28 アクティブフィルタ制御方式

Publications (2)

Publication Number Publication Date
JPH07202632A true JPH07202632A (ja) 1995-08-04
JP3208975B2 JP3208975B2 (ja) 2001-09-17

Family

ID=18279220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33460193A Expired - Fee Related JP3208975B2 (ja) 1993-12-28 1993-12-28 アクティブフィルタ制御方式

Country Status (5)

Country Link
US (1) US5572163A (ja)
JP (1) JP3208975B2 (ja)
KR (1) KR0142508B1 (ja)
CN (1) CN1111793A (ja)
TW (1) TW272282B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016171531A (ja) * 2015-03-13 2016-09-23 株式会社東芝 波形整形フィルタ、集積回路、及び放射線検出装置、並びに、波形整形フィルタの時定数調整方法及び利得調整方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5887030A (en) * 1994-12-21 1999-03-23 Canon Kabushiki Kaisha Data reproducing apparatus having equalization characteristics which can be controlled
US5870591A (en) * 1995-08-11 1999-02-09 Fujitsu Limited A/D with digital PLL
US6111467A (en) * 1998-05-04 2000-08-29 Tritech Microelectronics, Ltd. Circuit for time constant tuning of gm-C filters
DE69825250D1 (de) * 1998-05-15 2004-09-02 St Microelectronics Srl Transkonduktanzsteuerschaltung insbesondere für zeitkontinuierliche Schaltungen
US6404276B1 (en) * 1998-06-10 2002-06-11 Lsi Logic Corporation Integrated filter tuning method and apparatus
JP2000082937A (ja) 1998-09-07 2000-03-21 Hitachi Ltd 時分割アナログフィルタ制御方法および磁気ディスクシステム
US6268972B1 (en) 1998-09-18 2001-07-31 International Business Machines Corporation Method for measuring relative and absolute amplitudes of a signal read from a data storage medium
US6441983B1 (en) * 1998-10-02 2002-08-27 International Business Machines Corporation System and method for adjusting a cutoff frequency of a tunable filter employed in a read channel of a data storage system
US6282038B1 (en) * 1999-02-19 2001-08-28 International Business Machines Corporation Variable gain amplifier with temperature compensation for use in a disk drive system
US6526113B1 (en) 1999-08-11 2003-02-25 Broadcom Corporation GM cell based control loops
US6993106B1 (en) 1999-08-11 2006-01-31 Broadcom Corporation Fast acquisition phase locked loop using a current DAC
US6194958B1 (en) * 1999-09-30 2001-02-27 Analog Devices, Inc. Filter having minimized cut-off frequency variations
US6816003B2 (en) 2000-02-04 2004-11-09 The Trustees Of Columbia University In The City Of New York Circuits with dynamic biasing
US6469856B1 (en) 2000-05-12 2002-10-22 International Business Machines Corporation System and method for calibrating a corner frequency of a tunable filter employed in a read channel of a data storage system
JP3449970B2 (ja) * 2000-07-21 2003-09-22 松下電器産業株式会社 相互コンダクタンス−容量フィルタシステム
WO2002063768A1 (en) * 2001-02-05 2002-08-15 The Trustees Of Columbia University In The City Of New York Circuits with dynamic biasing
DE10116358A1 (de) * 2001-04-02 2002-11-07 Micronas Gmbh Vorrichtung und Verfahren zur Erfassung und Unterdrückung von Störungen
DE10122831A1 (de) * 2001-05-11 2002-11-14 Philips Corp Intellectual Pty Integriertes geregeltes DVB-Filter
US7386085B2 (en) 2002-05-30 2008-06-10 Broadcom Corporation Method and apparatus for high speed signal recovery
US7266464B2 (en) * 2004-12-17 2007-09-04 Texaco Inc. Dynamic cut-off frequency varying filter
JPWO2006078009A1 (ja) * 2005-01-24 2008-08-14 松下電器産業株式会社 受信装置及びこれを用いた電子機器
KR100983032B1 (ko) * 2008-03-13 2010-09-17 삼성전기주식회사 Gm-C 필터의 디지털 튜닝 회로
CN102098042B (zh) * 2009-12-14 2014-09-10 芯光飞株式会社 滤波器截止频率校正电路
CN101820261B (zh) * 2010-04-21 2013-03-27 广州市广晟微电子有限公司 一种滤波器截止频率的校正装置
US8626469B2 (en) * 2010-10-19 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ RC-calibration scheme for active RC filter
JP5323230B1 (ja) * 2012-06-15 2013-10-23 株式会社東芝 電子機器、フィルタ調整装置、フィルタ調整方法、及びフィルタ調整プログラム
GB2508587B (en) * 2012-11-30 2015-06-17 Red Lion 49 Ltd Equaliser

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5117205A (en) * 1990-05-01 1992-05-26 U.S. Philips Corporation Electrically controllable oscillator circuit, and electrically controllable filter arrangement comprising said circuits
JP2811928B2 (ja) * 1990-07-17 1998-10-15 日本電気株式会社 自動調整フィルタ
US5270875A (en) * 1990-11-13 1993-12-14 Colorado Memory Systems, Inc. Programmable filter/equalizer for duel speed and density magnetic recording devices
ES2123538T3 (es) * 1992-07-24 1999-01-16 Alsthom Cge Alcatel Sistema de sintonizacion de frecuencia para un par ota-c.
US5432562A (en) * 1993-01-26 1995-07-11 U.S. Philips Corporation Television signal reception

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016171531A (ja) * 2015-03-13 2016-09-23 株式会社東芝 波形整形フィルタ、集積回路、及び放射線検出装置、並びに、波形整形フィルタの時定数調整方法及び利得調整方法
US10171067B2 (en) 2015-03-13 2019-01-01 Kabushiki Kaisha Toshiba Waveform shaping filter, integrated circuit, radiation detection device, method for adjusting time constant of waveform shaping filter, and method for adjusting gain of waveform shaping filter

Also Published As

Publication number Publication date
KR950022065A (ko) 1995-07-26
CN1111793A (zh) 1995-11-15
TW272282B (ja) 1996-03-11
JP3208975B2 (ja) 2001-09-17
KR0142508B1 (ko) 1998-08-17
US5572163A (en) 1996-11-05

Similar Documents

Publication Publication Date Title
JP3208975B2 (ja) アクティブフィルタ制御方式
JP3584893B2 (ja) フィルタ回路
US6404578B1 (en) Circuit for reduction and optimization of write-to-read settling times in magnetic medium storage devices
JP2801103B2 (ja) 全差動ユニティ・ゲイン演算増幅器
US6424480B1 (en) Magnetic medium storage apparatus with read channel having a programmable write-to-read suppression
US6133784A (en) Fast settling high pass filter with corner frequency adjusting circuit
JP3776680B2 (ja) 電圧制御発振器および信号処理回路
JP2003234623A (ja) 受光アンプ回路及びこれを用いた光ピックアップ
US6046875A (en) Linear transconductance circuit having a large linear range
US20040145983A1 (en) Semiconductor integrated circuit and medium record playback device
JPH06342561A (ja) イコライザフィルタ及び磁気ディスクシステム
US6567228B1 (en) Optimized stage reader for low cost implementation of preamplifiers
JP2006079793A (ja) 磁気記録再生装置および磁気記録再生方法
JP2001274657A (ja) ヒルベルト変換を実施するための時間連続firフィルタ構造及び信号を濾波する方法
JP2002543551A (ja) プログラム可能な帯域幅制御を備える読み出しチャネル
JP2002329365A (ja) 差動リニアアンプ回路
JPH05167391A (ja) 再生信号用可変フィルタ回路
JP2000299618A (ja) アナログフィルタ補償回路
JP2002008314A (ja) 波形等化回路およびディスク再生装置
JPH06237146A (ja) フィルタシステム
JPH11330906A (ja) アナログフィルタ回路およびそれを用いた磁気ディスク装置
JP2002344310A (ja) クロック位相制御回路
JPH1196510A (ja) 磁気ディスク装置及びそのリトライ方法
JPH06196952A (ja) イコライザフィルタ制御方式
JP3208915B2 (ja) 磁気ヘッド用再生回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees