JPH07202610A - 圧電部品の分極方法 - Google Patents
圧電部品の分極方法Info
- Publication number
- JPH07202610A JPH07202610A JP35250393A JP35250393A JPH07202610A JP H07202610 A JPH07202610 A JP H07202610A JP 35250393 A JP35250393 A JP 35250393A JP 35250393 A JP35250393 A JP 35250393A JP H07202610 A JPH07202610 A JP H07202610A
- Authority
- JP
- Japan
- Prior art keywords
- polarization
- electrodes
- partial
- electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/04—Treatments to modify a piezoelectric or electrostrictive property, e.g. polarisation characteristics, vibration characteristics or mode tuning
- H10N30/045—Treatments to modify a piezoelectric or electrostrictive property, e.g. polarisation characteristics, vibration characteristics or mode tuning by polarising
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
(57)【要約】
【目的】分極時における応力集中を緩和し、セラミック
基板のクラック発生を抑制できる圧電部品の分極方法を
提供する。 【構成】圧電セラミック基板の表裏面に、互いに対向す
る複数の部分電極よりなる分極用電極を設けるととも
に、表側の部分電極および裏側の部分電極を互いに対向
しない位置に形成された細い結線用電極を介して夫々接
続する。表裏の電極間に直流電圧を印加して分極を行う
ことにより、圧電セラミック基板に分極部と非分極部と
を形成する。
基板のクラック発生を抑制できる圧電部品の分極方法を
提供する。 【構成】圧電セラミック基板の表裏面に、互いに対向す
る複数の部分電極よりなる分極用電極を設けるととも
に、表側の部分電極および裏側の部分電極を互いに対向
しない位置に形成された細い結線用電極を介して夫々接
続する。表裏の電極間に直流電圧を印加して分極を行う
ことにより、圧電セラミック基板に分極部と非分極部と
を形成する。
Description
【０００１】
【産業上の利用分野】本発明は圧電部品の分極方法、特
にコンデンサ一体型圧電共振子の圧電セラミック基板を
分極処理するのに適した部分分極方法に関するものであ
る。
にコンデンサ一体型圧電共振子の圧電セラミック基板を
分極処理するのに適した部分分極方法に関するものであ
る。
【０００２】
【従来の技術】従来、１枚の圧電セラミック基板にエネ
ルギー閉じ込め側の圧電共振子とコンデンサとを構成す
る場合、共振子部分では分極し、コンデンサ部分では非
分極とするため、部分分極された圧電セラミック基板が
使用される。部分分極を行う場合には、圧電セラミック
基板の全面に分極処理を行い、その後でコンデンサ部分
の分極を加熱などの方法により取り去る（ディポール）
方法が知られている（特開平４−２６２６１１号公
報）。この方法の場合、分極処理自体は簡単であるが、
分極後に特定部分だけ分極を取り去るのは非常に難し
く、また分極を残すべき部分の分極度が変化してしまう
可能性がある。
ルギー閉じ込め側の圧電共振子とコンデンサとを構成す
る場合、共振子部分では分極し、コンデンサ部分では非
分極とするため、部分分極された圧電セラミック基板が
使用される。部分分極を行う場合には、圧電セラミック
基板の全面に分極処理を行い、その後でコンデンサ部分
の分極を加熱などの方法により取り去る（ディポール）
方法が知られている（特開平４−２６２６１１号公
報）。この方法の場合、分極処理自体は簡単であるが、
分極後に特定部分だけ分極を取り去るのは非常に難し
く、また分極を残すべき部分の分極度が変化してしまう
可能性がある。
【０００３】これに対し、圧電セラミック基板の分極す
べき部分のみに分極用電極を設けて分極処理を行う方法
もある。この方法の場合、図１に示すように圧電セラミ
ック基板１の片面に全面電極２を設け、他面には分極部
に対応する部分電極３を設け、両電極間に直流電圧を印
加するのが通例である。ところが、セラミック基板１の
片面に全面電極２を、他面に部分電極３を設けた場合、
全面電極２側の電界の強さはほぼ均一であるのに対し、
部分電極３側の電界の強さは境界部で極端に上昇し、そ
のピーク値Ｐ1 が非常に高くなるという現象が発生す
る。その結果、部分電極３の境界部でセラミック基板１
の割れやクラックが発生し、その発生率が数十％にもな
るため、歩留りが非常に悪いという欠点があった。
べき部分のみに分極用電極を設けて分極処理を行う方法
もある。この方法の場合、図１に示すように圧電セラミ
ック基板１の片面に全面電極２を設け、他面には分極部
に対応する部分電極３を設け、両電極間に直流電圧を印
加するのが通例である。ところが、セラミック基板１の
片面に全面電極２を、他面に部分電極３を設けた場合、
全面電極２側の電界の強さはほぼ均一であるのに対し、
部分電極３側の電界の強さは境界部で極端に上昇し、そ
のピーク値Ｐ1 が非常に高くなるという現象が発生す
る。その結果、部分電極３の境界部でセラミック基板１
の割れやクラックが発生し、その発生率が数十％にもな
るため、歩留りが非常に悪いという欠点があった。
【０００４】そこで、図２のように、圧電セラミック基
板４の両面に対向する部分電極５，６を設け、これら電
極５，６の間に直流電圧を印加して分極処理を行う方法
も考えられる。この場合には、両方の部分電極５，６の
電界強さが共にその境界部で同等だけ上昇するため、境
界部におけるピーク値Ｐ2 は図１における電界強さのピ
ーク値Ｐ1 に比べて大幅に低減できる。そのため、これ
ら電極５，６間に電圧を印加して分極を行うことによ
り、電極５，６の境界部における圧電セラミック基板４
の割れやクラックの発生を低減できる。図３は対向する
部分電極５，６を有する電極パターンの一例を示す。部
分電極５，６はセラミック基板４の表裏面に複数個ずつ
設けられ、これら電極５，６間が細い結線部７，８で接
続されている。１枚の基板４に複数の分極用電極５，６
を形成したのは、多数個取りを行って量産性を高めるた
めであり、また分極用電極５，６間を細い結線部７，８
で接続したのは、１回の電圧印加で圧電セラミック基板
４全面の分極処理を行うためである。
板４の両面に対向する部分電極５，６を設け、これら電
極５，６の間に直流電圧を印加して分極処理を行う方法
も考えられる。この場合には、両方の部分電極５，６の
電界強さが共にその境界部で同等だけ上昇するため、境
界部におけるピーク値Ｐ2 は図１における電界強さのピ
ーク値Ｐ1 に比べて大幅に低減できる。そのため、これ
ら電極５，６間に電圧を印加して分極を行うことによ
り、電極５，６の境界部における圧電セラミック基板４
の割れやクラックの発生を低減できる。図３は対向する
部分電極５，６を有する電極パターンの一例を示す。部
分電極５，６はセラミック基板４の表裏面に複数個ずつ
設けられ、これら電極５，６間が細い結線部７，８で接
続されている。１枚の基板４に複数の分極用電極５，６
を形成したのは、多数個取りを行って量産性を高めるた
めであり、また分極用電極５，６間を細い結線部７，８
で接続したのは、１回の電圧印加で圧電セラミック基板
４全面の分極処理を行うためである。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
ような電極パターンで分極処理を行うと、圧電セラミッ
ク基板４の分極部と非分極部との間で発生する応力が電
極パターンの弱小部に集中し、そのため弱小部である結
線部７，８の付け根付近でクラック９が発生した。同様
な現象は、図４のような電極パターンや、図５のような
電極パターンでも発生した。クラック９の発生率は、図
３の場合には約１０％、図４の場合には約７％、図５の
場合には約８％であった。そこで、本発明の目的は、分
極時における応力集中を緩和し、セラミック基板のクラ
ック発生を抑制できる圧電部品の分極方法を提供するこ
とにある。
ような電極パターンで分極処理を行うと、圧電セラミッ
ク基板４の分極部と非分極部との間で発生する応力が電
極パターンの弱小部に集中し、そのため弱小部である結
線部７，８の付け根付近でクラック９が発生した。同様
な現象は、図４のような電極パターンや、図５のような
電極パターンでも発生した。クラック９の発生率は、図
３の場合には約１０％、図４の場合には約７％、図５の
場合には約８％であった。そこで、本発明の目的は、分
極時における応力集中を緩和し、セラミック基板のクラ
ック発生を抑制できる圧電部品の分極方法を提供するこ
とにある。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、圧電セラミック基板に分極部と非分極部
とを形成する方法であって、圧電セラミック基板の表裏
面の上記分極部に相当する箇所に互いに対向する複数の
部分電極よりなる分極用電極を設けるとともに、表側の
部分電極および裏側の部分電極を互いに対向しない位置
に形成された細い結線用電極を介して夫々接続し、対向
する分極用電極間に直流電圧を印加して分極を行うもの
である。
め、本発明は、圧電セラミック基板に分極部と非分極部
とを形成する方法であって、圧電セラミック基板の表裏
面の上記分極部に相当する箇所に互いに対向する複数の
部分電極よりなる分極用電極を設けるとともに、表側の
部分電極および裏側の部分電極を互いに対向しない位置
に形成された細い結線用電極を介して夫々接続し、対向
する分極用電極間に直流電圧を印加して分極を行うもの
である。
【０００７】
【作用】本発明の場合、部分電極同士が圧電セラミック
基板を間にして対向しているため、部分電極の境界部に
おける電界強さの上昇を抑えることができるとともに、
結線部が互いに対向しない位置に形成されているため、
結線部における応力集中も解消できる。そのため、分極
時の圧電セラミック基板の割れやクラックの発生を大幅
に低減できる。
基板を間にして対向しているため、部分電極の境界部に
おける電界強さの上昇を抑えることができるとともに、
結線部が互いに対向しない位置に形成されているため、
結線部における応力集中も解消できる。そのため、分極
時の圧電セラミック基板の割れやクラックの発生を大幅
に低減できる。
【０００８】
【実施例】本発明を利用した圧電共振子の製造方法の一
例を図６〜図８に従って説明する。この方法では、圧電
セラミックとして正方晶と菱面体晶の相境界付近のＰｂ
（ＴｉＺ）Ｏ3 を用い、厚み０．２０５ｍｍのマザー基
板１０を用意した。このマザー基板１０を用い、以下の
工程を経て、厚み縦振動を利用した１０．７ＭＨｚの負
荷内蔵型フィルタ（図８参照）を作製した。
例を図６〜図８に従って説明する。この方法では、圧電
セラミックとして正方晶と菱面体晶の相境界付近のＰｂ
（ＴｉＺ）Ｏ3 を用い、厚み０．２０５ｍｍのマザー基
板１０を用意した。このマザー基板１０を用い、以下の
工程を経て、厚み縦振動を利用した１０．７ＭＨｚの負
荷内蔵型フィルタ（図８参照）を作製した。
【０００９】まず、図６のように上記マザー基板１０の
表裏面に、スクリーン印刷等の公知の方法で複数本の帯
状の分極用部分電極１１，１２を縦方向に平行に形成し
た。これら部分電極１１，１２は表裏面で対向する位置
に形成されている。部分電極１１，１２は、同時に分極
を行うために夫々幅狭な結線部１１ａ，１２ａによって
結線されており、表側の結線部１１ａはマザー基板１０
の一側縁部に、裏側の結線部１２ａは反対側側縁部に形
成されている。これら結線部１１ａ，１２ａは個別電極
１３〜１６（図７参照）と対応しない位置に形成するの
が望ましい。なお、部分電極１１，１２は帯状に限ら
ず、分極すべき箇所に応じてその形状を変更してもよ
い。
表裏面に、スクリーン印刷等の公知の方法で複数本の帯
状の分極用部分電極１１，１２を縦方向に平行に形成し
た。これら部分電極１１，１２は表裏面で対向する位置
に形成されている。部分電極１１，１２は、同時に分極
を行うために夫々幅狭な結線部１１ａ，１２ａによって
結線されており、表側の結線部１１ａはマザー基板１０
の一側縁部に、裏側の結線部１２ａは反対側側縁部に形
成されている。これら結線部１１ａ，１２ａは個別電極
１３〜１６（図７参照）と対応しない位置に形成するの
が望ましい。なお、部分電極１１，１２は帯状に限ら
ず、分極すべき箇所に応じてその形状を変更してもよ
い。
【００１０】次に、表裏の部分電極１１，１２間に直流
電圧を印加することにより、マザー基板１０にその厚み
方向の部分分極を行った。上記のように分極処理を行う
と、クラック発生率は約３％となり、従来に比べて格段
に低くなった。しかも、そのクラックは部分電極１１，
１２の境界部や結線部１１ａ，１２ａでは殆ど発生して
おらず、セラミック基板１０の材料的欠陥に起因したも
のと考えられる。
電圧を印加することにより、マザー基板１０にその厚み
方向の部分分極を行った。上記のように分極処理を行う
と、クラック発生率は約３％となり、従来に比べて格段
に低くなった。しかも、そのクラックは部分電極１１，
１２の境界部や結線部１１ａ，１２ａでは殆ど発生して
おらず、セラミック基板１０の材料的欠陥に起因したも
のと考えられる。
【００１１】分極処理が終了したマザー基板１０を所定
時間大気中に放置することによりエージングした後、マ
ザー基板１０の分極度を測定することにより確認し、所
望の分極度になるように直流電圧を分極度に応じて順方
向または逆方向に印加した。このようにして、所望の分
極度のマザー基板１０を得た。次に、分極用電極１１，
１２（結線部１１ａ，１２ｂを含む）をエッチングによ
り除去した後、このマザー基板１０の両主面に、蒸着ま
たはスパッタリング等の手法で、数μｍ程度の厚みの電
極膜を全面に形成した。
時間大気中に放置することによりエージングした後、マ
ザー基板１０の分極度を測定することにより確認し、所
望の分極度になるように直流電圧を分極度に応じて順方
向または逆方向に印加した。このようにして、所望の分
極度のマザー基板１０を得た。次に、分極用電極１１，
１２（結線部１１ａ，１２ｂを含む）をエッチングによ
り除去した後、このマザー基板１０の両主面に、蒸着ま
たはスパッタリング等の手法で、数μｍ程度の厚みの電
極膜を全面に形成した。
【００１２】次に、形成された両主面の全面電極をエッ
チングし、図７に示すようにマザー基板１０の両主面に
個別電極１３〜１６を分散形成した。即ち、表面には入
力電極１３と出力電極１４と中間電極１５とが形成さ
れ、裏面にはアース電極１６が形成される。入力電極１
３の振動電極部１３ａと中間電極１５の振動電極部１５
ａとが近接して形成され、出力電極１４の振動電極部１
４ａと中間電極１５の振動電極部１５ｂとが近接して形
成される。そして、これら振動電極部１３ａ，１５ａお
よび１４ａ，１５ｂに対向するように、基板１０の裏面
側にはアース電極１６の振動電極部１６ａ，１６ｂが形
成されている。また、中間電極１５の容量電極部１５ｃ
とアース電極１６の容量電極部１６ｃとも対向してい
る。そして、上記振動電極部１３ａ，１５ａおよび１４
ａ，１５ｂは分極部に対応しており、容量電極部１５
ｃ，１６ｃは非分極部に対応している。その後、マザー
基板１０を図７の破線に沿って切断することにより、図
８に示す負荷容量内蔵型圧電フィルタを得た。
チングし、図７に示すようにマザー基板１０の両主面に
個別電極１３〜１６を分散形成した。即ち、表面には入
力電極１３と出力電極１４と中間電極１５とが形成さ
れ、裏面にはアース電極１６が形成される。入力電極１
３の振動電極部１３ａと中間電極１５の振動電極部１５
ａとが近接して形成され、出力電極１４の振動電極部１
４ａと中間電極１５の振動電極部１５ｂとが近接して形
成される。そして、これら振動電極部１３ａ，１５ａお
よび１４ａ，１５ｂに対向するように、基板１０の裏面
側にはアース電極１６の振動電極部１６ａ，１６ｂが形
成されている。また、中間電極１５の容量電極部１５ｃ
とアース電極１６の容量電極部１６ｃとも対向してい
る。そして、上記振動電極部１３ａ，１５ａおよび１４
ａ，１５ｂは分極部に対応しており、容量電極部１５
ｃ，１６ｃは非分極部に対応している。その後、マザー
基板１０を図７の破線に沿って切断することにより、図
８に示す負荷容量内蔵型圧電フィルタを得た。
【００１３】図３，図４，図５のように結線部を対向さ
せた場合には、１枚のマザー基板から素子の取り個数を
上げてゆくと、容量部との干渉が生じ易く、マザー基板
の外周側の素子の特性劣化を招きやすい。結線部をより
細くすれば、特性劣化をある程度防ぐことは可能である
が、その反面、結線部が断線しやすくなり、分極時にク
ラックが入りやすくなる。これに対し、図６のように結
線部１１ａ，１２ａを対向させない場合には、結線部１
１ａ，１２ａ間で分極されないので、素子の取り個数を
上げても容量部との干渉が生じにくく、外周側の素子の
特性劣化を防止できる。しかも、結線部１１ａ，１２ａ
の線幅を広くすることができ、断線の心配も少ない。
せた場合には、１枚のマザー基板から素子の取り個数を
上げてゆくと、容量部との干渉が生じ易く、マザー基板
の外周側の素子の特性劣化を招きやすい。結線部をより
細くすれば、特性劣化をある程度防ぐことは可能である
が、その反面、結線部が断線しやすくなり、分極時にク
ラックが入りやすくなる。これに対し、図６のように結
線部１１ａ，１２ａを対向させない場合には、結線部１
１ａ，１２ａ間で分極されないので、素子の取り個数を
上げても容量部との干渉が生じにくく、外周側の素子の
特性劣化を防止できる。しかも、結線部１１ａ，１２ａ
の線幅を広くすることができ、断線の心配も少ない。
【００１４】図９は分極用電極の電極パターンの第２実
施例を示す。図９では、マザー基板２０の表裏の対向す
る位置に分極用部分電極２１，２２を形成するととも
に、表裏で対向しない中間部に結線部２１ａ，２２ａを
形成したものである。この実施例でも、図６と同様の効
果を奏する。
施例を示す。図９では、マザー基板２０の表裏の対向す
る位置に分極用部分電極２１，２２を形成するととも
に、表裏で対向しない中間部に結線部２１ａ，２２ａを
形成したものである。この実施例でも、図６と同様の効
果を奏する。
【００１５】図１０は分極用電極の電極パターンの第３
実施例を示す。図１０では、マザー基板３０の表裏の対
向する位置に分極用部分電極３１，３２を形成するとと
もに、表側の結線部３１ａと裏側の結線部３２ａとを、
互いに対向しない位置でかつ複数本ずつ形成したもので
ある。この実施例でも、図６と同様の効果を奏する。
実施例を示す。図１０では、マザー基板３０の表裏の対
向する位置に分極用部分電極３１，３２を形成するとと
もに、表側の結線部３１ａと裏側の結線部３２ａとを、
互いに対向しない位置でかつ複数本ずつ形成したもので
ある。この実施例でも、図６と同様の効果を奏する。
【００１６】
【発明の効果】以上の説明で明らかなように、本発明に
よれば、圧電セラミック基板の表裏面に互いに対向する
分極用の部分電極を設け、これら電極間に直流電圧を印
加して分極を行うため、部分電極の境界部における電界
強さを低く抑えることができるとともに、結線部が互い
に対向しない位置に形成されているため、結線部におけ
る応力集中も解消できる。そのため、分極時の圧電セラ
ミック基板の割れやクラックの発生を大幅に低減でき、
歩留りを向上させることができる。
よれば、圧電セラミック基板の表裏面に互いに対向する
分極用の部分電極を設け、これら電極間に直流電圧を印
加して分極を行うため、部分電極の境界部における電界
強さを低く抑えることができるとともに、結線部が互い
に対向しない位置に形成されているため、結線部におけ
る応力集中も解消できる。そのため、分極時の圧電セラ
ミック基板の割れやクラックの発生を大幅に低減でき、
歩留りを向上させることができる。
【図１】片面が全面電極、他面が部分電極である場合の
分極時の電界強さの分布図である。
分極時の電界強さの分布図である。
【図２】両面が部分電極である場合の分極時の電界強さ
の分布図である。
の分布図である。
【図３】表裏面に部分電極を形成した一例の分極用電極
パターン図である。
パターン図である。
【図４】表裏面に部分電極を形成した他の例の分極用電
極パターン図である。
極パターン図である。
【図５】表裏面に部分電極を形成したさらに他の例の分
極用電極パターン図である。
極用電極パターン図である。
【図６】本発明の第１実施例の分極用電極パターン図で
ある。
ある。
【図７】個別電極を形成したマザー基板の表裏面図であ
る。
る。
【図８】カットされた個別の素子の表裏面図である。
【図９】本発明の第２実施例の分極用電極パターン図で
ある。
ある。
【図１０】本発明の第３実施例の分極用電極パターン図
である。
である。
【符号の説明】 １０ マザー基板（圧電セラミック基板） １１，１２ 分極用部分電極 １１ａ，１２ａ 結線部
【手続補正書】
【提出日】平成６年１１月２２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正内容】
【０００８】
【実施例】本発明を利用した圧電共振子の製造方法の一
例を図６〜図８に従って説明する。この方法では、圧電
セラミックとして正方晶と菱面体晶の相境界付近のＰｂ
（Ｔｉ，Ｚｒ）Ｏ3 を用い、厚み０．２０５ｍｍのマザ
ー基板１０を用意した。このマザー基板１０を用い、以
下の工程を経て、厚み縦振動を利用した１０．７ＭＨｚ
の負荷内蔵型フィルタ（図８参照）を作製した。
例を図６〜図８に従って説明する。この方法では、圧電
セラミックとして正方晶と菱面体晶の相境界付近のＰｂ
（Ｔｉ，Ｚｒ）Ｏ3 を用い、厚み０．２０５ｍｍのマザ
ー基板１０を用意した。このマザー基板１０を用い、以
下の工程を経て、厚み縦振動を利用した１０．７ＭＨｚ
の負荷内蔵型フィルタ（図８参照）を作製した。
Claims (1)
- 【請求項１】圧電セラミック基板に分極部と非分極部と
を形成する方法であって、 圧電セラミック基板の表裏面の上記分極部に相当する箇
所に互いに対向する複数の部分電極よりなる分極用電極
を設けるとともに、表側の部分電極および裏側の部分電
極を互いに対向しない位置に形成された細い結線用電極
を介して夫々接続し、 対向する分極用電極間に直流電圧を印加して分極を行う
ことを特徴とする圧電部品の分極方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35250393A JP3387601B2 (ja) | 1993-12-29 | 1993-12-29 | 圧電部品の分極方法 |
| US08/364,963 US5543106A (en) | 1993-12-29 | 1994-12-28 | Method of polarizing piezoelectric ceramic substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35250393A JP3387601B2 (ja) | 1993-12-29 | 1993-12-29 | 圧電部品の分極方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07202610A true JPH07202610A (ja) | 1995-08-04 |
| JP3387601B2 JP3387601B2 (ja) | 2003-03-17 |
Family
ID=18424517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35250393A Expired - Lifetime JP3387601B2 (ja) | 1993-12-29 | 1993-12-29 | 圧電部品の分極方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5543106A (ja) |
| JP (1) | JP3387601B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3395679B2 (ja) * | 1998-12-16 | 2003-04-14 | 株式会社村田製作所 | 圧電体の分極処理方法 |
| JP3402256B2 (ja) * | 1999-05-25 | 2003-05-06 | 株式会社村田製作所 | 積層型圧電部品 |
| JP3478227B2 (ja) * | 1999-08-03 | 2003-12-15 | 株式会社村田製作所 | 圧電体の分極方法 |
| US6521166B1 (en) * | 1999-08-13 | 2003-02-18 | Murata Manufacturing Co., Ltd. | Method of polarization-treating piezoelectric body |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2727776B2 (ja) * | 1991-02-15 | 1998-03-18 | 株式会社村田製作所 | 圧電部品の分極取り方法およびその装置 |
| US5310511A (en) * | 1992-03-24 | 1994-05-10 | Eastman Kodak Company | Method and apparatus for poling a planar polarizable body |
| JP3244238B2 (ja) * | 1993-02-25 | 2002-01-07 | 株式会社村田製作所 | 圧電共振装置 |
-
1993
- 1993-12-29 JP JP35250393A patent/JP3387601B2/ja not_active Expired - Lifetime
-
1994
- 1994-12-28 US US08/364,963 patent/US5543106A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5543106A (en) | 1996-08-06 |
| JP3387601B2 (ja) | 2003-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001196883A (ja) | 圧電共振素子の周波数調整方法 | |
| JPH06252688A (ja) | 圧電共振装置 | |
| JPH07202610A (ja) | 圧電部品の分極方法 | |
| JP3223661B2 (ja) | プラズマ堆積方法 | |
| JP3933195B2 (ja) | 圧電共振子およびその製造方法 | |
| JP3478227B2 (ja) | 圧電体の分極方法 | |
| JPH07202611A (ja) | 圧電部品の分極方法 | |
| JPH08330643A (ja) | 圧電トランスとその製造方法 | |
| JP2000133852A (ja) | 積層圧電素子及びその製造方法 | |
| JP2008235979A (ja) | 弾性表面波フィルタ | |
| JP3928375B2 (ja) | 圧電体の分極方法 | |
| JPH01152712A (ja) | 積層セラミックコンデンサの外部電極の形成方法 | |
| JPS63182904A (ja) | エネルギ閉じ込め型圧電振動部品 | |
| JPH08186459A (ja) | チップ型圧電フィルタの製造方法 | |
| JP2003008378A (ja) | 圧電振動子とその製造方法 | |
| KR940011748B1 (ko) | Saw 필터용 압전 소자 | |
| JPH0637567A (ja) | 厚み系水晶振動子の電極形成方法 | |
| JPH06103822B2 (ja) | 圧電共振子 | |
| JP2910095B2 (ja) | 圧電素子及び圧電素子の製造方法 | |
| JPH06103823B2 (ja) | 圧電共振子 | |
| JPH0352313A (ja) | 圧電共振子 | |
| JPH06232470A (ja) | 圧電トランスの製造方法 | |
| JPH01227512A (ja) | 水晶振動子 | |
| JPH07120921B2 (ja) | 圧電共振子 | |
| JPS637685B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100110 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120110 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120110 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130110 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130110 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140110 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |