JPH07199221A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH07199221A JPH07199221A JP35019793A JP35019793A JPH07199221A JP H07199221 A JPH07199221 A JP H07199221A JP 35019793 A JP35019793 A JP 35019793A JP 35019793 A JP35019793 A JP 35019793A JP H07199221 A JPH07199221 A JP H07199221A
- Authority
- JP
- Japan
- Prior art keywords
- tft
- pixel
- electrode
- cut
- defective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 TFTを並列に接続した冗長構造において、
不良TFTの検出を可能とし、開口率の低下を抑え、か
つTFT不良を完全に救済できる液晶表示装置を提供す
ること。 【構成】 マトリックス配置された画素電極105と、
これらの画素電極105と信号線106とを接続するT
FTとを具備した液晶表示装置において、1画素に対し
て2つのTFT101,102が並列に設けられ、TF
T101の画素電極側はレーザ照射により切断可能な構
造112で、且つこの切断後に再接続可能な構造109
であり、TFT102の画素電極側はレーザ照射により
切断可能な構造113であることを特徴とする。
不良TFTの検出を可能とし、開口率の低下を抑え、か
つTFT不良を完全に救済できる液晶表示装置を提供す
ること。 【構成】 マトリックス配置された画素電極105と、
これらの画素電極105と信号線106とを接続するT
FTとを具備した液晶表示装置において、1画素に対し
て2つのTFT101,102が並列に設けられ、TF
T101の画素電極側はレーザ照射により切断可能な構
造112で、且つこの切断後に再接続可能な構造109
であり、TFT102の画素電極側はレーザ照射により
切断可能な構造113であることを特徴とする。
Description
【0001】
【産業上の利用分野】本発明は、液晶表示装置に係わ
り、特に1画素に対して複数の薄膜トランジスタを設け
た液晶表示装置に関する。
り、特に1画素に対して複数の薄膜トランジスタを設け
た液晶表示装置に関する。
【0002】
【従来の技術】近年、従来のCRTに代わる新しい表示
装置の開発が盛んに行われるようになってきた。その中
でも液晶表示装置は、薄型で低電力動作が可能であるた
め、家電,OA機器の市場での期待は大きいものがあ
る。従来、液晶表示装置は単純マトリクス方式が多かっ
たが、表示特性の優れたアクティブマトリクス方式の表
示装置が期待されている。中でも薄膜トランジスタ(T
FT)をスイッチング素子に用いたものは小型テレビの
分野で市場を拡大しており、また10〜20インチサイ
ズやプロジェクションテレビなど大型化,高精細化を目
指した、有望な商品の開発が行われている。
装置の開発が盛んに行われるようになってきた。その中
でも液晶表示装置は、薄型で低電力動作が可能であるた
め、家電,OA機器の市場での期待は大きいものがあ
る。従来、液晶表示装置は単純マトリクス方式が多かっ
たが、表示特性の優れたアクティブマトリクス方式の表
示装置が期待されている。中でも薄膜トランジスタ(T
FT)をスイッチング素子に用いたものは小型テレビの
分野で市場を拡大しており、また10〜20インチサイ
ズやプロジェクションテレビなど大型化,高精細化を目
指した、有望な商品の開発が行われている。
【0003】図6は、従来のTFTアレイの平面構成図
を示すものである。走査線103はゲート電極と共通と
なっているが、ゲート電極は走査線103から引き出し
た形状でもよい。信号線106はTFT101のドレイ
ン電極107と接続されており、走査線103及び信号
線106の交差部は絶縁膜で絶縁されている。TFT1
01のソース電極108は画素電極105と接続されて
いる。TFT101を構成する半導体膜はドレイン電極
107,ソース電極108と接続されており、ゲート電
極103とは絶縁膜で絶縁されている。104は補助容
量線であり、画素電極105とは絶縁膜で絶縁されてい
る。
を示すものである。走査線103はゲート電極と共通と
なっているが、ゲート電極は走査線103から引き出し
た形状でもよい。信号線106はTFT101のドレイ
ン電極107と接続されており、走査線103及び信号
線106の交差部は絶縁膜で絶縁されている。TFT1
01のソース電極108は画素電極105と接続されて
いる。TFT101を構成する半導体膜はドレイン電極
107,ソース電極108と接続されており、ゲート電
極103とは絶縁膜で絶縁されている。104は補助容
量線であり、画素電極105とは絶縁膜で絶縁されてい
る。
【0004】上記構成されたTFTアレイに信号電圧と
走査電圧が与えられた場合、個々のTFTは導通状態に
なり、画素電極105に信号電圧に相当した電圧が印加
される。走査電圧が与えられていない場合は、個々のT
FTは非導通状態になり、画素電極105に印加された
電圧は保持される。
走査電圧が与えられた場合、個々のTFTは導通状態に
なり、画素電極105に信号電圧に相当した電圧が印加
される。走査電圧が与えられていない場合は、個々のT
FTは非導通状態になり、画素電極105に印加された
電圧は保持される。
【0005】このような液晶表示装置は、先に述べたよ
うに大型化,高精細化へと進んでおり、画素数の増加或
いは画素密度の増加を招き、結果として画素欠陥の発生
率が高まり、製造歩留まりが著しく低下することが大き
な問題となっている。この問題を解決する方法として、
レーザのような高エネルギービームを用いて画素欠陥を
修正する方法が提案されている。
うに大型化,高精細化へと進んでおり、画素数の増加或
いは画素密度の増加を招き、結果として画素欠陥の発生
率が高まり、製造歩留まりが著しく低下することが大き
な問題となっている。この問題を解決する方法として、
レーザのような高エネルギービームを用いて画素欠陥を
修正する方法が提案されている。
【0006】一つは、主にパターン形成時に発生するシ
ョート箇所を切断,修正する方法である。図7にリペア
の一例を示す。信号線のパターン形成不良により発生し
た信号線106と画素電極105のショート箇所701
に、アパーチャを通したビーム702を照射し、ショー
ト箇所701を切断する。もう一つは、絶縁膜を挟んで
上下に電極を対向させた部分にレーザを照射すること
で、上下の電極を電気的に接続する方法である。
ョート箇所を切断,修正する方法である。図7にリペア
の一例を示す。信号線のパターン形成不良により発生し
た信号線106と画素電極105のショート箇所701
に、アパーチャを通したビーム702を照射し、ショー
ト箇所701を切断する。もう一つは、絶縁膜を挟んで
上下に電極を対向させた部分にレーザを照射すること
で、上下の電極を電気的に接続する方法である。
【0007】ところで、TFTに発生した不良を救済す
る手法として、TFTの冗長構造を採用することが考え
られる。TFTの冗長構造を用いて実現したTFTアレ
イの例を図8に示す。これは、1画素当たり2個のTF
Tを有した冗長構造である。通常状態では、TFT10
1とTFT102が電気的に並列に接続されており、両
方のTFTが動作して信号が画素電極105に伝えられ
る。その結果、各々のTFTの能力は、図6に示すよう
なTFT1個で画素を動作する場合の2分の1でよく、
各々TFTのサイズは図6に示す場合の約2分の1とな
る。そのため、開口率の低下は殆どない。
る手法として、TFTの冗長構造を採用することが考え
られる。TFTの冗長構造を用いて実現したTFTアレ
イの例を図8に示す。これは、1画素当たり2個のTF
Tを有した冗長構造である。通常状態では、TFT10
1とTFT102が電気的に並列に接続されており、両
方のTFTが動作して信号が画素電極105に伝えられ
る。その結果、各々のTFTの能力は、図6に示すよう
なTFT1個で画素を動作する場合の2分の1でよく、
各々TFTのサイズは図6に示す場合の約2分の1とな
る。そのため、開口率の低下は殆どない。
【0008】もし、TFT101が何らかの原因で正常
な動作をしない場合は、TFTのオン不良に対してはT
FTの切断をしなくても効果があるが、TFTのオフ不
良に対しては効果がない。そこで、オフ不良に対しては
レーザ照射箇所110にレーザを照射して切断し、TF
T101を回路から切断する。この結果、TFT102
だけでの動作となり、TFTの能力不足から通常状態の
画素とは若干表示状態が異なるが、表示上は殆ど問題が
なく、不良画素を救済することができる。TFT102
が不良の場合も同様であり、TFT102を何らかの手
段で画素から切断すればよい。
な動作をしない場合は、TFTのオン不良に対してはT
FTの切断をしなくても効果があるが、TFTのオフ不
良に対しては効果がない。そこで、オフ不良に対しては
レーザ照射箇所110にレーザを照射して切断し、TF
T101を回路から切断する。この結果、TFT102
だけでの動作となり、TFTの能力不足から通常状態の
画素とは若干表示状態が異なるが、表示上は殆ど問題が
なく、不良画素を救済することができる。TFT102
が不良の場合も同様であり、TFT102を何らかの手
段で画素から切断すればよい。
【0009】ところが、上述の冗長構造は複数のTFT
を並列に接続したものであり、ある画素が不良である場
合、TFT101,102のどちらが不良であるかを見
分けることは実質的には殆ど不可能である。不良TFT
の切断において、不良TFTを正しく切断する確率は2
分の1しかなく、これでは冗長構造の効果が発揮されな
い。
を並列に接続したものであり、ある画素が不良である場
合、TFT101,102のどちらが不良であるかを見
分けることは実質的には殆ど不可能である。不良TFT
の切断において、不良TFTを正しく切断する確率は2
分の1しかなく、これでは冗長構造の効果が発揮されな
い。
【0010】上述のTFTに関する冗長構造の他に、図
9に示すように、通常状態では使用しない予備のTFT
901を予め待機させて置く方法も考えられる。この方
法は、通常の動作で使用するTFT101が不良の場
合、TFT101をレーザ112の照射により電気的に
分離し、予備のTFT901を電気的接続手法を用いて
画素電極に接続する。予備のTFT901が不良でない
限り、不良TFT101を正常動作する予備TFT90
1と切り換えることができ、画素を救済できる。しか
し、この方法では、予備のTFTを各画素に配置するた
め開口率が低下するという大きな問題がある。
9に示すように、通常状態では使用しない予備のTFT
901を予め待機させて置く方法も考えられる。この方
法は、通常の動作で使用するTFT101が不良の場
合、TFT101をレーザ112の照射により電気的に
分離し、予備のTFT901を電気的接続手法を用いて
画素電極に接続する。予備のTFT901が不良でない
限り、不良TFT101を正常動作する予備TFT90
1と切り換えることができ、画素を救済できる。しか
し、この方法では、予備のTFTを各画素に配置するた
め開口率が低下するという大きな問題がある。
【0011】
【発明が解決しようとする課題】このように従来、TF
Tを並列に接続した冗長構造においては、開口率の低下
を抑えられるという点で優れているが、複数のTFTの
中での不良TFTの検出が極めて難しく、そのためTF
T不良を確実に救済することは困難であった。本発明
は、上記事情を考慮してなされたもので、その目的とす
るところは、TFTを並列に接続した冗長構造におい
て、開口率の低下を抑えつつ、不良TFTの検出を可能
としてTFT不良を確実に救済できる液晶表示装置を提
供することにある。
Tを並列に接続した冗長構造においては、開口率の低下
を抑えられるという点で優れているが、複数のTFTの
中での不良TFTの検出が極めて難しく、そのためTF
T不良を確実に救済することは困難であった。本発明
は、上記事情を考慮してなされたもので、その目的とす
るところは、TFTを並列に接続した冗長構造におい
て、開口率の低下を抑えつつ、不良TFTの検出を可能
としてTFT不良を確実に救済できる液晶表示装置を提
供することにある。
【0012】
【課題を解決するための手段】上記課題を解決するため
に本発明は、次のような構成を採用している。即ち本発
明は、マトリックス配置された画素電極と、これらの画
素電極と信号線とを接続するTFTとを具備した液晶表
示装置において、TFTは1画素に対して複数個並列に
設けられ、該複数のTFTの全ては画素電極側又は信号
線側を切断可能な構造で、且つ該複数のTFTのうち少
なくとも1つは画素電極側又は信号線側を切断後に再接
続可能な構造であることを特徴とする。
に本発明は、次のような構成を採用している。即ち本発
明は、マトリックス配置された画素電極と、これらの画
素電極と信号線とを接続するTFTとを具備した液晶表
示装置において、TFTは1画素に対して複数個並列に
設けられ、該複数のTFTの全ては画素電極側又は信号
線側を切断可能な構造で、且つ該複数のTFTのうち少
なくとも1つは画素電極側又は信号線側を切断後に再接
続可能な構造であることを特徴とする。
【0013】ここで、本発明の望ましい実施態様として
は、次のものがあげられる。 (1) 1画素当たりにTFTは2個であり、一方のTFT
には切断可能な構造と切断後に再接続可能な構造が付加
されており、他方のTFTには切断可能な構造のみが付
加されている。 (2) 1画素当たりにTFTはn個であり、n−1個のT
FTには切断可能な構造と切断後に再接続可能な構造が
付加されており、1個のTFTには切断可能な構造のみ
が付加されている。 (3) 1画素当たりにTFTはn個であり、1個のTFT
には切断可能な構造と切断後に再接続可能な構造が付加
されており、n−1個のTFTには切断可能な構造のみ
が付加されている。 (4) TFTの切断部分及び再接続部分は画素電極側であ
ること。 (5) TFTの切断可能な構造は、配線パターンが一部細
くなっており、レーザ照射により切断されるものである
こと。 (6) TFTの再接続可能な構造は、絶縁膜を挟んで上下
に配線が重なるように配置され、レーザ照射により上下
配線を接続するものであること。 (7) 複数のTFTのうち任意のTFTを切断可能な構造
を用いて切断し、切断したTFTが正常な場合、該TF
Tを再接続可能な構造を用いて再接続すること。 (8) 複数のTFTの不良の検出,切断及び再接続を、液
晶表示装置の点灯状態で行うこと。
は、次のものがあげられる。 (1) 1画素当たりにTFTは2個であり、一方のTFT
には切断可能な構造と切断後に再接続可能な構造が付加
されており、他方のTFTには切断可能な構造のみが付
加されている。 (2) 1画素当たりにTFTはn個であり、n−1個のT
FTには切断可能な構造と切断後に再接続可能な構造が
付加されており、1個のTFTには切断可能な構造のみ
が付加されている。 (3) 1画素当たりにTFTはn個であり、1個のTFT
には切断可能な構造と切断後に再接続可能な構造が付加
されており、n−1個のTFTには切断可能な構造のみ
が付加されている。 (4) TFTの切断部分及び再接続部分は画素電極側であ
ること。 (5) TFTの切断可能な構造は、配線パターンが一部細
くなっており、レーザ照射により切断されるものである
こと。 (6) TFTの再接続可能な構造は、絶縁膜を挟んで上下
に配線が重なるように配置され、レーザ照射により上下
配線を接続するものであること。 (7) 複数のTFTのうち任意のTFTを切断可能な構造
を用いて切断し、切断したTFTが正常な場合、該TF
Tを再接続可能な構造を用いて再接続すること。 (8) 複数のTFTの不良の検出,切断及び再接続を、液
晶表示装置の点灯状態で行うこと。
【0014】
【作用】本発明によれば、TFTのオフ不良が生じてい
ると思われる場合に、まず再接続可能な構造を有する方
のTFTを最初に切断する。具体的には、TFTの画素
電極側又は信号線側の配線を切断する。切断したTFT
が不良の場合はこれで不良の救済ができるが、別のTF
Tが不良の場合は救済できない。別のTFTが不良の場
合は、切断したTFTを再接続した後、別のTFTを切
断する。これにより、不良TFTのみを切断することが
でき、不良TFTの救済が可能となる。
ると思われる場合に、まず再接続可能な構造を有する方
のTFTを最初に切断する。具体的には、TFTの画素
電極側又は信号線側の配線を切断する。切断したTFT
が不良の場合はこれで不良の救済ができるが、別のTF
Tが不良の場合は救済できない。別のTFTが不良の場
合は、切断したTFTを再接続した後、別のTFTを切
断する。これにより、不良TFTのみを切断することが
でき、不良TFTの救済が可能となる。
【0015】つまり、1画素に対して並列に設けられた
複数のTFTの全てに切断可能な構造を設け、一部に再
接続可能な構造を設けることにより、予めオフ不良のT
FTが特定できない場合も、不良救済を確実に行うこと
ができる。そしてこの場合、予備のTFTを予め待機さ
せて置く方法とは異なり、開口率の低下を招くこともな
い。従って、不良TFTの同定が可能な並列接続のTF
T冗長構造を有し、かつ開口率の低下を抑えることがで
き、表示特性が良好かつ高歩留まりが得られる液晶表示
装置を実現することが可能となる。
複数のTFTの全てに切断可能な構造を設け、一部に再
接続可能な構造を設けることにより、予めオフ不良のT
FTが特定できない場合も、不良救済を確実に行うこと
ができる。そしてこの場合、予備のTFTを予め待機さ
せて置く方法とは異なり、開口率の低下を招くこともな
い。従って、不良TFTの同定が可能な並列接続のTF
T冗長構造を有し、かつ開口率の低下を抑えることがで
き、表示特性が良好かつ高歩留まりが得られる液晶表示
装置を実現することが可能となる。
【0016】
【実施例】以下、本発明の詳細を図示の実施例によって
説明する。 (実施例1)図1は、本発明の第1の実施例に係わる液
晶表示装置(特にTFTアレイ部)の1画素部分を示す
平面図である。
説明する。 (実施例1)図1は、本発明の第1の実施例に係わる液
晶表示装置(特にTFTアレイ部)の1画素部分を示す
平面図である。
【0017】洗浄されたガラス基板上にMo−Ta合金
を250nm成膜し、ゲート電極,ゲート線103,補
助容量線104及びレーザ接続部109の下部電極をパ
ターニングした。次いで、ゲート絶縁膜SiOを350
nm、SiNを50nm、a−Si膜を50nm、エッ
チングストッパSiNを200nm連続成膜した後、エ
ッチングストッパをパターニングした。さらに、ソース
・ドレイン領域のオーミックコンタクト層である燐など
の不純物をドープしたn+ 型のa−Si膜を50nm成
膜した後、a−Si層を島状にパターニングした。さら
に、ITOを100nm成膜し、画素電極105を形成
した。
を250nm成膜し、ゲート電極,ゲート線103,補
助容量線104及びレーザ接続部109の下部電極をパ
ターニングした。次いで、ゲート絶縁膜SiOを350
nm、SiNを50nm、a−Si膜を50nm、エッ
チングストッパSiNを200nm連続成膜した後、エ
ッチングストッパをパターニングした。さらに、ソース
・ドレイン領域のオーミックコンタクト層である燐など
の不純物をドープしたn+ 型のa−Si膜を50nm成
膜した後、a−Si層を島状にパターニングした。さら
に、ITOを100nm成膜し、画素電極105を形成
した。
【0018】次いで、ゲート電極の端子部分の上の第1
の絶縁膜であるSiOをエッチング除去した。その後、
Moを100nm、Alを400nm成膜し、信号線1
06及びドレイン電極107、ソース電極108,11
1を形成した。さらに、ドレイン電極107、ソース電
極108,111の金属をマスクとしてn+ 型のa−S
iをエッチング除去してドレイン電極107とソース電
極108,111を電気的に分離し、アクティブマトリ
クス基板を形成する。最後にパッシベーション膜として
SiNを150nm成膜し、パターニングする。
の絶縁膜であるSiOをエッチング除去した。その後、
Moを100nm、Alを400nm成膜し、信号線1
06及びドレイン電極107、ソース電極108,11
1を形成した。さらに、ドレイン電極107、ソース電
極108,111の金属をマスクとしてn+ 型のa−S
iをエッチング除去してドレイン電極107とソース電
極108,111を電気的に分離し、アクティブマトリ
クス基板を形成する。最後にパッシベーション膜として
SiNを150nm成膜し、パターニングする。
【0019】以上のようにして得られたアクティブマト
リクス基板は、図1に示すように1画素当たり2個のT
FTが設けられている。TFT101,102は電気的
に並列に接続されており、各々のTFTの能力は1画素
に1個のTFTを設けた場合の能力の半分でよい。従っ
て、TFT101,102の大きさも1画素に1個のT
FTを設けた場合の半分でよく、その結果、TFTに冗
長性を持たせたことによる開口率の低下は殆どない。
リクス基板は、図1に示すように1画素当たり2個のT
FTが設けられている。TFT101,102は電気的
に並列に接続されており、各々のTFTの能力は1画素
に1個のTFTを設けた場合の能力の半分でよい。従っ
て、TFT101,102の大きさも1画素に1個のT
FTを設けた場合の半分でよく、その結果、TFTに冗
長性を持たせたことによる開口率の低下は殆どない。
【0020】画素がTFTに起因する不良であることが
分かった場合、TFT101,102のどちらが不良で
あるかは明確でない。しかし、両方のTFTが不良であ
る確率は非常に低く、考慮する必要はない。そこで、ま
ず切断箇所112に絞りを通してレーザを照射してソー
ス電極111を切断し、TFT101を画素電極105
から電気的に切り離す。切断箇所112からは電極膜が
飛散するため、切断箇所112はできるだけ少ない照射
回数で切断できるよう、断線の発生率が高くならない程
度に細くすることが好ましい。本実施例では、切断箇所
の幅を5μm程度にした結果、良好な切断が可能となっ
た。
分かった場合、TFT101,102のどちらが不良で
あるかは明確でない。しかし、両方のTFTが不良であ
る確率は非常に低く、考慮する必要はない。そこで、ま
ず切断箇所112に絞りを通してレーザを照射してソー
ス電極111を切断し、TFT101を画素電極105
から電気的に切り離す。切断箇所112からは電極膜が
飛散するため、切断箇所112はできるだけ少ない照射
回数で切断できるよう、断線の発生率が高くならない程
度に細くすることが好ましい。本実施例では、切断箇所
の幅を5μm程度にした結果、良好な切断が可能となっ
た。
【0021】もし、TFT101が不良であった場合、
不良TFTが切断されたので、リペアは終了する。TF
Tの能力は半分になるため、画素の輝度は正常画素に比
べて最大2〜3%低くなるが、この範囲では欠陥は人間
の眼に視認されないことが研究の結果判明した。ここ
で、輝度差が大きくなるようであれば、TFTの能力に
合わせて補助容量104や画素電極105の一部を除去
してTFTの負荷を低減させてやればよい。
不良TFTが切断されたので、リペアは終了する。TF
Tの能力は半分になるため、画素の輝度は正常画素に比
べて最大2〜3%低くなるが、この範囲では欠陥は人間
の眼に視認されないことが研究の結果判明した。ここ
で、輝度差が大きくなるようであれば、TFTの能力に
合わせて補助容量104や画素電極105の一部を除去
してTFTの負荷を低減させてやればよい。
【0022】もし、TFT101が正常であり、TFT
102が不良であった場合、間違ったTFTを切断して
しまったので、TFT101を画素電極105に再接続
する必要がある。そこで、まず切断箇所113に絞りを
通してレーザを照射してソース電極108を切断し、動
作不良であるTFT102を画素電極105から電気的
に切り離す。切断箇所113からは電極膜が飛散するた
め、切断箇所113はできるだけ少ない照射回数で切断
できるよう、断線の発生率が高くならない程度に細くす
ることが好ましい。本実施例では、切断箇所の幅を5μ
m程度にした結果、良好な切断が可能となった。
102が不良であった場合、間違ったTFTを切断して
しまったので、TFT101を画素電極105に再接続
する必要がある。そこで、まず切断箇所113に絞りを
通してレーザを照射してソース電極108を切断し、動
作不良であるTFT102を画素電極105から電気的
に切り離す。切断箇所113からは電極膜が飛散するた
め、切断箇所113はできるだけ少ない照射回数で切断
できるよう、断線の発生率が高くならない程度に細くす
ることが好ましい。本実施例では、切断箇所の幅を5μ
m程度にした結果、良好な切断が可能となった。
【0023】次いで、レーザ接続部109にレーザ11
0を照射して電気的に接続することでTFT101を画
素電極105に再接続する。この結果、スイッチング動
作はTFT101で行われる。TFT101とTFT1
02の両方が不良となる確率は極めて低いため、この方
法によりTFTに関する不良画素はほぼ100%修復で
きる。
0を照射して電気的に接続することでTFT101を画
素電極105に再接続する。この結果、スイッチング動
作はTFT101で行われる。TFT101とTFT1
02の両方が不良となる確率は極めて低いため、この方
法によりTFTに関する不良画素はほぼ100%修復で
きる。
【0024】ここで、上記の再接続のための構造は、図
2に示すように形成されている。即ち、基板205上の
一部に下部電極202が形成され、これを覆うように絶
縁膜203が形成され、絶縁膜203の上に上部電極2
04が形成されている。つまり、上部電極204と下部
電極202とが、絶縁膜203を挟んで重なった構造と
なっている。そして、これらの上にパッシベーション膜
206が形成されている。
2に示すように形成されている。即ち、基板205上の
一部に下部電極202が形成され、これを覆うように絶
縁膜203が形成され、絶縁膜203の上に上部電極2
04が形成されている。つまり、上部電極204と下部
電極202とが、絶縁膜203を挟んで重なった構造と
なっている。そして、これらの上にパッシベーション膜
206が形成されている。
【0025】図2に示すような構造において、基板20
5の裏面からレーザ201を照射すると、まず下部電極
202がレーザのエネルギーを吸収し急激に加熱され、
液化或いは気化し体積が膨張する。その結果、絶縁膜2
03或いは上部電極204が突き破られる。そのとき、
下部電極202の液相はレーザ照射によって発生した穴
の周囲に付着し、上部電極204と電気的コンタクトを
とる働きをする。その結果、上部電極204と下部電極
202は電気的に接続される。
5の裏面からレーザ201を照射すると、まず下部電極
202がレーザのエネルギーを吸収し急激に加熱され、
液化或いは気化し体積が膨張する。その結果、絶縁膜2
03或いは上部電極204が突き破られる。そのとき、
下部電極202の液相はレーザ照射によって発生した穴
の周囲に付着し、上部電極204と電気的コンタクトを
とる働きをする。その結果、上部電極204と下部電極
202は電気的に接続される。
【0026】なお、以上述べたリペアは、アレイ基板の
裏面からレーザを照射して行うが、基板の表面からの照
射によってもリペアは可能である。つまり、液晶を対向
基板との間に挟持して点灯した状態で画素を検出した
後、画素の点灯状態を確認しながら、アレイ基板表面か
らのレーザ照射によるリペアが可能である。
裏面からレーザを照射して行うが、基板の表面からの照
射によってもリペアは可能である。つまり、液晶を対向
基板との間に挟持して点灯した状態で画素を検出した
後、画素の点灯状態を確認しながら、アレイ基板表面か
らのレーザ照射によるリペアが可能である。
【0027】また、ソース電極108,111は2個の
TFTに対してほぼ対称である。このため、TFT10
1,102のどちらかを電気的に切り離した場合でも、
ゲート線103とソース電極111,108の間の寄生
容量はほぼ同じである。この寄生容量はトランジスタが
オフするときの画素電位のレベルシフトに影響する量で
あり、表示特性にも影響を与える。図1のようにソース
電極を対称にすることにより、TFT101,102の
どちらを切り離してもゲートーソース電極間の寄生容量
に変化は無く、切断するTFTによる表示特性の差異は
殆ど無くすことができる。
TFTに対してほぼ対称である。このため、TFT10
1,102のどちらかを電気的に切り離した場合でも、
ゲート線103とソース電極111,108の間の寄生
容量はほぼ同じである。この寄生容量はトランジスタが
オフするときの画素電位のレベルシフトに影響する量で
あり、表示特性にも影響を与える。図1のようにソース
電極を対称にすることにより、TFT101,102の
どちらを切り離してもゲートーソース電極間の寄生容量
に変化は無く、切断するTFTによる表示特性の差異は
殆ど無くすことができる。
【0028】(実施例2)図3は、本発明の第2の実施
例に係わる液晶表示装置の1画素構成を示す平面図であ
る。なお、図1と同一部分には同一符号を付して、その
詳しい説明は省略する。基本的な構造は図1と同じであ
るが、図1とは再接続部と切断部の位置関係を変えてい
る。
例に係わる液晶表示装置の1画素構成を示す平面図であ
る。なお、図1と同一部分には同一符号を付して、その
詳しい説明は省略する。基本的な構造は図1と同じであ
るが、図1とは再接続部と切断部の位置関係を変えてい
る。
【0029】製造工程は第1の実施例と同様であるの
で、ここでは省略する。本実施例のアクティブマトリク
ス基板も、図3に示すように1画素当たり2個のTFT
が設けられており、各々のTFTの能力は1画素に1個
のTFTを設けた場合の能力の半分でよく、TFTに冗
長性を持たせたことによる開口率の低下は殆どない。
で、ここでは省略する。本実施例のアクティブマトリク
ス基板も、図3に示すように1画素当たり2個のTFT
が設けられており、各々のTFTの能力は1画素に1個
のTFTを設けた場合の能力の半分でよく、TFTに冗
長性を持たせたことによる開口率の低下は殆どない。
【0030】画素がTFTに起因する不良であることが
分かった場合、TFT101,102のどちらが不良で
あるかは明確でない。しかし、両方のTFTが不良であ
る確率は非常に低く、考慮する必要はない。そこで、第
1の実施例と同様にして、まず切断箇所112に絞りを
通してレーザを照射してソース電極111を切断し、T
FT101を画素電極105から電気的に切り離す。も
し、TFT101が不良であった場合、不良TFTが切
断されたので、リペアは終了する。
分かった場合、TFT101,102のどちらが不良で
あるかは明確でない。しかし、両方のTFTが不良であ
る確率は非常に低く、考慮する必要はない。そこで、第
1の実施例と同様にして、まず切断箇所112に絞りを
通してレーザを照射してソース電極111を切断し、T
FT101を画素電極105から電気的に切り離す。も
し、TFT101が不良であった場合、不良TFTが切
断されたので、リペアは終了する。
【0031】もし、TFT101が正常であり、TFT
102が不良であった場合、間違ったTFTを切断して
しまったので、TFT101を画素電極105に再接続
する必要がある。そこで、まず切断箇所113に絞りを
通してレーザを照射してソース電極108を切断し、動
作不良であるTFT102を画素電極105から電気的
に切り離す。次いで、レーザ接続部109にレーザ11
0を照射して電気的に接続することでTFT101を画
素電極105に再接続する。この結果、スイッチング動
作はTFT101で行われることになり、リペアは終了
する。
102が不良であった場合、間違ったTFTを切断して
しまったので、TFT101を画素電極105に再接続
する必要がある。そこで、まず切断箇所113に絞りを
通してレーザを照射してソース電極108を切断し、動
作不良であるTFT102を画素電極105から電気的
に切り離す。次いで、レーザ接続部109にレーザ11
0を照射して電気的に接続することでTFT101を画
素電極105に再接続する。この結果、スイッチング動
作はTFT101で行われることになり、リペアは終了
する。
【0032】また、本実施例では接続部の電極109の
ソース電極側端部にコンタクトホール301が形成され
ており、予めソース電極111と接続用電極109は接
続された構造となっている。このため、TFT101を
再接続するときのレーザ照射回数は1回でよく、リペア
の成功確率は向上する。接続部の両端のレーザ照射部の
うち、一方にコンタクトホールを形成した構造は、図1
に示した実施例にも適用できる。さらに、接続部電極1
09がゲート線103とパターン形成不良によりショー
トしていた場合も、ゲート線103の信号はソース電極
111を介して電極に伝わるため、この不良モードに対
しては切断箇所112をレーザで切断すればリペアでき
る。ゲート線−接続部電極間ショートとTFT102不
良が同一画素で起こる確率は極めて低いので問題はな
い。
ソース電極側端部にコンタクトホール301が形成され
ており、予めソース電極111と接続用電極109は接
続された構造となっている。このため、TFT101を
再接続するときのレーザ照射回数は1回でよく、リペア
の成功確率は向上する。接続部の両端のレーザ照射部の
うち、一方にコンタクトホールを形成した構造は、図1
に示した実施例にも適用できる。さらに、接続部電極1
09がゲート線103とパターン形成不良によりショー
トしていた場合も、ゲート線103の信号はソース電極
111を介して電極に伝わるため、この不良モードに対
しては切断箇所112をレーザで切断すればリペアでき
る。ゲート線−接続部電極間ショートとTFT102不
良が同一画素で起こる確率は極めて低いので問題はな
い。
【0033】(実施例3)図4は、本発明の第3の実施
例に係わる液晶表示装置の1画素構成を示す平面図であ
る。なお、図1と同一部分には同一符号を付して、その
詳しい説明は省略する。基本的な構造は図2と同じであ
るが、図2とは接続部109両端のコンタクトホール4
01とレーザ照射部110の位置を反対にしている。
例に係わる液晶表示装置の1画素構成を示す平面図であ
る。なお、図1と同一部分には同一符号を付して、その
詳しい説明は省略する。基本的な構造は図2と同じであ
るが、図2とは接続部109両端のコンタクトホール4
01とレーザ照射部110の位置を反対にしている。
【0034】通常の工程では接続部電極109と画素電
極105の形成の間にコンタクトホール401を形成す
ることはできない。ところが図5に示すように、画素電
極105に穴の開いたパターンを形成しておき、それよ
り小さめに絶縁膜203にコンタクトホール401を形
成し、最後にコンタクトホール401を覆うように信号
線形成と同一プロセスで電極402を形成する。この構
造を用いることで、画素電極105と接続部電極109
の間の電気的接続を安定して得ることができるようにな
った。
極105の形成の間にコンタクトホール401を形成す
ることはできない。ところが図5に示すように、画素電
極105に穴の開いたパターンを形成しておき、それよ
り小さめに絶縁膜203にコンタクトホール401を形
成し、最後にコンタクトホール401を覆うように信号
線形成と同一プロセスで電極402を形成する。この構
造を用いることで、画素電極105と接続部電極109
の間の電気的接続を安定して得ることができるようにな
った。
【0035】また、図3及び図4に示した構造は、接続
部電極109がゲート線に平行に位置している。また、
画素電極105の両端をゲート電極側に張り出した形に
している。この結果、TFT101のソース電極111
を、ゲート電極103の近くに配置することができ、接
続部109などによる開口率の低下は殆どない。
部電極109がゲート線に平行に位置している。また、
画素電極105の両端をゲート電極側に張り出した形に
している。この結果、TFT101のソース電極111
を、ゲート電極103の近くに配置することができ、接
続部109などによる開口率の低下は殆どない。
【0036】なお、本発明は上述した各実施例に限定さ
れるものではない。実施例では、1画素当たりにTFT
を2個設けたが、これに限らず1画素当たりにTFTを
3個以上設けるようにしてもよい。1画素当たりのTF
Tをn個とした場合、n−1個のTFTには切断可能な
構造と切断後に再接続可能な構造を付加し、1個のTF
Tには切断可能な構造のみを付加すればよい。この場
合、TFTの1つが不良としても、(n−1)/nとい
う比較的大きな駆動能力を得ることができる。また、1
個のTFTには切断可能な構造と切断後に再接続可能な
構造を付加し、n−1個のTFTには切断可能な構造の
みを付加してもよい。この場合、TFTの1つが不良と
すると1/nという小さな駆動能力になるが、再接続可
能な構造の数を少なくすることができる。
れるものではない。実施例では、1画素当たりにTFT
を2個設けたが、これに限らず1画素当たりにTFTを
3個以上設けるようにしてもよい。1画素当たりのTF
Tをn個とした場合、n−1個のTFTには切断可能な
構造と切断後に再接続可能な構造を付加し、1個のTF
Tには切断可能な構造のみを付加すればよい。この場
合、TFTの1つが不良としても、(n−1)/nとい
う比較的大きな駆動能力を得ることができる。また、1
個のTFTには切断可能な構造と切断後に再接続可能な
構造を付加し、n−1個のTFTには切断可能な構造の
みを付加してもよい。この場合、TFTの1つが不良と
すると1/nという小さな駆動能力になるが、再接続可
能な構造の数を少なくすることができる。
【0037】また、実施例ではTFTの画素電極側を切
断又は再接続するようにしたが、TFTの信号線側を切
断又は再接続する構成としてもよい。さらに、切断や再
接続に使用するレーザの代わりにはエネルギービームを
使用することができる。その他、本発明の要旨を逸脱し
ない範囲で、種々変形して実施することができる。
断又は再接続するようにしたが、TFTの信号線側を切
断又は再接続する構成としてもよい。さらに、切断や再
接続に使用するレーザの代わりにはエネルギービームを
使用することができる。その他、本発明の要旨を逸脱し
ない範囲で、種々変形して実施することができる。
【0038】
【発明の効果】以上説明したように本発明によれば、1
画素当たり複数の薄膜トランジスタを電気的に並列に配
置した冗長構造において、並列に設けられた複数のTF
Tの全てに切断可能な構造を設け、一部に再接続可能な
構造を設けることにより、開口率の低下を抑えつつ、不
良TFTの検出を可能としてTFT不良を確実に救済で
きる液晶表示装置を実現することが可能となる。
画素当たり複数の薄膜トランジスタを電気的に並列に配
置した冗長構造において、並列に設けられた複数のTF
Tの全てに切断可能な構造を設け、一部に再接続可能な
構造を設けることにより、開口率の低下を抑えつつ、不
良TFTの検出を可能としてTFT不良を確実に救済で
きる液晶表示装置を実現することが可能となる。
【図1】第1の実施例に係わる液晶表示装置の1画素部
分の構成を示す平面図。
分の構成を示す平面図。
【図2】レーザ接続部の1例を示す断面図。
【図3】第2の実施例に係わる液晶表示装置の1画素部
分の構成を示す平面図。
分の構成を示す平面図。
【図4】第3の実施例に係わる液晶表示装置の1画素部
分の構成を示す平面図。
分の構成を示す平面図。
【図5】第3の実施例におけるコンタクトホール部の構
成を示す断面図。
成を示す断面図。
【図6】従来のTFTアレイの1例を示す平面図。
【図7】従来のTFTアレイのリペア手法の1例を示す
平面図。
平面図。
【図8】従来のTFTアレイの冗長構造の1例を示す平
面図。
面図。
【図9】従来のTFTアレイの冗長構造の1例を示す平
面図。
面図。
101…第1のTFT 102…第2のTFT 103…ゲート線 104…補助容量線 105…画素電極 106…信号線 107…ドレイン電極 108…第2のTFTに対するソース電極 109…レーザ接続部 110…レーザ照射箇所 111…第1のTFTに対するソース電極 112,113…レーザ切断箇所
Claims (1)
- 【請求項1】マトリックス配置された画素電極と、これ
らの画素電極と信号線とを接続する薄膜トランジスタと
を具備した液晶表示装置において、 前記薄膜トランジスタは1画素に対して複数個並列に設
けられ、該複数の薄膜トランジスタの全ては画素電極側
又は信号線側を切断可能な構造で、且つ該複数の薄膜ト
ランジスタのうち少なくとも1つは画素電極側又は信号
線側を切断後に再接続可能な構造であることを特徴とす
る液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35019793A JPH07199221A (ja) | 1993-12-28 | 1993-12-28 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35019793A JPH07199221A (ja) | 1993-12-28 | 1993-12-28 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07199221A true JPH07199221A (ja) | 1995-08-04 |
Family
ID=18408879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35019793A Pending JPH07199221A (ja) | 1993-12-28 | 1993-12-28 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07199221A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100455555B1 (ko) * | 2000-08-11 | 2004-11-12 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 액정표시장치 및 그 제조방법 |
| KR100611697B1 (ko) * | 2000-11-28 | 2006-08-11 | 산요덴키가부시키가이샤 | 화소 암점화 방법 |
| WO2006126460A1 (ja) * | 2005-05-23 | 2006-11-30 | Sharp Kabushiki Kaisha | アクティブマトリクス基板、表示装置および画素欠陥修正方法 |
| JP2008009375A (ja) * | 2006-05-31 | 2008-01-17 | Hitachi Displays Ltd | 表示装置 |
| US7375773B2 (en) | 2004-01-28 | 2008-05-20 | Sharp Kabushiki Kaisha | Active matrix substrate and display device |
| US7375778B2 (en) | 2001-10-25 | 2008-05-20 | Lg.Philips Lcd Co., Ltd. | Array panel for liquid crystal display device and method of manufacturing the same |
| US7583354B2 (en) | 2005-12-26 | 2009-09-01 | Sharp Kabushiki Kaisha | Active matrix substrate, display device, television receiver, and method for repairing defects of active matrix substrate |
| JP2010061025A (ja) * | 2008-09-05 | 2010-03-18 | Ips Alpha Technology Ltd | 液晶表示装置 |
| US7973871B2 (en) | 2004-05-27 | 2011-07-05 | Sharp Kabushiki Kaisha | Active matrix substrate, method for correcting a pixel deffect therein and manufacturing method thereof |
| WO2014208013A1 (ja) | 2013-06-27 | 2014-12-31 | 凸版印刷株式会社 | 薄膜トランジスタアレイ、その製造方法、画像表示装置及び表示方法 |
| CN104751760A (zh) * | 2013-12-27 | 2015-07-01 | 乐金显示有限公司 | 具有冗余晶体管结构的显示装置 |
| KR20150076750A (ko) * | 2013-12-27 | 2015-07-07 | 엘지디스플레이 주식회사 | 리페어 구조를 갖는 표시장치 및 표시패널 |
| JP2019149556A (ja) * | 2000-09-29 | 2019-09-05 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
-
1993
- 1993-12-28 JP JP35019793A patent/JPH07199221A/ja active Pending
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100455555B1 (ko) * | 2000-08-11 | 2004-11-12 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 액정표시장치 및 그 제조방법 |
| JP2019164368A (ja) * | 2000-09-29 | 2019-09-26 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP2019149556A (ja) * | 2000-09-29 | 2019-09-05 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| KR100611697B1 (ko) * | 2000-11-28 | 2006-08-11 | 산요덴키가부시키가이샤 | 화소 암점화 방법 |
| US7847892B2 (en) | 2001-10-25 | 2010-12-07 | Lg Display Co., Ltd. | Array panel for liquid crystal display device with light shielding and method of manufacturing the same |
| US7375778B2 (en) | 2001-10-25 | 2008-05-20 | Lg.Philips Lcd Co., Ltd. | Array panel for liquid crystal display device and method of manufacturing the same |
| US7375773B2 (en) | 2004-01-28 | 2008-05-20 | Sharp Kabushiki Kaisha | Active matrix substrate and display device |
| US7973871B2 (en) | 2004-05-27 | 2011-07-05 | Sharp Kabushiki Kaisha | Active matrix substrate, method for correcting a pixel deffect therein and manufacturing method thereof |
| EP1884910A4 (en) * | 2005-05-23 | 2009-12-09 | Sharp Kk | ACTIVE MATRIX SUBSTRATE, DISPLAY DEVICE AND PIXEL ERROR CORRECTION |
| US7733435B2 (en) | 2005-05-23 | 2010-06-08 | Sharp Kabushiki Kaisha | Active matrix substrate, display apparatus, and pixel defect correction method |
| KR100808747B1 (ko) * | 2005-05-23 | 2008-02-29 | 샤프 가부시키가이샤 | 액티브 매트릭스 기판, 표시 장치 및 화소 결함 수정 방법 |
| CN100463018C (zh) * | 2005-05-23 | 2009-02-18 | 夏普株式会社 | 有源矩阵衬底、显示装置以及像素缺陷修正方法 |
| WO2006126460A1 (ja) * | 2005-05-23 | 2006-11-30 | Sharp Kabushiki Kaisha | アクティブマトリクス基板、表示装置および画素欠陥修正方法 |
| US8045076B2 (en) | 2005-12-26 | 2011-10-25 | Sharp Kabushiki Kaisha | Active matrix substrate, display device, television receiver, and method for repairing defects of active matrix substrate |
| US7583354B2 (en) | 2005-12-26 | 2009-09-01 | Sharp Kabushiki Kaisha | Active matrix substrate, display device, television receiver, and method for repairing defects of active matrix substrate |
| JP2008009375A (ja) * | 2006-05-31 | 2008-01-17 | Hitachi Displays Ltd | 表示装置 |
| JP2010061025A (ja) * | 2008-09-05 | 2010-03-18 | Ips Alpha Technology Ltd | 液晶表示装置 |
| WO2014208013A1 (ja) | 2013-06-27 | 2014-12-31 | 凸版印刷株式会社 | 薄膜トランジスタアレイ、その製造方法、画像表示装置及び表示方法 |
| US10141349B2 (en) | 2013-06-27 | 2018-11-27 | Toppan Printing Co., Ltd. | Thin-film transistor array, fabrication method therefor, image display device and display method |
| KR20150076750A (ko) * | 2013-12-27 | 2015-07-07 | 엘지디스플레이 주식회사 | 리페어 구조를 갖는 표시장치 및 표시패널 |
| KR20150077518A (ko) * | 2013-12-27 | 2015-07-08 | 엘지디스플레이 주식회사 | 리던던시 트랜지스터 구조를 갖는 표시장치 |
| US9147699B2 (en) | 2013-12-27 | 2015-09-29 | Lg Display Co., Ltd. | Display device with redundant transistor structure |
| EP2889682A1 (en) * | 2013-12-27 | 2015-07-01 | LG Display Co., Ltd. | Display device with redundant transistor structure |
| CN104751760A (zh) * | 2013-12-27 | 2015-07-01 | 乐金显示有限公司 | 具有冗余晶体管结构的显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3263250B2 (ja) | 液晶表示装置 | |
| CN101521209B (zh) | 有源矩阵基板和显示装置 | |
| TWI241446B (en) | Display device and method for repairing line disconnection thereof | |
| JPH0740101B2 (ja) | 薄膜トランジスタ | |
| EP0456338B1 (en) | An active matrix display device and a method of manufacturing the same | |
| JP2002055361A (ja) | 液晶表示装置及びその欠陥修正方法 | |
| CN101666948A (zh) | Tft-lcd像素结构、制造方法和断线修复方法 | |
| JP2003307748A (ja) | 液晶表示装置及びその製造方法 | |
| JPH07199221A (ja) | 液晶表示装置 | |
| JP3270361B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| US5486939A (en) | Thin-film structure with insulating and smoothing layers between crossing conductive lines | |
| JPH07104311A (ja) | 液晶表示装置 | |
| JPH05315460A (ja) | 電子回路用配線 | |
| JP3491079B2 (ja) | 液晶表示装置の修復方法 | |
| JPH09222615A (ja) | Tftアレイ基板およびこれを用いた液晶表示装置 | |
| EP0430418A2 (en) | Liquid crystal display and method of manufacturing the same | |
| JP2800958B2 (ja) | アクティブマトリクス基板 | |
| JP2770813B2 (ja) | 液晶表示装置 | |
| JP2000292803A (ja) | 液晶表示装置 | |
| JP3525058B2 (ja) | 液晶表示装置 | |
| JP2005092154A (ja) | アクティブ基板、表示装置およびその製造方法 | |
| KR100719916B1 (ko) | 라인 오픈 및 층간 쇼트 리페어용 수단이 구비된 박막트랜지스터 액정표시장치 | |
| JPH06222389A (ja) | アクティブマトリクス型液晶表示素子の製造方法 | |
| JP2008083718A (ja) | アクティブマトリクス基板及び表示装置 | |
| JPH02204727A (ja) | アクティブマトリクス基板 |