JPH07193136A - 記憶素子 - Google Patents
記憶素子Info
- Publication number
- JPH07193136A JPH07193136A JP5329342A JP32934293A JPH07193136A JP H07193136 A JPH07193136 A JP H07193136A JP 5329342 A JP5329342 A JP 5329342A JP 32934293 A JP32934293 A JP 32934293A JP H07193136 A JPH07193136 A JP H07193136A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- lower electrode
- high dielectric
- silicon dioxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】高誘電体膜や強誘電体などの機能性絶縁膜を利
用した記憶素子において、電界集中がなく、微細化か容
易な構造を提供する。 【構成】二酸化シリコン膜１０１にに下層の素子とコン
タクトをとるためのコンタクトホール１０２が開口さ
れ、導電性の物質１０３が埋め込まれており、白金／窒
化チタンの２層膜で形成された下部電極１０４の側壁部
には二酸化シリコン膜からなる側壁膜１０５が形成され
ている。側壁膜１０５の上端は下部電極（白金膜）上面
よりも突き出させてあるため、その上に高誘電体膜や強
誘電体膜などが形成される際、下部電極１０４の端部上
で高誘電体膜の部分的薄膜化が起こらず、その結果、電
界集中がない構造が得られる。従来の電界集中を避ける
構造に比べ、高誘電体膜の損傷や目合わせマージン増大
といったデメリットがない構造であり、薄膜化や微細化
に適している。
用した記憶素子において、電界集中がなく、微細化か容
易な構造を提供する。 【構成】二酸化シリコン膜１０１にに下層の素子とコン
タクトをとるためのコンタクトホール１０２が開口さ
れ、導電性の物質１０３が埋め込まれており、白金／窒
化チタンの２層膜で形成された下部電極１０４の側壁部
には二酸化シリコン膜からなる側壁膜１０５が形成され
ている。側壁膜１０５の上端は下部電極（白金膜）上面
よりも突き出させてあるため、その上に高誘電体膜や強
誘電体膜などが形成される際、下部電極１０４の端部上
で高誘電体膜の部分的薄膜化が起こらず、その結果、電
界集中がない構造が得られる。従来の電界集中を避ける
構造に比べ、高誘電体膜の損傷や目合わせマージン増大
といったデメリットがない構造であり、薄膜化や微細化
に適している。
Description
【０００１】
【産業上の利用分野】本発明は、主として高密度集積回
路に組込まれる記憶素子の構造に関するものである。
路に組込まれる記憶素子の構造に関するものである。
【０００２】
【従来の技術】ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏ
ｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の記憶素子部は通常
１つのトランジスタと１つの容量部から形成される。容
量部の容量膜は上下の多結晶電極などで挟まれた窒化膜
系薄膜で形成されていたが、窒化膜系の容量膜は薄膜化
の限界に近づいているため、高誘電体膜を容量膜として
用いる記憶素子や強誘電体膜を用いる記憶素子の開発が
活発化している。
ｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の記憶素子部は通常
１つのトランジスタと１つの容量部から形成される。容
量部の容量膜は上下の多結晶電極などで挟まれた窒化膜
系薄膜で形成されていたが、窒化膜系の容量膜は薄膜化
の限界に近づいているため、高誘電体膜を容量膜として
用いる記憶素子や強誘電体膜を用いる記憶素子の開発が
活発化している。
【０００３】高誘電体膜や強誘電体膜の成膜はスパッタ
法で比較的良好な膜が得られるが、下部電極上面に較べ
て電極側面での膜厚はかなり薄くなる。比較的成膜の異
方性を弱めた条件でも、下部電極側面の膜厚は電極上面
の４０％以下であり、従って下部電極端が露出していれ
ば、その部分の膜厚は平坦部の４０％以下になる。図９
にはその構造を模式的に示してあるが、下部電極５０１
に形成した容量膜５０２の電極上端部は他より著しく薄
くなるため、上部電極５０３を形成して電圧を加える
と、電界が下部電極端に集中し、容量膜のリーク電流が
著しく増加する。
法で比較的良好な膜が得られるが、下部電極上面に較べ
て電極側面での膜厚はかなり薄くなる。比較的成膜の異
方性を弱めた条件でも、下部電極側面の膜厚は電極上面
の４０％以下であり、従って下部電極端が露出していれ
ば、その部分の膜厚は平坦部の４０％以下になる。図９
にはその構造を模式的に示してあるが、下部電極５０１
に形成した容量膜５０２の電極上端部は他より著しく薄
くなるため、上部電極５０３を形成して電圧を加える
と、電界が下部電極端に集中し、容量膜のリーク電流が
著しく増加する。
【０００４】これを避ける方法として、アイイーイーイ
ー、インターナショナル、エレクトロン、デバイス、ミ
ーティング１９９１年の予稿集の第１７４頁（Ｔｅｃｈ
ｎｉｃａｌ Ｄｉｇｅｓｔ ｏｆ ＩＥＥＥ Ｉｎｔｅ
ｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ
ｓ Ｍｅｅｔｉｎｇ（１９９１）ｐ．１７４）に記載さ
れている構造がある。図１０はその構造を示している
が、白金／タンタル２層膜の下部電極６０１の上に容量
膜であるチタン酸バリウムストロンチウム膜（ＢａＳｒ
ＴｉＯ3 ）６０２が形成され、電極端上の容量膜の上に
は二酸化シリコン膜６０３が選択的に形成され、その上
に上部電極６０４が形成されている。二酸化シリコン膜
からなる側壁膜６０３の形成は、全面に二酸化シリコン
膜を堆積した後で異方性エッチングを用いたエッチバッ
クによって側面部だけに二酸化シリコン膜を残す方法を
用いている。このような構造を用いれば、本来電界が強
くなる電極端には二酸化シリコン膜が堆積されているた
め、リーク電流の増大を防ぐことができる。
ー、インターナショナル、エレクトロン、デバイス、ミ
ーティング１９９１年の予稿集の第１７４頁（Ｔｅｃｈ
ｎｉｃａｌ Ｄｉｇｅｓｔ ｏｆ ＩＥＥＥ Ｉｎｔｅ
ｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ
ｓ Ｍｅｅｔｉｎｇ（１９９１）ｐ．１７４）に記載さ
れている構造がある。図１０はその構造を示している
が、白金／タンタル２層膜の下部電極６０１の上に容量
膜であるチタン酸バリウムストロンチウム膜（ＢａＳｒ
ＴｉＯ3 ）６０２が形成され、電極端上の容量膜の上に
は二酸化シリコン膜６０３が選択的に形成され、その上
に上部電極６０４が形成されている。二酸化シリコン膜
からなる側壁膜６０３の形成は、全面に二酸化シリコン
膜を堆積した後で異方性エッチングを用いたエッチバッ
クによって側面部だけに二酸化シリコン膜を残す方法を
用いている。このような構造を用いれば、本来電界が強
くなる電極端には二酸化シリコン膜が堆積されているた
め、リーク電流の増大を防ぐことができる。
【０００５】しかしながら、エッチバックによって二酸
化シリコン膜６０３を除去するプロセスは、高誘電体膜
６０２をイオンでたたくことになるため膜質を劣化させ
る可能性があり、また高誘電体膜の膜厚制御を困難にす
る。即ち、薄膜化が困難であるという問題を避けること
ができない。
化シリコン膜６０３を除去するプロセスは、高誘電体膜
６０２をイオンでたたくことになるため膜質を劣化させ
る可能性があり、また高誘電体膜の膜厚制御を困難にす
る。即ち、薄膜化が困難であるという問題を避けること
ができない。
【０００６】また、通常のシリコンプロセスからの類推
で、下部電極の側面に絶縁膜を形成する方法も考えるこ
とができる。しかし、パターニングした下部電極の全面
に二酸化シリコン膜を堆積し、異方性エッチングをを用
いて電極側面だけに絶縁膜を残す方法を用いた場合、電
極側面に残る二酸化シリコン膜の上端は電極上面より下
にくるため、電極端部がむきだしになることを避けるこ
とができず、その結果電極端部上の容量膜は平坦部より
薄膜化することになる。従って、電界が下部電極端上の
容量膜に集中し、全体のリーク電流が増大する。このよ
うな場合には、通常リーク電流が許容できるところまで
厚膜化する方法を採用せざるを得ない。従って、従来構
造を用いた場合、下部電極の平坦部だけの特性から期待
できる容量値（リーク電流が許容値以下になる容量値）
の半分程度の値でしか実用化が図れないという欠点があ
った。
で、下部電極の側面に絶縁膜を形成する方法も考えるこ
とができる。しかし、パターニングした下部電極の全面
に二酸化シリコン膜を堆積し、異方性エッチングをを用
いて電極側面だけに絶縁膜を残す方法を用いた場合、電
極側面に残る二酸化シリコン膜の上端は電極上面より下
にくるため、電極端部がむきだしになることを避けるこ
とができず、その結果電極端部上の容量膜は平坦部より
薄膜化することになる。従って、電界が下部電極端上の
容量膜に集中し、全体のリーク電流が増大する。このよ
うな場合には、通常リーク電流が許容できるところまで
厚膜化する方法を採用せざるを得ない。従って、従来構
造を用いた場合、下部電極の平坦部だけの特性から期待
できる容量値（リーク電流が許容値以下になる容量値）
の半分程度の値でしか実用化が図れないという欠点があ
った。
【０００７】図１１は強誘電体膜を不揮発性記憶素子と
して利用した例である。これはアイイーイーイー、イン
ターナショナル、ソリッド、ステート、サーキッツ、コ
ンファレンス１９８９年の予稿集の第２４２頁（ＩＥＥ
Ｅ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｏｌｉｄ−Ｓｔａ
ｔｅ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ，Ｄｉ
ｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ
（１９８９）ｐ．２４２）に記載されている例である
が、シリコン基板上にＭＯＳ型トランジスタが形成され
（図示せず）、その上の層間膜７０１の上に白金／チタ
ン電極７０２、ジルコン酸チタン酸鉛薄膜（ＰＺＴ）７
０３、白金からなる上部電極７０４が順次形成されてい
る。その上には層間膜７０５があり、コンタクトホール
を介してアルミニウム配線７０６に接続されている。下
部電極端の上の強誘電体膜は除去されているが、下部電
極の端を強誘電体膜が覆っていると電界が集中し、膜の
リーク電流が増大する。
して利用した例である。これはアイイーイーイー、イン
ターナショナル、ソリッド、ステート、サーキッツ、コ
ンファレンス１９８９年の予稿集の第２４２頁（ＩＥＥ
Ｅ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｏｌｉｄ−Ｓｔａ
ｔｅ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ，Ｄｉ
ｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ
（１９８９）ｐ．２４２）に記載されている例である
が、シリコン基板上にＭＯＳ型トランジスタが形成され
（図示せず）、その上の層間膜７０１の上に白金／チタ
ン電極７０２、ジルコン酸チタン酸鉛薄膜（ＰＺＴ）７
０３、白金からなる上部電極７０４が順次形成されてい
る。その上には層間膜７０５があり、コンタクトホール
を介してアルミニウム配線７０６に接続されている。下
部電極端の上の強誘電体膜は除去されているが、下部電
極の端を強誘電体膜が覆っていると電界が集中し、膜の
リーク電流が増大する。
【０００８】強誘電体膜を不揮発性記憶素子として利用
する場合には、高誘電体膜を容量膜として利用する場合
に較べれば、許容されるリーク電流の値は大きいもの
の、スパッタ法などで成膜を行う場合、下部電極端部の
膜厚は電極上面の半分以下であり、従って極性を反転さ
せたい平坦部での電界を大きくしようとしても電極端で
のリーク電流増大のために平坦部にかかる実効的な電界
は大きくならず、分極が不十分になる。
する場合には、高誘電体膜を容量膜として利用する場合
に較べれば、許容されるリーク電流の値は大きいもの
の、スパッタ法などで成膜を行う場合、下部電極端部の
膜厚は電極上面の半分以下であり、従って極性を反転さ
せたい平坦部での電界を大きくしようとしても電極端で
のリーク電流増大のために平坦部にかかる実効的な電界
は大きくならず、分極が不十分になる。
【０００９】図１１の例はリーク電流が大きくなるよう
な領域をなくしているわけであるが、上部電極のパター
ンは目合わせマージンまで考えて小さめにする必要があ
り、また配線層とのコンタクトホールを更に内側に形成
する必要があることを考えると、素子の微細化を妨げる
構造である。更には、上部電極をドライエッチングで除
去する際に、強誘電体膜がイオンでたたかれるため、膜
の劣化原因になるなどの問題があった。
な領域をなくしているわけであるが、上部電極のパター
ンは目合わせマージンまで考えて小さめにする必要があ
り、また配線層とのコンタクトホールを更に内側に形成
する必要があることを考えると、素子の微細化を妨げる
構造である。更には、上部電極をドライエッチングで除
去する際に、強誘電体膜がイオンでたたかれるため、膜
の劣化原因になるなどの問題があった。
【００１０】
【発明が解決しようとする課題】従来技術の説明で述べ
たように、容量膜を形成した後に側面に絶縁膜を形成す
る方法は高誘電体膜を劣化させる可能性があり、また高
誘電体膜の膜厚制御を困難にする。
たように、容量膜を形成した後に側面に絶縁膜を形成す
る方法は高誘電体膜を劣化させる可能性があり、また高
誘電体膜の膜厚制御を困難にする。
【００１１】図１１で示した不揮発性の記憶素子で採用
されている構造は、上部電極のパターニングにおける目
合わせマージンの問題や、上部電極をドライエッチング
する際の膜劣化の問題などがある。
されている構造は、上部電極のパターニングにおける目
合わせマージンの問題や、上部電極をドライエッチング
する際の膜劣化の問題などがある。
【００１２】また、下部電極の側面に絶縁性の側壁が形
成された構造では、下部電極端部がむきだしになる結
果、電極端部での容量膜の薄膜化は避けることができな
いという問題があった。
成された構造では、下部電極端部がむきだしになる結
果、電極端部での容量膜の薄膜化は避けることができな
いという問題があった。
【００１３】
【課題を解決するための手段】本発明は、下部電極の側
面が絶縁膜で被覆され、かつ前記絶縁膜の上端が前記電
極の上面よりも上に出ているような電極構造を用い、そ
の上に絶縁性薄膜（高誘電体膜あるいは強誘電体膜）が
形成されていることを特徴とする記憶素子である。
面が絶縁膜で被覆され、かつ前記絶縁膜の上端が前記電
極の上面よりも上に出ているような電極構造を用い、そ
の上に絶縁性薄膜（高誘電体膜あるいは強誘電体膜）が
形成されていることを特徴とする記憶素子である。
【００１４】
【作用】下部電極の端部が絶縁膜で被覆され、その絶縁
膜の上端が電極上面より上になるような構造を採用すれ
ば、スパッタ法等によって高誘電体膜あるいは強誘電体
膜を形成する際、たとえば試料回転などを用いること
で、下部電極の端部上で高誘電体膜あるいは強誘電体膜
の部分的薄膜化を避けることができる。その結果、従来
の構造で問題となっていた電界集中の問題や高誘電体膜
あるいは強誘電体膜の劣化を失くすことができる。
膜の上端が電極上面より上になるような構造を採用すれ
ば、スパッタ法等によって高誘電体膜あるいは強誘電体
膜を形成する際、たとえば試料回転などを用いること
で、下部電極の端部上で高誘電体膜あるいは強誘電体膜
の部分的薄膜化を避けることができる。その結果、従来
の構造で問題となっていた電界集中の問題や高誘電体膜
あるいは強誘電体膜の劣化を失くすことができる。
【００１５】また上部電極のパターニングおよび配線ア
ルミとの目合わせマージンも下部電極パターンの内側に
とる必要がなくなるなど、図１１に示した例に比べれば
微細化が容易な構造であるという効果が得られる。
ルミとの目合わせマージンも下部電極パターンの内側に
とる必要がなくなるなど、図１１に示した例に比べれば
微細化が容易な構造であるという効果が得られる。
【００１６】
【実施例】次に、本発明を実施例を用いて詳細に説明す
る。
る。
【００１７】図１は本発明の第１の実施例を説明するた
めの縦断面図である。二酸化シリコン膜１０１に下層の
素子とコンタクトをとるためのコンタクトホール１０２
が開口され、タングステン１０３が埋め込まれている。
下部電極１０４は白金／窒化チタンの２層膜で形成さ
れ、その側壁部には二酸化シリコン膜からなる側壁膜１
０５が形成されている。図に示されているように、側壁
膜１０５の上端は下部電極（白金膜）上面よりも突き出
せてある。このような構造とすることによって、その上
部に形成された高誘電体膜１０６（ＢａＳｒＴｉＯ3 を
用いた）は電極端部上で電極平面部上より厚くなり、電
界集中を避けることができる。
めの縦断面図である。二酸化シリコン膜１０１に下層の
素子とコンタクトをとるためのコンタクトホール１０２
が開口され、タングステン１０３が埋め込まれている。
下部電極１０４は白金／窒化チタンの２層膜で形成さ
れ、その側壁部には二酸化シリコン膜からなる側壁膜１
０５が形成されている。図に示されているように、側壁
膜１０５の上端は下部電極（白金膜）上面よりも突き出
せてある。このような構造とすることによって、その上
部に形成された高誘電体膜１０６（ＢａＳｒＴｉＯ3 を
用いた）は電極端部上で電極平面部上より厚くなり、電
界集中を避けることができる。
【００１８】下部電極１０４の径を０．４μｍ、膜厚を
２０ｎｍとし、電極平面部上から側壁膜１０５の上端を
〜５０ｎｍ突き出させ、高誘電体膜の膜厚を３０ｎｍ、
上部電極１０７としてアルミニウム／窒化チタン（高誘
電体膜側は窒化チタンあの２層膜を用いて容量部を形成
した結果、電極端がない（即ち、上部電極が下部電極端
にかからない構造）場合と同様の電気的特性が得られ
た。電極側面に二酸化シリコン膜を形成してあるものの
電極端が露出している場合、同等のリーク電流ま下げる
には７０ｎｍの厚さまで高誘電体膜を厚くしなければな
らなかった。また図１０に示したような構造の場合に
は、容量値が８０％程度しか得られなかった。この原因
として、高誘電体膜をドライエッチングでたたいたこと
が膜質に影響を与えたことが考えられる）。
２０ｎｍとし、電極平面部上から側壁膜１０５の上端を
〜５０ｎｍ突き出させ、高誘電体膜の膜厚を３０ｎｍ、
上部電極１０７としてアルミニウム／窒化チタン（高誘
電体膜側は窒化チタンあの２層膜を用いて容量部を形成
した結果、電極端がない（即ち、上部電極が下部電極端
にかからない構造）場合と同様の電気的特性が得られ
た。電極側面に二酸化シリコン膜を形成してあるものの
電極端が露出している場合、同等のリーク電流ま下げる
には７０ｎｍの厚さまで高誘電体膜を厚くしなければな
らなかった。また図１０に示したような構造の場合に
は、容量値が８０％程度しか得られなかった。この原因
として、高誘電体膜をドライエッチングでたたいたこと
が膜質に影響を与えたことが考えられる）。
【００１９】図２〜４は、図１に示した構造の作り方の
例を示したものである。図１の構造の作製法はいくつか
考えられるが、下部電極材が金属であるため、高温の処
理は避けなければならないという制限がある。図２〜４
はフッ酸蒸気処理を用いた例である。アイイーイーイ
ー、インターナショナル、エレクトロン、デバイセズ、
ミーティング１９９２年の予稿集の第２５９頁（Ｔｅｃ
ｈｎｉｃａｌ Ｄｉｇｅｓｔ ｏｆ ＩＥＥＥ Ｉｎｔ
ｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃ
ｅｓ Ｍｅｅｔｉｎｇ（１９９２）ｐ．２５９）に記載
されているように、二酸化シリコン膜中にリンが高濃度
に含まれているとフッ酸蒸気処理によるエッチング速度
は不純物を含まない場合に比べ２〜３桁大きくなる。こ
の技術を使うと図１の電極構造を低温で容易に作ること
ができる。即ち、白金／窒化チタンの２層膜２０１の上
に高濃度にリンを含んだ二酸化シリコン膜２０２を堆積
する。その後下部電極のパターニングを行い、全面に不
純物を含まない二酸化シリコン膜２０３を堆積する。図
２はその状態を示している。このあと、異方性ドライエ
ッチングを用いて二酸化シリコン膜２０３を除去する
と、図３に示したように、電極側面だけに二酸化シリコ
ン膜２０３が残った状態を形成することができる。電極
上部にはリンを高濃度に含んだ二酸化シリコン膜２０２
が残っている。二酸化シリコン膜のドライエッチング速
度は、リンを含んでいるかどうかの影響をあまり受けな
い様にすることが可能であり、二酸化シリコン膜２０３
の膜厚をリンを高濃度に含んだ二酸化シリコン膜２０２
と同程度以下にすることで二酸化シリコン膜２０２の残
留膜厚はある程度制御することができる。たとえば高濃
度にリンを含んだ二酸化シリコン膜２０２を５０ｎｍ堆
積し、不純物を含まない二酸化シリコン膜を２０ｎとし
た場合、最終的に残る高濃度にリンを含んだ二酸化シリ
コン膜２０２を４０〜５０ｎｍの範囲に制御することは
容易である。図３の構造にフッ酸蒸気処理を行うと、図
４に示した構造が得られる。この方法によって下部電極
上面から側壁酸化膜の上端を突き出させる量を比較的精
度良く制御することができる。突き出させる量は高誘電
体膜の厚さとの関係で適正な範囲があり、表面マイグレ
ーションが比較的小さいような本実施例の条件では、高
誘電体膜の厚さの２倍程度以下で効果が認められた。ス
パッタ条件に依存するが、突き出させる量が多すぎると
端部での薄膜化の影響がでたり、あるいは逆に端部で厚
膜化（側壁膜上端に成長する部分の影響）による容量の
減少が顕著になる場合もある。図４の後、高誘電体膜の
堆積、層間膜の形成、コンタクトホールの形成、配線金
属の形成とパターニングを順次行うことによって図１に
示した構造が得られる。
例を示したものである。図１の構造の作製法はいくつか
考えられるが、下部電極材が金属であるため、高温の処
理は避けなければならないという制限がある。図２〜４
はフッ酸蒸気処理を用いた例である。アイイーイーイ
ー、インターナショナル、エレクトロン、デバイセズ、
ミーティング１９９２年の予稿集の第２５９頁（Ｔｅｃ
ｈｎｉｃａｌ Ｄｉｇｅｓｔ ｏｆ ＩＥＥＥ Ｉｎｔ
ｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃ
ｅｓ Ｍｅｅｔｉｎｇ（１９９２）ｐ．２５９）に記載
されているように、二酸化シリコン膜中にリンが高濃度
に含まれているとフッ酸蒸気処理によるエッチング速度
は不純物を含まない場合に比べ２〜３桁大きくなる。こ
の技術を使うと図１の電極構造を低温で容易に作ること
ができる。即ち、白金／窒化チタンの２層膜２０１の上
に高濃度にリンを含んだ二酸化シリコン膜２０２を堆積
する。その後下部電極のパターニングを行い、全面に不
純物を含まない二酸化シリコン膜２０３を堆積する。図
２はその状態を示している。このあと、異方性ドライエ
ッチングを用いて二酸化シリコン膜２０３を除去する
と、図３に示したように、電極側面だけに二酸化シリコ
ン膜２０３が残った状態を形成することができる。電極
上部にはリンを高濃度に含んだ二酸化シリコン膜２０２
が残っている。二酸化シリコン膜のドライエッチング速
度は、リンを含んでいるかどうかの影響をあまり受けな
い様にすることが可能であり、二酸化シリコン膜２０３
の膜厚をリンを高濃度に含んだ二酸化シリコン膜２０２
と同程度以下にすることで二酸化シリコン膜２０２の残
留膜厚はある程度制御することができる。たとえば高濃
度にリンを含んだ二酸化シリコン膜２０２を５０ｎｍ堆
積し、不純物を含まない二酸化シリコン膜を２０ｎとし
た場合、最終的に残る高濃度にリンを含んだ二酸化シリ
コン膜２０２を４０〜５０ｎｍの範囲に制御することは
容易である。図３の構造にフッ酸蒸気処理を行うと、図
４に示した構造が得られる。この方法によって下部電極
上面から側壁酸化膜の上端を突き出させる量を比較的精
度良く制御することができる。突き出させる量は高誘電
体膜の厚さとの関係で適正な範囲があり、表面マイグレ
ーションが比較的小さいような本実施例の条件では、高
誘電体膜の厚さの２倍程度以下で効果が認められた。ス
パッタ条件に依存するが、突き出させる量が多すぎると
端部での薄膜化の影響がでたり、あるいは逆に端部で厚
膜化（側壁膜上端に成長する部分の影響）による容量の
減少が顕著になる場合もある。図４の後、高誘電体膜の
堆積、層間膜の形成、コンタクトホールの形成、配線金
属の形成とパターニングを順次行うことによって図１に
示した構造が得られる。
【００２０】酸化されると絶縁性を示すような膜、例え
ばシリコン膜などを電極側面に形成しておくことによっ
ても図１に示した電極構造を作製することができる。図
５〜７は下部電極側面に非晶質シリコン膜を形成してお
いた例である。図５は下部電極３０１のパターニング後
に非晶質シリコン膜３０２と二酸化シリコン膜３０３を
連続成膜し、異方性エッチングを用いて平坦部の二酸化
シリコン膜３０３と非晶質シリコン膜３０２を連続して
除去した状態を示している。電極側面に非晶質シリコン
膜３０２と二酸化シリコン膜３０３を残したあと、側面
上の二酸化シリコン膜３０３を湿式エッチングなどで除
去すると図６の構造が得られる。非晶質シリコン膜と二
酸化シリコン膜を連続成膜する方法は工程が複雑になる
が、最終的な形状を制御するためには必要であった。図
６の段階では非晶質シリコン膜３０２の上端は電極金属
上面より下がっている。図６の構造を形成したあと、高
誘電体膜を形成する。一般に用いられている高誘電体膜
の多くは酸化物であり、そのような場合、成膜時は強い
酸化性雰囲気になる。従って、図６の非晶質シリコン膜
３０２は高誘電体膜の成膜時に酸化され、表面層は絶縁
性の二酸化シリコン膜３０４になる。図７はその状態を
示しているが、非晶質シリコン膜は酸化時に体積膨張を
起こし、二酸化シリコン膜３０４の上端は電極金属上面
より突き出ることになり、所望の形状が得られる。
ばシリコン膜などを電極側面に形成しておくことによっ
ても図１に示した電極構造を作製することができる。図
５〜７は下部電極側面に非晶質シリコン膜を形成してお
いた例である。図５は下部電極３０１のパターニング後
に非晶質シリコン膜３０２と二酸化シリコン膜３０３を
連続成膜し、異方性エッチングを用いて平坦部の二酸化
シリコン膜３０３と非晶質シリコン膜３０２を連続して
除去した状態を示している。電極側面に非晶質シリコン
膜３０２と二酸化シリコン膜３０３を残したあと、側面
上の二酸化シリコン膜３０３を湿式エッチングなどで除
去すると図６の構造が得られる。非晶質シリコン膜と二
酸化シリコン膜を連続成膜する方法は工程が複雑になる
が、最終的な形状を制御するためには必要であった。図
６の段階では非晶質シリコン膜３０２の上端は電極金属
上面より下がっている。図６の構造を形成したあと、高
誘電体膜を形成する。一般に用いられている高誘電体膜
の多くは酸化物であり、そのような場合、成膜時は強い
酸化性雰囲気になる。従って、図６の非晶質シリコン膜
３０２は高誘電体膜の成膜時に酸化され、表面層は絶縁
性の二酸化シリコン膜３０４になる。図７はその状態を
示しているが、非晶質シリコン膜は酸化時に体積膨張を
起こし、二酸化シリコン膜３０４の上端は電極金属上面
より突き出ることになり、所望の形状が得られる。
【００２１】図８は本発明の第２の実施例を説明するた
めの縦断面図である。層間膜４０１上に形成された白金
／タンタル２層膜からなる下部電極４０２（タンタル膜
は二酸化シリコン膜と白金を密着させる目的で用いた）
の側面に二酸化シリコン膜からなる側壁膜４０３が形成
されている。側壁膜４０３の上端は下部電極４０２の上
面（白金膜）よりも突き出ている。このような下部電極
構造上にジルコン酸チタン酸鉛薄膜（ＰＺＴ）４０４が
形成され、さらにその上には白金の上部電極４０５が形
成されている。アルミニウム配線４０６と白金電極との
間には密着性を確保するためにチタン層を挿入してある
（図示せず）。上部電極４０５が下部電極４０２を完全
に覆った構造を通常の下部電極構造で形成すれば特性上
の問題が生じるが、本発明の下部電極構造を用いること
によって特性上の問題がなく形成できた。
めの縦断面図である。層間膜４０１上に形成された白金
／タンタル２層膜からなる下部電極４０２（タンタル膜
は二酸化シリコン膜と白金を密着させる目的で用いた）
の側面に二酸化シリコン膜からなる側壁膜４０３が形成
されている。側壁膜４０３の上端は下部電極４０２の上
面（白金膜）よりも突き出ている。このような下部電極
構造上にジルコン酸チタン酸鉛薄膜（ＰＺＴ）４０４が
形成され、さらにその上には白金の上部電極４０５が形
成されている。アルミニウム配線４０６と白金電極との
間には密着性を確保するためにチタン層を挿入してある
（図示せず）。上部電極４０５が下部電極４０２を完全
に覆った構造を通常の下部電極構造で形成すれば特性上
の問題が生じるが、本発明の下部電極構造を用いること
によって特性上の問題がなく形成できた。
【００２２】図８のように上部電極４０５が下部電極４
０２を完全に覆った構造が形成できれば、上部電極のパ
ターニングにおける目合わせマージンの点で従来より有
利な構造となる。また、アルミニウム配線４０６と白金
の上部電極４０５とのコンタクト形成の際にも、目合わ
せ上有利であることは明らかである。従って、この様な
構造をとることによって、同じ性能の記憶素子をより小
さな領域で形成することが可能になる。
０２を完全に覆った構造が形成できれば、上部電極のパ
ターニングにおける目合わせマージンの点で従来より有
利な構造となる。また、アルミニウム配線４０６と白金
の上部電極４０５とのコンタクト形成の際にも、目合わ
せ上有利であることは明らかである。従って、この様な
構造をとることによって、同じ性能の記憶素子をより小
さな領域で形成することが可能になる。
【００２３】
【発明の効果】以上述べたように本発明は、高誘電体膜
あるいは強誘電体膜などの絶縁性機能薄膜を記憶素子に
適用する際に、従来構造では下部電極端において前記機
能性薄膜が著しく薄膜化してしまい、たとえば電界集中
によってリーク電流が増加するとかや加えた電界が膜全
体に有効にかからないという問題が生ずるが、本発明の
下部電極構造を用いればそうした問題のない記憶素子を
形成することができる。
あるいは強誘電体膜などの絶縁性機能薄膜を記憶素子に
適用する際に、従来構造では下部電極端において前記機
能性薄膜が著しく薄膜化してしまい、たとえば電界集中
によってリーク電流が増加するとかや加えた電界が膜全
体に有効にかからないという問題が生ずるが、本発明の
下部電極構造を用いればそうした問題のない記憶素子を
形成することができる。
【００２４】高誘電体膜を用いる場合、リーク電流の増
加を避けるためには膜厚を２倍以上にする必要があり、
その結果として得られる容量値が半分以下になってしま
う（あるいは容量形成面積を倍にしなければならな
い）。
加を避けるためには膜厚を２倍以上にする必要があり、
その結果として得られる容量値が半分以下になってしま
う（あるいは容量形成面積を倍にしなければならな
い）。
【００２５】強誘電体膜を用いた不揮発性記憶素子の場
合、下部電極端を上部電極が確実に被覆しないようにす
る必要があることから、そこに目合わせマージンが必要
になり、配線金属とのコンタクトマージンをも考慮する
と、素子の微細化を阻む大きな原因になる。
合、下部電極端を上部電極が確実に被覆しないようにす
る必要があることから、そこに目合わせマージンが必要
になり、配線金属とのコンタクトマージンをも考慮する
と、素子の微細化を阻む大きな原因になる。
【００２６】以上２つの例では、膜本来の性質が電極端
部の電界集中によって損なわれ、直接にはリーク電流増
加などの問題を本発明によって避けられるという効果が
あるわけであるが、従来の構造ではそれらを避けるため
に素子を大きくするという方向で対処していたものを、
本発明を用いることで結果として２０〜４０％の微細化
が可能になるという効果として現われるということがで
きる。
部の電界集中によって損なわれ、直接にはリーク電流増
加などの問題を本発明によって避けられるという効果が
あるわけであるが、従来の構造ではそれらを避けるため
に素子を大きくするという方向で対処していたものを、
本発明を用いることで結果として２０〜４０％の微細化
が可能になるという効果として現われるということがで
きる。
【図１】本発明の第１の実施例を示した断面図である。
【図２】本発明の図１に示した構造を作る方法の第１の
例を示した断面図である。
例を示した断面図である。
【図３】本発明の図１に示した構造を作る方法の第１の
例を示した断面図である。
例を示した断面図である。
【図４】本発明の図１に示した構造を作る方法の第１の
例を示した断面図である。
例を示した断面図である。
【図５】本発明の図１に示した構造を作る方法の第２の
例を示した断面図である。
例を示した断面図である。
【図６】本発明の図１に示した構造を作る方法の第２の
例を示した断面図である。
例を示した断面図である。
【図７】本発明の図１に示した構造を作る方法の第２の
例を示した断面図である。
例を示した断面図である。
【図８】本発明の第２の実施例を示した断面図である。
【図９】本発明を使用しない従来の記憶素子の構造（第
１の従来例）を示した断面図である。
１の従来例）を示した断面図である。
【図１０】第１の従来例を改善した第２の従来の記憶素
子の構造を示した断面図である。
子の構造を示した断面図である。
【図１１】本発明を使用しない従来の不揮発性記憶素子
の構造のを示した断面図である。
の構造のを示した断面図である。
１０１，３０３ 二酸化シリコン膜 １０２ コンタクトホール １０３ タングステン １０４，．３０１，４０２，５０１，６０１ 下部電
極 １０５，４０３，６０３ 側壁膜 １０６，３０５，６０５ 高誘電体膜 １０７，４０５，５０３，６０４，７０４ 上部電極 ２０１ 白金／窒化チタンの２層膜 ２０２ 高濃度にリンを含んだ二酸化シリコン膜 ２０３ 不純物を含まない二酸化シリコン膜 ３０２ 非晶質シリコン膜 ４０１，７０１，７０５ 層間膜 ４０４，７０３ ジルコン酸チタン酸鉛薄膜 ４０６，７０６ アルミニウム配線 ５０２ 容量膜 ６０２ チタン酸バリウムストロンチウム膜 ７０２ 白金／チタン電極
極 １０５，４０３，６０３ 側壁膜 １０６，３０５，６０５ 高誘電体膜 １０７，４０５，５０３，６０４，７０４ 上部電極 ２０１ 白金／窒化チタンの２層膜 ２０２ 高濃度にリンを含んだ二酸化シリコン膜 ２０３ 不純物を含まない二酸化シリコン膜 ３０２ 非晶質シリコン膜 ４０１，７０１，７０５ 層間膜 ４０４，７０３ ジルコン酸チタン酸鉛薄膜 ４０６，７０６ アルミニウム配線 ５０２ 容量膜 ６０２ チタン酸バリウムストロンチウム膜 ７０２ 白金／チタン電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/822 29/43 41/187 8826−4Ｍ Ｈ０１Ｌ 29/46 Ｚ 41/18 １０１ Ｄ
Claims (3)
- 【請求項１】 導電性電極の端部が絶縁膜で被覆され、
かつ前記絶縁膜の上端が前記電極の上面よりも上に出て
いる電極構造を有し、前記電極構造上に絶縁性薄膜が形
成されている容量素子を備えたことを特徴とする記憶素
子。 - 【請求項２】 前記絶縁性薄膜が高誘電体膜あるは強誘
電体膜であることを特徴とする請求項１に記載の記憶素
子。 - 【請求項３】 前記絶縁膜の上端が前記電極の上面よ
り、高誘電体膜あるいは強誘電体膜の厚さの２倍程度以
下の範囲で上に出ている請求項２に記載の記憶素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5329342A JP2820014B2 (ja) | 1993-12-27 | 1993-12-27 | 記憶素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5329342A JP2820014B2 (ja) | 1993-12-27 | 1993-12-27 | 記憶素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07193136A true JPH07193136A (ja) | 1995-07-28 |
| JP2820014B2 JP2820014B2 (ja) | 1998-11-05 |
Family
ID=18220387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5329342A Expired - Lifetime JP2820014B2 (ja) | 1993-12-27 | 1993-12-27 | 記憶素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2820014B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6046489A (en) * | 1997-05-29 | 2000-04-04 | Nec Corporation | Capacitor with high-dielectric-constant dielectric and thick electrode and fabrication method thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05326842A (ja) * | 1991-12-28 | 1993-12-10 | Nec Corp | 半導体装置およびその製造方法 |
| JPH06132482A (ja) * | 1992-10-19 | 1994-05-13 | Sharp Corp | 半導体記憶装置 |
-
1993
- 1993-12-27 JP JP5329342A patent/JP2820014B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05326842A (ja) * | 1991-12-28 | 1993-12-10 | Nec Corp | 半導体装置およびその製造方法 |
| JPH06132482A (ja) * | 1992-10-19 | 1994-05-13 | Sharp Corp | 半導体記憶装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6046489A (en) * | 1997-05-29 | 2000-04-04 | Nec Corporation | Capacitor with high-dielectric-constant dielectric and thick electrode and fabrication method thereof |
| KR100304135B1 (ko) * | 1997-05-29 | 2001-10-19 | 가네꼬 히사시 | 고유전율유전체및두꺼운전극을갖는커패시터및그제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2820014B2 (ja) | 1998-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3833841B2 (ja) | 半導体装置及びその製造方法 | |
| US5721700A (en) | Non-volatile semiconductor memory device in which applied voltage to ferroelectric capacitor is adjusted | |
| US6410344B1 (en) | Ferroelectric random access memory device and method for the manufacture thereof | |
| JPH0794600A (ja) | 半導体装置およびその製造方法 | |
| KR100323711B1 (ko) | 강유전체 메모리 제조방법 | |
| KR100533971B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JP2918284B2 (ja) | メモリセル | |
| JP2715736B2 (ja) | 半導体装置の製造方法 | |
| JPH0685193A (ja) | 半導体装置 | |
| US6004856A (en) | Manufacturing process for a raised capacitor electrode | |
| US6576479B2 (en) | Method for forming vertical ferroelectric capacitor comprising forming ferroelectric material in gap between electrodes | |
| US6146963A (en) | Methods for forming ferroelectric capacitors having a bottom electrode with decreased leakage current | |
| JPH09199686A (ja) | 半導体装置のコンデンサ製造方法 | |
| KR100326494B1 (ko) | 배리어 없는 반도체 메모리 장치의 제조 방법 | |
| US5484744A (en) | Method for fabricating a stacked capacitor for dynamic random access memory cell | |
| KR100533973B1 (ko) | 하부전극과 강유전체막의 접착력을 향상시킬 수 있는강유전체캐패시터 형성 방법 | |
| JPH09232542A (ja) | 半導体装置およびその製造方法 | |
| JP2820014B2 (ja) | 記憶素子 | |
| KR20000017148A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2000012804A (ja) | 半導体記憶装置 | |
| JPH05259389A (ja) | 半導体記憶装置 | |
| JP3039425B2 (ja) | 容量素子及びその製造方法 | |
| JP2000260963A (ja) | 半導体装置およびその製造方法 | |
| JPH1131792A (ja) | 半導体記憶素子およびその製造方法 | |
| JP4523115B2 (ja) | 強誘電体メモリ装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980728 |