JPH07183878A - フレーム同期方式 - Google Patents
フレーム同期方式Info
- Publication number
- JPH07183878A JPH07183878A JP5326554A JP32655493A JPH07183878A JP H07183878 A JPH07183878 A JP H07183878A JP 5326554 A JP5326554 A JP 5326554A JP 32655493 A JP32655493 A JP 32655493A JP H07183878 A JPH07183878 A JP H07183878A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- latch
- frame
- data
- devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 ディジタルの送受を行う２つのデバイス（装
置）のフレームを同期させる装置を、高価なメモリを用
いることなく実現する。 【構成】 ビット周波数は異なるがビット同期のとれて
いる２つのデバイスＡ（１１）とデバイスＢ（１２）の
間に、デバイスＡからのデータＤＡをフレームパルスＡ
を用いてラッチする第１ラッチ（１３，１９）を設けて
ディジタルデータ伝送を行うシステムにおいて、さらに
第２ラッチ回路（１４）を設け、またデバイスＡからの
フレームパルスＡから、両デバイスから十分間隔が空い
たラッチパルスα又はβを求め、この求められたラッチ
パルスで第２ラッチを動作させてデータを再ラッチして
デバイスＢに送出することによりフレーム同期を行い、
同様にデバイスＢからデバイスＡに対してもフレーム同
期を行う。
置）のフレームを同期させる装置を、高価なメモリを用
いることなく実現する。 【構成】 ビット周波数は異なるがビット同期のとれて
いる２つのデバイスＡ（１１）とデバイスＢ（１２）の
間に、デバイスＡからのデータＤＡをフレームパルスＡ
を用いてラッチする第１ラッチ（１３，１９）を設けて
ディジタルデータ伝送を行うシステムにおいて、さらに
第２ラッチ回路（１４）を設け、またデバイスＡからの
フレームパルスＡから、両デバイスから十分間隔が空い
たラッチパルスα又はβを求め、この求められたラッチ
パルスで第２ラッチを動作させてデータを再ラッチして
デバイスＢに送出することによりフレーム同期を行い、
同様にデバイスＢからデバイスＡに対してもフレーム同
期を行う。
Description
【０００１】
【産業上の利用分野】本発明は、データの送受信を行う
２つのデバイス（装置）間のフレームを同期させる方式
に関する。
２つのデバイス（装置）間のフレームを同期させる方式
に関する。
【０００２】
【従来の技術】ビット周波数は異なるが、データ１フレ
ームの周波数及びデータ量が同じで、なおかつ、ビット
同期はとれているがフレーム同期がとれていない２つの
デバイス間でデータの送受を行う場合、従来において
は、送出データを送出側フレームパルスで一度ラッチ
し、その後受信側のフレームパルスのタイミングで受信
することによりデータの送受を行っている。データの送
受が行われている間は、ビット同期がとれていればお互
いのフレームパルスの位相差は一定である。
ームの周波数及びデータ量が同じで、なおかつ、ビット
同期はとれているがフレーム同期がとれていない２つの
デバイス間でデータの送受を行う場合、従来において
は、送出データを送出側フレームパルスで一度ラッチ
し、その後受信側のフレームパルスのタイミングで受信
することによりデータの送受を行っている。データの送
受が行われている間は、ビット同期がとれていればお互
いのフレームパルスの位相差は一定である。
【０００３】何らかの原因により、一瞬ビット同期がは
ずれた場合、お互いのフレームパルスの位相差が変化
し、最悪の場合、位相差が＋から−へ（または−から＋
へ）変化することにより、１フレーム分のデータの欠落
（または、１フレーム分のデータを重複）が起こり、正
しく送受できなくなる。そしてこれを防ぐには、従来に
おいては、フレームないし数フレーム分のデータを一旦
メモリに蓄積する方法が従来おこなわれている。
ずれた場合、お互いのフレームパルスの位相差が変化
し、最悪の場合、位相差が＋から−へ（または−から＋
へ）変化することにより、１フレーム分のデータの欠落
（または、１フレーム分のデータを重複）が起こり、正
しく送受できなくなる。そしてこれを防ぐには、従来に
おいては、フレームないし数フレーム分のデータを一旦
メモリに蓄積する方法が従来おこなわれている。
【０００４】
【発明が解決しようとする課題】上記のようにしてフレ
ーム同期は確実に行われ広く使われているが、高価なメ
モリを使用しなければならず、改善が求められていた。
ーム同期は確実に行われ広く使われているが、高価なメ
モリを使用しなければならず、改善が求められていた。
【０００５】従って、本発明の目的は、ディジタルの送
受を行う２つのデバイスのフレームを同期させる簡単で
安価な方式を提供することにある。
受を行う２つのデバイスのフレームを同期させる簡単で
安価な方式を提供することにある。
【０００６】
【課題を解決するための手段】本発明は従来１段であっ
たラッチ回路にさらに１段のラッチ回路を加え、そのラ
ッチパルスを両デバイスのフレームパルスから十分間隔
が空くようにしたものである。すなわち本発明によれ
ば、ビット周波数は異なるがビット同期のとれている２
つのデバイス間に、該デバイスからのデータをフレーム
パルスを用いてラッチする第１ラッチを設けてディジタ
ルデータ伝送を行うシステムにおけるフレーム同期方式
において、一方のデバイスのフレームパルスから該レー
ムパルスより９０゜位相の進んだラッチパルスα、９０
゜位相の遅れたラッチパルスβ、及びこれらラッチパル
スと同周期の選択パルスを発するラッチパルス作成回路
と、前記選択パルスが“Ｈ”のときに他方のデバイスか
らのレームパルスがある場合は前記ラッチパルスαを、
前記選択パルスＳが“Ｌ”のときに他方のデバイスから
のレームパルスがある場合は前記ラッチパルスβを選択
するラッチパルス選択回路と、該選択したラッチパルス
αもしくはβにより前記第１ラッチの出力するデータを
ラッチして前記他方のデバイスに送出する第２ラッチと
を備えたラッチ手段を、前記２つのデバイス間に双方向
に備えたことを特徴とするフレーム同期方式が得られ
る。
たラッチ回路にさらに１段のラッチ回路を加え、そのラ
ッチパルスを両デバイスのフレームパルスから十分間隔
が空くようにしたものである。すなわち本発明によれ
ば、ビット周波数は異なるがビット同期のとれている２
つのデバイス間に、該デバイスからのデータをフレーム
パルスを用いてラッチする第１ラッチを設けてディジタ
ルデータ伝送を行うシステムにおけるフレーム同期方式
において、一方のデバイスのフレームパルスから該レー
ムパルスより９０゜位相の進んだラッチパルスα、９０
゜位相の遅れたラッチパルスβ、及びこれらラッチパル
スと同周期の選択パルスを発するラッチパルス作成回路
と、前記選択パルスが“Ｈ”のときに他方のデバイスか
らのレームパルスがある場合は前記ラッチパルスαを、
前記選択パルスＳが“Ｌ”のときに他方のデバイスから
のレームパルスがある場合は前記ラッチパルスβを選択
するラッチパルス選択回路と、該選択したラッチパルス
αもしくはβにより前記第１ラッチの出力するデータを
ラッチして前記他方のデバイスに送出する第２ラッチと
を備えたラッチ手段を、前記２つのデバイス間に双方向
に備えたことを特徴とするフレーム同期方式が得られ
る。
【０００７】
【作用】以上の構成により、一瞬のビット同期外れによ
る両デバイスのフレームパルス間の位相差の逆転におい
ても、誤り無くデータの送受信が可能である。
る両デバイスのフレームパルス間の位相差の逆転におい
ても、誤り無くデータの送受信が可能である。
【０００８】
【実施例】ビット同期のとれている２つの異なるデバイ
ス間でデータの送受を行う場合において、一方のデバイ
スをデバイスＡ、またデバイスＡより出力する（又は入
力される）データＤＡの１フレームを表わすフレームパ
ルスをフレームパルスＡとする。同様に他方のデバイス
をデバイスＢ、フレームパルスをフレームパルスＢとす
る。フレームパルスＡとレームパルスＢは同期がとれて
いないものとする。但し、両デバイスのフレーム長は同
じとする。
ス間でデータの送受を行う場合において、一方のデバイ
スをデバイスＡ、またデバイスＡより出力する（又は入
力される）データＤＡの１フレームを表わすフレームパ
ルスをフレームパルスＡとする。同様に他方のデバイス
をデバイスＢ、フレームパルスをフレームパルスＢとす
る。フレームパルスＡとレームパルスＢは同期がとれて
いないものとする。但し、両デバイスのフレーム長は同
じとする。
【０００９】図１は本発明の一実施例の構成を示す図
で、異なるビット周波数を持つ２つのデバイス間でデー
タの送受信を行う場合の適用例を示す。はじめに１１で
示すデバイスＡから１２で示すデバイスＢへデータを伝
送する場合について説明する。デバイススＡ１１から出
力されたデータＤＡは、第１ラッチ１３でフレームパル
スＡによりラッチされ、さらに本発明において特に設け
られた第２ラッチ１４にてラッチパルスα又はβでラッ
チされる。
で、異なるビット周波数を持つ２つのデバイス間でデー
タの送受信を行う場合の適用例を示す。はじめに１１で
示すデバイスＡから１２で示すデバイスＢへデータを伝
送する場合について説明する。デバイススＡ１１から出
力されたデータＤＡは、第１ラッチ１３でフレームパル
スＡによりラッチされ、さらに本発明において特に設け
られた第２ラッチ１４にてラッチパルスα又はβでラッ
チされる。
【００１０】次にこのラッチパルスα又はβの作成方法
について説明する。ラッチパルス作成回路１５では、フ
レームパルスＡより９０°位相の進んだラッチパルスα
と、９０°位相の遅れたラッチパルスβと、フレームパ
ルスＡと同周期でデューティ５０％の選択パルスＳを作
成している。このラッチパルスαおよびβは、ラッチパ
ルス選択回路１６において選択パルスＳと１２で示すデ
バイスＢからのフレームパルスＢとにより決定される。
このようにして決められたラッチパルスを用いて第２ラ
ッチでラッチされたデータは、デバイスＢのフレームパ
ルスＢのタイミングによりデバイスＢに入力される。
について説明する。ラッチパルス作成回路１５では、フ
レームパルスＡより９０°位相の進んだラッチパルスα
と、９０°位相の遅れたラッチパルスβと、フレームパ
ルスＡと同周期でデューティ５０％の選択パルスＳを作
成している。このラッチパルスαおよびβは、ラッチパ
ルス選択回路１６において選択パルスＳと１２で示すデ
バイスＢからのフレームパルスＢとにより決定される。
このようにして決められたラッチパルスを用いて第２ラ
ッチでラッチされたデータは、デバイスＢのフレームパ
ルスＢのタイミングによりデバイスＢに入力される。
【００１１】図２は上記の動作における各パルスの時間
的な関係を示した図である。すなわち、選択パルスＳが
“Ｈ”の時にフレームパルスＢが有る場合ラッチパルス
αが選択され（図に＊１で示す）、選択パルスＳが
“Ｌ”の時にレームパルスＢが有る場合ラッチパルスβ
が選択される（図に＊２で示す）。これにより、フレー
ムパルスＢと選択されたラッチパルスαないしβとの間
隔は、フレームパルスＡの１／４周期以上空いているこ
とになる。このように、フレームパルスＡに対するフレ
ームパルスＢの位置を知ることにより、フレームパルス
Ｂより１／４周期以上間隔を空けたフレームパルスＡよ
り作成したラッチパルスを第２ラッチとして用いること
によって、フレームパルスＡとＢの位相差が変化した場
合、１／４周期以内の変化であれば、データを誤りなく
送受信することができる。
的な関係を示した図である。すなわち、選択パルスＳが
“Ｈ”の時にフレームパルスＢが有る場合ラッチパルス
αが選択され（図に＊１で示す）、選択パルスＳが
“Ｌ”の時にレームパルスＢが有る場合ラッチパルスβ
が選択される（図に＊２で示す）。これにより、フレー
ムパルスＢと選択されたラッチパルスαないしβとの間
隔は、フレームパルスＡの１／４周期以上空いているこ
とになる。このように、フレームパルスＡに対するフレ
ームパルスＢの位置を知ることにより、フレームパルス
Ｂより１／４周期以上間隔を空けたフレームパルスＡよ
り作成したラッチパルスを第２ラッチとして用いること
によって、フレームパルスＡとＢの位相差が変化した場
合、１／４周期以内の変化であれば、データを誤りなく
送受信することができる。
【００１２】以上の説明は図１のシステムのほぼ上半分
について行ったが、下半分の１２のデバイスＢから１１
のデバイスＡへのデータＤＢを伝送する場合において
も、第１ラッチ１９、第２ラッチ２０、ラッチパルス作
成回路１７、及びラッチパルス選択回路１８を用いるこ
とにより、全く同じように適用できる。
について行ったが、下半分の１２のデバイスＢから１１
のデバイスＡへのデータＤＢを伝送する場合において
も、第１ラッチ１９、第２ラッチ２０、ラッチパルス作
成回路１７、及びラッチパルス選択回路１８を用いるこ
とにより、全く同じように適用できる。
【００１３】
【発明の効果】本発明によれば、ビット周波数は異なる
データ１フレームの周波数及びデータ量が等しく、ビッ
ト同期はとれているがフレーム同期がとれていない２つ
のデバイスにおいて、ラッチを１段追加し、そのラッチ
パルスをお互いのフレームパルスから間隔が空く様に選
択することにより、高価なメモリを用いることなしに、
フレームパルス間の位相差の変化時にも誤り無くデータ
伝送が可能となる。
データ１フレームの周波数及びデータ量が等しく、ビッ
ト同期はとれているがフレーム同期がとれていない２つ
のデバイスにおいて、ラッチを１段追加し、そのラッチ
パルスをお互いのフレームパルスから間隔が空く様に選
択することにより、高価なメモリを用いることなしに、
フレームパルス間の位相差の変化時にも誤り無くデータ
伝送が可能となる。
【図１】図１は本発明の一実施例であるフレーム同期方
式の構成を示す図である。
式の構成を示す図である。
【図２】図２は上記の方式における各パルスの時間的な
関係を示した図である。
関係を示した図である。
１１ デバイスＡ １２ デバイスＢ １３ 第１ラッチ １４ 第２ラッチ １５ ラッチパルス作成回路 １６ ラッチパルス選択回路 １７ ラッチパルス作成回路 １８ ラッチパルス選択回路 １９ 第１ラッチ ２０ 第２ラッチ
Claims (1)
- 【請求項１】 ビット周波数は異なるがビット同期のと
れている２つのデバイス間に、該デバイスからのデータ
をフレームパルスを用いてラッチする第１ラッチを設け
てディジタルデータ伝送を行うシステムにおけるフレー
ム同期方式において、 一方のデバイスのフレームパルスから該レームパルスよ
り９０゜位相の進んだラッチパルスα、９０゜位相の遅
れたラッチパルスβ、及びこれらラッチパルスと同周期
の選択パルスを発するラッチパルス作成回路と、前記選
択パルスが“Ｈ”のときに他方からのレームパルスがあ
る場合は前記ラッチパルスαを、前記選択パルスＳが
“Ｌ”のときに他方のデバイスからのレームパルスがあ
る場合は前記ラッチパルスβを選択するラッチパルス選
択回路と、該選択したラッチパルスαもしくはβにより
前記第１ラッチの出力するデータをラッチして前記他方
のデバイスに送出する第２ラッチとを備えたラッチ手段
を、前記２つのデバイス間に双方向に備えたことを特徴
とするフレーム同期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5326554A JPH07114400B2 (ja) | 1993-12-24 | 1993-12-24 | フレーム同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5326554A JPH07114400B2 (ja) | 1993-12-24 | 1993-12-24 | フレーム同期方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07183878A true JPH07183878A (ja) | 1995-07-21 |
| JPH07114400B2 JPH07114400B2 (ja) | 1995-12-06 |
Family
ID=18189129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5326554A Expired - Fee Related JPH07114400B2 (ja) | 1993-12-24 | 1993-12-24 | フレーム同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07114400B2 (ja) |
-
1993
- 1993-12-24 JP JP5326554A patent/JPH07114400B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07114400B2 (ja) | 1995-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6349122B1 (en) | Apparatus and method for data synchronizing and tracking | |
| JPH06232856A (ja) | 位相調節装置 | |
| JPH07183878A (ja) | フレーム同期方式 | |
| JPH0575594A (ja) | パラレルビツト同期方式 | |
| US5825834A (en) | Fast response system implementing a sampling clock for extracting stable clock information from a serial data stream with defined jitter characeristics and method therefor | |
| JPH05300113A (ja) | シェルフ構成におけるカード間通信方式 | |
| US5222107A (en) | Transmission and reception synchronization device for a communication network station particularly for automotive vehicles | |
| US5233608A (en) | Method of and a device for receiving data packet form | |
| JPH04178047A (ja) | スキュー補償方式 | |
| JP3246096B2 (ja) | ディジタル機器の自己診断装置 | |
| JP2929837B2 (ja) | 信号同期回路 | |
| JPH08237235A (ja) | ディジタル通信システム | |
| JP2511551B2 (ja) | 共通バス制御方式 | |
| KR100211333B1 (ko) | 디지탈 음성신호의 동기 조절장치 | |
| KR100594202B1 (ko) | 데이타 동기장치 및 방법 | |
| JP3110057B2 (ja) | 非同期データ乗せかえ回路 | |
| KR0126847B1 (ko) | 모듈간 고속신호 접속장치 | |
| KR0172459B1 (ko) | 클럭재생방법 및 장치 | |
| JPH01138834A (ja) | システムクロック同期回路 | |
| JPH01186032A (ja) | データ出力装置 | |
| JPS6029084A (ja) | オフライン検出方式 | |
| JPH08214184A (ja) | 同期検出回路 | |
| JPS60230739A (ja) | 伝送波形歪補償回路 | |
| JPH05327676A (ja) | 非同期信号同期化回路 | |
| JPH0685801A (ja) | 信号伝送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960604 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071206 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081206 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091206 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091206 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101206 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101206 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111206 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111206 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121206 Year of fee payment: 17 |
|
| LAPS | Cancellation because of no payment of annual fees |