KR0126847B1 - 모듈간 고속신호 접속장치 - Google Patents

Abstract

본 발명은 고속의 클럭신호 전송을 데이타의 반주기와 동일하게 하여 모듈간의 신호접속을 구현하는 모듈간 고속신호 접속장치에 관한 것으로, 고속의 신호를 모듈간에 접속하기 위하여 데이타 신호를 1/N로 병렬화하여 전송하는 모듈간 고속신호의 접속장치에 있어서, PLL(Phase Locked Loop) 기능을 이용하여 래치를 위한 제어클럭과 2분주클럭을 발생하는 클럭분주부(41)와; 모듈간에 접속되는 데이타와 클럭신호를 정렬하여 접속되는 클럭의 반전주기를 데이타의 반전주기와 동일하게 형성한 후 BTL 신호레벨로 모듈간에 버스 형태의 데이타와 클럭신호를 접속하는 송신 및 수신 모듈접속부(42, 43); 및 PLL 기능을 이용하여 분주클럭을 체배하는 클럭체배부(44)를 포함하여 이루어지는 것을 특징으로 한다.

Description

모듈간 고속신호 접속장치

제1도는 종래의 모듈간 신호 접속상태의 일예시도.

제2도는 본 발명에 의한 모듈간 신호 접속 상태도.

제3도는 일반적인 방법과 본 발명에 의한 모듈간 신호의 타임 다이아그램.

제4도는 본 발명의 신호접속을 위한 회로 구성도.

제5도는 본 발명의 신호접속을 위한 회로도.

* 도면의 주요부분에 대한 부호의 설명

41 : 클럭분주기 42 : 송신 모듈접속부

43 : 수신 모듈접속부 44 : 클럭체배부

51,52,56 : PLL 상용소자 53 : 지연소자

54,55 : BTL소자

본 발명은 모듈간 고속신호 접속장치에 관한 것으로, 특히 고속의 클럭신호 전송을 데이타의 반주기와 동일하게 하여 모듈간의 신호접속을 구현하는 모듈간 고속신호 접속장치에 관한 것이다.

일반적으로, 통신망이 광대역 종합정보 통신망으로 발전함과 동시에 고속의 디지탈 신호의 분배와 분기삽입 능력을 갖는 광대역 회선분배시스템(BDCS)과 같은 전송시스템이 요구되고, 모듈내의 신호처리 및 모듈간의 신호 접속도 고속으로 이루어지게 된다.

광대역 회선분배시스템에 있어서도 고속의 신호를 처리하는 입출력신호와 회선을 분배하는 스위치부의 모듈간 신호전송은 거의 모든 전송시스템과 동일하게 백보드의 패턴이나 케이블등을 통하여 이루어진다.

고속의 입출력부와 스위치부 사이에 접속되는 데이타 신호는 622Mb/s 신호를 바이트 단위로 병렬화한 77.76Mb/s 속도의 HBUS(Hardware Failure Oriented Circuit Group Blocking and Unblocking Receipt; 이하, HBUS라 칭함)를 기본으로 하여 이루어지며, 데이타신호와 함께 8KHz의 프레임 동기신호, HBUS의 데이타 동기를 위한 77.76MHz의 클럭신호가 BTL(Bipolar Transistor Logic; 이하 BTL이라 칭함)레벨의 신호로 전송된다.

제1도는 종래의 모듈간 신호접속 관계를 나타낸 것으로, BUS 형태의 데이타와 함께 데이타와 동일한 주파수의 클럭이 및 프레인 동기 신호가 접속된다. 제1도에서 모듈 A(11)의 송수신 접속 신호와 모듈 B(12)의 송수신 접속신호는 상호 동일한 형태의 접속 관계를 가지고 있다.

상기 종래의 모듈간 신호접속은 BTL 소자를 통하여 전송되는 고속의 HBUS 데이타와 클럭의 신호접속에 있어서 데이타들의 전송에는 문제가 없지만, 버스신호 형태의 데이타들과 클럭의 반전주기는 클럭이 데이타 반전주기의 2배가 되어 고속으로 모듈간에 신호를 접속할 경우 데이타들 보다는 클럭전송에서 신호레벨의 변화와 같은 문제가 발생하게 된다. 따라서 보다 고속의 신호로 모듈간에 신호를 접속할 경우 클럭신호에 의하여 신호전송의 한계가 정해지게 되는 문제점이 따랐다.

따라서, 상기 문제점을 해결하기 위하여 안출된 본 발명은 클럭의 반전주기를 데이타와 동일하게하여 모듈간에서 클럭신호 접속을 실시하여 클럭신호는 한주기마다 반전하는 하나의 데이타로 처리하여 모듈내의 신호처리 및 모듈간의 신호 접속을 고속으로 이루는 모듈간 고속신호의 접속장치를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은, 고속의 신호를 모듈간에 접속하기 위하여 데이타 신호를 1/N로 병렬화하여 전송하는 모듈간 고속신호의 접속장치에 있어서, PLL(Phase Locked Loop; 이하 PLL이라 칭함) -기능을 이용하여 래치를 위한 제어클럭과 2분주클럭을 발생하는 클럭분주부와; 모듈간에 접속되는 데이타와 클럭신호를 정렬하여 접속되는 클럭의 반전주기를 데이타의 반전주기와 동일하게 형성한 후 BTL 신호레벨로 모듈간에 버스 형태의 데이타와 클럭신호를 접속하는 송신 및 수신 모듈접속부; 및 PLL 기능을 이용하여 분주클럭을 체배하는 클럭체배부를 포함하여 이루어지는 것을 특징으로 한다.

이하, 첨부된 도면 제2도 내지 제5도를 통하여 본 발명을 상세히 설명하면 다음과 같다.

먼저, 제2도는 본 발명에 의하여 송신모듈(21)과 수신모듈(22)간의 신호접속을 실시할 경우의 신호접속 관계를 나타낸 것으로, 제1도의 일반적인 모듈간 신호접속도와 형태는 동일하지만 클럭의 반전주기가 데이타와 동일하게 접속한다는 차이가 있다. 따라서 고속의 신호로 모듈간에 신호접속을 실시할 경우 클럭이 데이타들의 반전주기와 같은 시간에 동일주기로 반전되므로 클럭신호 전송시 발생하는 신호레벨의 변화 및 감쇄현상을 없앨 수 있다. 결국 모듈간 신호접속이 보다 고속으로 이루어질 수 있으므로 모듈간의 접속신호선을 줄일 수 있게 된다.

제3도는 제1도의 일반적인 방법에 의하여 이루어진 모듈간의 신호접속의 타임 다이아그램과 제2도의 본 발명에 의하여 접속되는 모듈간 신호의 타임 다이아그램을 편의상 함께 도시한 도면이다. 두 타임 다이아그램을 비교해보면 모듈간에 접속되는 클럭의 반전주기가 다르다는 것을 알 수 있다.

제4도는 본 발명에서의 모듈간 신호접속을 하기 위한 회로의 구성도이다. 도면에 도시된 바와 같이 본 발명의 신호접속은 크게 송신부와 수신부로 나눌 수 있다.

송신부는 클럭의 주기를 데이타와 같은 주기로 만들어 주는 클럭분주부(41)와, 모듈간에 접속되는 신호를 정렬하여 BTL 레빌로 전송하기 위한 송신 모듈접속부(42)로 구성된다.

클럭분주부(41)는 클럭신호를 동일한 위상으로 여러개를 발생시킬수 있는 PLL 기능부와 동일 위상으로 발생된 클럭을 2분주하여 클럭의 반전주기를 반으로 줄이는 분주회로로 구성되어 외부에서 클럭을 입력받아 제어클럭과 분주클럭을 출력하게 된다.

송신 모듈접속부(42)는 2분주된 클럭을 데이타와 동일하게 처리하기 위하여 PLL기능부에서 동일위상으로 발생된 클럭으로 HBUS의 데이타들과 2분주된 분주클럭을 래치하고 BTL 신호레벨로 바꾸어 신호들을 접속시키는 회로부로, 클럭분주부(41)에서 출력되는 제어클럭, 분주클럭 및 데이타를 입력받아 접속데이타 및 접속분주클럭을 출력한다.

또한, 수신부는 수신 모듈접속부(43)와 클럭체배부(44)로 구성되어 있다.

신호의 수신을 위한 수신 모듈접속부(43)는 전송되어온 데이타 BUS 신호와 클럭의 BTL 신호를 받아서 TTL(Transistor-Transistor Logic; 이하, TTL이라 칭함) 레벨의 신호로 바꾸어주고 송신모듈의 클럭분주부(41)에서 분주되어 전송한 분주클럭을 클럭체배부(44)로 전송한다. 클럭체배부(44)는 데이타와 반전주기가 같은 분주클럭 받아서 PLL 기능부를 포함하여 2배로 클럭을 체배하는 회로부로 구성된다.

제5도는 제4도와 같은 구성도를 기본으로 하여 광대역 회선분배시스템에서 모듈간의 신호를 접속하기 위하여 구성한 회로도이다.

도면에 도시된 바와 같이 송신부 클럭분주부(41)의 기능 실현은 한 소자에서 PLL 기능을 수행하여 입력되는 클럭과 동일한 위상의 클럭을 여러개 발생시킬 수 있고 입력되는 클럭을 2분주한 클럭을 발생시키는 PLL 상용소자(51)를 이용하였다. PLL 상용소자(51)에서 발생한 동일 위상의 클럭은 모듈간에 접속되는 신호를 정렬하기 위한 BTL 소자의 래치클럭으로 사용하고, 2분주 클럭은 PLL 기능을 수행하는 상용소자(52)의 입력클럭으로 사용한다. PLL 상용소자(52)는 PLL 기능을 수행하여 입력되는 분주클럭과 동일한 위상의 분주클럭을 여러개 발생시킬 수 있고 이 분주클럭은 데이타와 반전주기가 동일하게 된다. 이와같은 기능은 개별소자를 이용하여 구현할수도 있지만 개별소자를 사용하면 대단히 복잡하게 된다.

PLL 상용소자(52)에서 발생한 분주클럭은 송신 모듈접속부(42)에서의 래치기능을 위하여 지연소자(53)를 사용하여 위상을 변화시킨다. HBUS 데이타들과 함께 간주되어 래치기능이 있는 BTL 소자(54)로 PLL 상용소자(51)에서 발생된 제어클럭에 의하여 TTL 레벨로 입력되는 데이타와 클럭을 래치하고 BTL 레벨로 변화시켜 신호를 접속한다. 본 회로에서 BTL 소자(54)는 송신 모듈접속부(42) 기능을 수행하며, 고속의 신호를 보다 안정되게 전송하기 위하여 사용한다.

수신부에서 모듈간 수신 모듈접속부(43)의 기능은 BTL 소자(55)에서 수행되며, BTL 레벨로 수신한 클럭과 데이타들을 TTL 레벨로 바꾸어 준다. BTL 소자(55)로 수신한 분주클럭은 PLL 기능을 이용하여 클럭을 2배로 체배할 수 있는 PLL 상용소자(56)를 통하여 수신된 클럭과 동일한 위상으로 2배 체배되어 재생클럭을 발생시킨다.

결국 송신모듈에서는 데이타와 동일한 반전주기의 클럭을 발생하여 클럭도 HBUS의 데이타들과 동일한 개념으로 수신모듈로 전송하고 수신모듈에서는 클럭을 체배하여 분주하기전의 클럭을 재생할 경우 고속의 클럭전송시 발생하는 문제를 해결할 수 있게 된다.

따라서 본 발명의 모듈간 고속신호의 접속방법은 광대역 회선분배 시스템과 같이 고속으로 모듈간의 신호접속을 구현하여야 하는 전송시스템에서 클럭에 의해 발생되는 문제점을 해결할 수 있으며, 보다 높은 전송속도로서 신호접속이 가능하게 된다. 또한 클럭을 데이타화 할 경우 1 레벨 신호와 0 레벨 신호의 비율이 50%이므로 전기적인 측면에서 안정된 효과를 가질 수 있게 된다.

Claims (3)

1. 고속의 신호를 모듈간에 접속하기 위하여 데이타 신호를 1/N로 병렬화하여 전송하는 모듈간 고속신호 접속장치에 있어서, PLL(Phase Locked Loop) 기능을 이용하여 래치를 위한 제어클럭과 2분주클럭을 발생하는 클럭분주부(41)와; 모듈간에 접속되는 데이타와 클럭신호를 정렬하여 접속되는 클럭의 반전주기를 데이타의 반전주기와 동일하게 형성한 후 BTL(Bipolar Transistor Logic) 신호레벨로 모듈간에 버스 형태의 데이타와 클럭신호를 접속하는 송신 및 수신 모듈접속부(42,43); 및 PLL기능을 이용하여 분주클럭을 체배하는 클럭체배부(44)를 포함하여 이루어지는 것을 특징으로 하는 모듈간 고속신호 접속장치.
2. 제1항에 있어서, 상기 클럭분주부(41)는 입력되는 클럭과 동일한 위상의 클럭을 여러개 발생시켜 클럭과 데이타를 TTL(Transistor-Transistor Logic) 레벨로 바꾸어주는 제어클럭과 입력되는 클럭을 2분주한 클럭을 발생시키는 제1PLL 상용소자(51)와 ; 상기 2분주 클럭을 입력받아 분주클럭과 동일한 위상의 분주클럭을 여러개 발생시키되 데이타와 반전주기가 동일한 분주클럭을 발생하는 제2PLL 상용소자(52); 상기 송신 모듈접속부(42)에서 래치기능을 수행하도록 상기 제2PLL 상용소자(52)에서 발생한 분주클럭을 지연시키는 지연수단(53)을 포함하여 이루어지는 것을 특징으로 하는 모듈간 고속신호 접속장치.
3. 제1항에 있어서, 상기 클럭체배부(44)는 제3PLL 상용소자(56)로 이루어지는 것을 특징으로 하는 모듈간 고속신호 접속장치.