JPH07183819A - 変更動的プログラミング・ヒューリスティックを使用するパーシャル・レスポンス波形検出方法及び手段 - Google Patents

変更動的プログラミング・ヒューリスティックを使用するパーシャル・レスポンス波形検出方法及び手段

Info

Publication number
JPH07183819A
JPH07183819A JP6206304A JP20630494A JPH07183819A JP H07183819 A JPH07183819 A JP H07183819A JP 6206304 A JP6206304 A JP 6206304A JP 20630494 A JP20630494 A JP 20630494A JP H07183819 A JPH07183819 A JP H07183819A
Authority
JP
Japan
Prior art keywords
metric
sequence
trellis
node
survivor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6206304A
Other languages
English (en)
Other versions
JP2755375B2 (ja
Inventor
Gerhard P Fettweis
ゲルハルド・ポール・フェットウエイス
Razmik Karabed
ラズミック・カラベッド
Paul H Siegel
ポール・ハワード・シーゲル
Hemant K Thapar
ヘマント・クマー・シャパー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH07183819A publication Critical patent/JPH07183819A/ja
Application granted granted Critical
Publication of JP2755375B2 publication Critical patent/JP2755375B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6343—Error control coding in combination with techniques for partial response channels, e.g. recording
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3961—Arrangements of methods for branch or transition metric calculation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】 【目的】 複雑度が低減されるビタビ・タイプの復号器
を提供する。 【構成】 ビタビ復号器が、パーシャル・レスポンス符
号化信号のトレリス内の各ノードに関し、ノード上の分
岐メトリック加算をシフトして処理するように変更され
た再帰プロセッサを有する。それにより、そのノードに
おいて終了する前任サバイバ・メトリックに対する比
較、選択、加算オペレーションの順序が有効となり、そ
のノードにおいて終了する前任シーケンスのメトリック
を比較し、サバイバ・シーケンスを選択し、シフトされ
た分岐メトリックを選択されたサバイバ・シーケンスの
メトリックに加算する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は畳み込み符号（convolut
ional code）の最尤復号化に関し、特に、上記コード及
び特にパーシャル・レスポンス波形のビタビ（Viterbi
）復号化に関する。
【０００２】
【従来の技術】本発明はパーシャル・レスポンス（part
ial response）波形のビタビ復号化の実現における複雑
度の低減を扱う。この進歩を評価するために、従来技術
の幾つかの態様について簡単に述べる。これらは通信パ
ス制約条件、及びパスの特性に適合する畳み込み符号
化、すなわち畳み込み符号化シーケンスのビタビ復号化
及びそのトレリス表現（trellis representation）、並
びにパーシャル・レスポンス・チャネル、コード及び波
形の使用を含む。
【０００３】ノイズ性パスにおけるチャネル及び信号コ
ード及び通信：総称的に通信システムは情報源、符号
器、ノイズ・フリーのまたはノイズ性のチャネル、復号
器及びシンク（sink）を含む。それに関連して、情報理
論に関するシャノン（Shannon ）の定理は、信号電力、
チャネル・ノイズ及び使用可能帯域幅がチャネル上の通
信レート（ビット／秒）を制限することを述べている。
またチャネル上には、情報を変更したり消去したりする
可能性のある、ソースにより生成された情報以外の多数
の信号またはプロセスが存在する。
【０００４】ノイズ、ジッタまたは他の原因によるチャ
ネル上またはその一部における符号化記号ストリングの
誤りまたは消去は、明らかに時間的または振幅における
ストリングの不適な変調となる。その結果、受信コード
・ストリングが誤って識別されたり、全く識別されなか
ったりする。こうしたチャネルに起因する障害の影響を
低減するために、通信システム符号器は、チャネル変調
符号化及び信号変調符号化を使用する。チャネル・コー
ドはソースからのビット・ストリングに冗長性を追加
し、一方、信号符号化は、例えばタイミング情報などを
保持することにより、波形の検出性を向上させる。幾つ
かの技術では、これらの両者の態様を組合わせる。
【０００５】畳み込み符号（Convolutional Codes）：
畳み込み符号は、通信及び磁気記録の両方において使用
されるチャネル及び信号符号化の一般的クラスである。
【０００６】（ｎ、ｋ、ｍ）畳み込み符号は、コード・
レートＲ＝ｋ／ｎ及びｋ＜ｎ、メモリ・オーダｍ、ｋ入
力、及びｎ出力を有する符号器により生成される符号化
シーケンスのセットである。すなわち、畳み込み符号器
はあらゆるｋ＜ｎなる入力ビットに対してｎ出力ビット
を生成する。（３、１、２）または（２、１、６）など
の特定の畳み込み符号の性能は、使用される復号化アル
ゴリズム及び距離特性（distance property ）に依存す
る。畳み込み符号はチャネル・コードとして有利に使用
される。なぜなら、これらは１コードワード当たりのビ
ット数を拡張し、ビット当たりのノイズを減少するから
である。パーシャル・レスポンス４（ＰＲ４）などの畳
み込み信号符号化はデジタル・フィルタのように振舞
い、それにより記号間干渉を制御することによりスペク
トル・シェーピング（spectralshaping）を可能とす
る。
【０００７】畳み込み符号化は有限状態マシン上で、入
力２進シーケンスと符号器のインパルス応答との離散時
間畳み込み（discrete time convolution ）として表さ
れ、実行される。
【０００８】ビタビ復号化（Viterbi Decoding）：畳み
込み符号とビタビ復号化の組合わせは、誤り訂正技術に
おいて広く使用される。畳み込み符号化シーケンスを最
小の記憶により復号化するために、完全なコードワード
が受信される以前に、復号化プロセスを開始することが
要求される。コードワードが有向路に対応するか、状態
図を横断することが知られている。ビタビ復号化アルゴ
リズムは、コード・ツリー（code tree ）または状態図
を調べる代替方法である。ツリー・コードがグラフ上に
マップされる範囲では、ビタビ検出は重み付け有向グラ
フ（トレリス）における最短パスを見い出す動的プログ
ラミング問題と等価である。
【０００９】ビタビ復号器は、記号間干渉を有する帯域
制限チャネル上の伝送シーケンスの最尤予測を生成する
ために使用される。すなわち、ビタビ復号器は可能性の
あるノイズレスのチャネル出力シーケンスのセットか
ら、例えば受信シーケンスの自乗誤差の合計などの受信
サンプルのシーケンスに関する距離メトリック（距離関
数）を最小化するシーケンスを選択する。この意味にお
いて、ビタビ復号器は誤り訂正機能も実行する。
【００１０】時間順序化状態図としての畳み込み符号器
または復号器のトレリス表現：上述のように、ビタビ・
アルゴリズムは復号化の図式構造としてトレリスを使用
する。"トレリス（trellis ）"は有向グラフであり、そ
のノードは時刻ｋにおける符号器状態を示す。各ソース
記号に対して、それに関連する分岐が時刻ｋにおける状
態から時刻ｋ＋１における状態に移行する。
【００１１】再度述べるが、トレリスは畳み込み符号器
の時間に関する拡張状態図である。すなわち、各時間単
位が別々の状態図により表され、ここで、２進状態数Ｎ
は２(m-1) であり、ｍはコードの制限長（コーダ内で必
要なシフト・レジスタ・ステージの数）である。
【００１２】トレリスの重要性は、トレリス内のノード
数が２進入力記号の数の増加に伴って大きくならずに、
２(m-1) に維持される点である。
【００１３】パーシャル・レスポンス・チャネル、符号
化及び波形：Hillによる"A First Course in Coding Th
eory"（copyright 1986 by OxfordUniversity Pres
s）、Clarkらによる"Error Correction Coding for Dig
italCommunications"（copyright 1981 by Plenum Pres
s）、Goldieらによる"Communication Theory"（copyrig
ht 1991 by Cambridge University Press ）などの情
報、通信及び符号化理論に関するテキストは、一般に磁
気または光記録チャネルではなく通信を扱う。この参考
書の不備な点は、部分的にWatkinson による"Coding fo
r Digital Recording"（copyright 1990 by Focal Pres
s ）により補修される。
【００１４】Watkinson は、磁気記録チャネルが部分的
に通信チャネルと異なることを、読出し／書込みヘッド
及び磁気ディスク（ヘッド、ディスク及びアクセス・ア
ーム・アセンブリまたはＨＤＡとしても知られる）を含
む観点から指摘する。ＨＤＡはリニア・フィルタとして
作用する。なぜなら、その周波数応答が微分器及びロー
パス・フィルタから形成されるカスケードの周波数応答
に類似するからである。また磁気記録チャネルは、その
記号間干渉が１−Ｄ、１−Ｄ2 、または１＋Ｄ−Ｄ2−
Ｄ3の周波数インパルス応答を有するパーシャル・レス
ポンス・チャネルにより近似されるシステムとしてモデ
ル化される。こうしたシステムに対して書込み方向に提
供される１及び０（或いは一般に＋ａ、−ａ）の２進符
号化パルス列は、＋１、０及び−１（或いは＋ｃ、ｄ、
−ｃ）の３値出力（ternary output）を生じる。Watkin
son はパーシャル・レスポンス・クラス４コード（ＰＲ
４）について明示的に述べている。他の参考文献は、拡
張ＰＲＭＬまたはＥＰＲＭＬとも称されるＰＲ４の拡張
について述べている。
【００１５】チャネル・コードを形成し、入力信号をチ
ャネルの書込み方向に適合させるために、２進信号が記
号間干渉を考慮して、読出し／書込みヘッド及びアナロ
グ−デジタル変換器の組合わせにより、３値信号シーケ
ンスにマップされる。読出し方向において、３値信号の
シーケンスは、１及び０の２進ストリングを生成するよ
うにビタビ復号化される。パーシャル・レスポンス符号
化は、結果的に畳み込み符号化形式としてのチャネル・
コードと、信号コードまたは波形の両方を組合わせる。
【００１６】ビタビ復号化、トレリスを通過するパス、
メトリック計算、及び複雑度：Communications Magazin
e、pp．46-55、１９９１年５月）は、トレリスが遷移動
力学（transition dynamics ）を、遷移図及び遷移レー
ト１／Ｔが時間的に一定であり、Ｎ状態を有する任意の
離散時間有限状態マシンにおける２次元グラフ形式によ
り示すことを指摘する。このグラフは垂直方向において
はＮ状態ｓ（ｉ）により、また水平方向には時間インス
タンスｋＴ（Ｔ＝１）により記述される。時間インスタ
ンスｋの状態は、時間間隔（ｋ、ｋ＋１）の分岐によ
り、時刻ｋ＋１の状態と関連される。
【００１７】
【００１８】
【００１９】
【発明が解決しようとする課題】本発明の目的は、複雑
度が実質的に低減されるビタビ・タイプの復号器を提供
することである。
【００２０】本発明の関連する目的は、こうした複雑度
の低減を、復号化遅延を増すことなしに達成するビタビ
復号器を提供することである。
【００２１】本発明の別の目的は、単純化したトレリス
最大化または最小化、及び分配ノード処理を使用する、
チャネル符号化シーケンスのビタビ復号化ための方法及
び手段を提供することである。
【００２２】本発明の別の目的は、マッチ・フィルタ
（ＭＦ：matched filter）或いはホワイト・マッチ・フ
ィルタ（ＷＭＦ：whitened matched filter ）として動
作する、パーシャル・レスポンス・タイプのチャネル符
号化シーケンスのビタビ復号化のための方法及び手段を
提供することである。
【００２３】
【課題を解決するための手段】本発明の目的は、ラベル
化有向グラフにもとづくトレリス上に投影されるパーシ
ャル・レスポンス波形のビタビ検出を変更することによ
り達成される。これは動的プログラミング・ヒューリス
ティック（heuristic ）により、トレリス内の各ノード
におけるオペレーションの順序を変更することにより達
成される。順序の変更は実質的に処理を単純化し、コン
ポーネントを低減する。その結果、Ｎ状態は従来技術に
おいて使用された２Ｎ個の加算器ではなく、ほぼＮ個の
加算器または累算器を必要とする。
【００２４】本発明では、各トレリス・ノードにおいて
サバイバ・シーケンスを確実にする、従来技術による加
算／比較／選択オペレーションの順序化セットが、比較
／選択／加算オペレーションの順序化セットにより置換
される。後述されるように、コンポーネント及び電力消
費の低減は、２進パーシャル・レスポンス・チャネル上
での最尤（ビタビ）検出のための変形トレリス構造が、
１トレリス状態につきほぼ１加算器で近似される事実に
由来する。
【００２５】本発明によるビタビ復号化方法及び手段
は、（ａ）各順序化セット内のオペレーション（比較、
選択、加算）の順序を、グラフのノード上における分岐
メトリック加算をシフトすることにより変更するステッ
プ、（ｂ）各ノードにおいて終了する各前任サバイバ・
シーケンスのメトリックと、再帰的ステップには無関係
な一定値により増分される各前任サバイバ・シーケンス
のメトリックとを比較することにより、各ノードにおけ
るサバイバ・シーケンスを選択するステップ、及び
（ｃ）各ノードにおいて、サバイバ・シーケンスのメト
リックに、シフトされた分岐メトリックを加算するステ
ップ、を含む。
【００２６】
【実施例】図１を参照すると、従来技術による畳み込み
符号器８が示される。２進ビット・ストリングｂ（ｉ）
がシフト・レジスタ３に供給される。パス１３及び９上
の出力ｃ（ｉ、１）及びｃ（ｉ、２）は、符号器のイン
パルス関数を所定のシフト・レジスタ・ステージの内容
のＸＯＲとして適切に"畳み込む（convolving）"ことに
より獲得される。換言すると、この符号器は"メモリ"を
有する有限状態マシンであり、その出力は入力とマシン
の"状態"との関数である。この点で、ｃ（ｉ、１）はレ
ジスタ３のステージｂ（ｉ）及びｂ（ｉ−２）のＸＯＲ
５として獲得され、ｃ（ｉ、２）はレジスタ・ステージ
ｂ（ｉ）、ｂ（ｉ−１）及びｂ（ｉ−２）のＸＯＲ７と
して獲得される。すなわち、入力１において供給される
各"０"または"１"ビットに対して、所定の範囲またはス
パン内のｂ（ｉ）及び以前のビット入力を考慮して、１
対のビットｃ（ｉ、１）及びｃ（ｉ、２）が出力１３及
び９上に生成される。レジスタ３は、ｂ（ｉ−１）位置
からの現内容が次のコード・サイクルの間に１位置右に
シフトされる時、ｂ（ｉ−２）位置の現内容がパス１１
上にフラッシュ・アウトされるか、上書きされるように
左から右にシフトする。
【００２７】ｃ（ｉ、ｊ）が符号器出力ｊのｉ番目のビ
ットを指定する場合、各ｃ（ｉ、ｊ）は、指定されるシ
フト・レジスタ・ステージのブール値の特定のＸＯＲ多
項式関数である。これは異なる畳み込み符号が、多かれ
少なかれ入念な現在及び過去の入力ビットの論理結合に
より、出力を形成することを意味する。すなわち、
（３、１、２）コードは（２、１、１６）コードとは異
なる。前者は１／３レートを有し（３インパルス関数に
より表される各入力ビットに対して、３出力ビットを生
成）、後者は１／２レートを有する。前者は出力を決定
するために２レジスタ位置に跨り、後者は１６レジスタ
位置に跨る。
【００２８】図２を参照すると、パーシャル・レスポン
ス波形符号器及び状態図が示される。この符号器タイプ
は、畳み込みチャネル・コーダ及び信号コーダの態様を
結合する。そのインパルス応答（Ｇ（Ｄ）＝１−Ｄ2 、
ここで、Ｄ＝ユニット遅延）は、磁気記録チャネルの特
性により近く一致する。２進入力波形が２進振幅レベル
間の変化を検出するのに十分なレート１／Ｔにおいてサ
ンプリングされるように示される。３値出力が同一レー
トにおいて生成される。
【００２９】図２のパーシャル・レスポンス符号器で
は、２進入力がパス１を介して、シフト・レジスタ３に
供給される。パス１３上で得られる符号器出力ｃ（ｉ）
は、差分器５により形成されるｂ（ｉ）及びｂ（ｉ−
２）レジスタ状態の３値関数｛＋１、０、−１｝であ
る。２つのレジスタ・ステージｂ（ｉ−１）、ｂ（ｉ−
２）は４つの異なる有限マシン状態、すなわち｛００、
１１、１０、０１｝を提供する。符号器入力及び出力は
状態間の各遷移をラベル化する。例えば状態００では、
０入力は０符号器出力を生成し、符号器は００状態に維
持される。これは "０／０" として表現される。それに
対して００状態から始まり、１入力は１出力を生成し、
１０状態へ遷移する。同様に１０状態における１入力は
１出力を生成し、１１状態へ遷移する。また符号器が１
１または０１状態にあり、入力が０の時、"−１"出力が
獲得される。
【００３０】図３を参照すると、２重コード（DICODE）
・パーシャル・レスポンス・コードの状態図及びトレリ
スが示される。インパルス応答１−Ｄ2 ＝（１−Ｄ）
（１＋Ｄ）は、偶数周期においてサンプリングされる２
進入力に応答して１−Ｄに変換され、奇数周期において
サンプリングされる２進入力に応答して、１−Ｄに変換
される。こうした応答の状態図が、１ビット・メモリを
有する２状態マシンとして示され、ここで、ｃ（ｉ）＝
ｂ（ｉ）−ｂ（ｉ−１）である。符号器が状態０の場
合、これは各０入力に対して状態０を維持し、０を出力
する。１入力は１出力及び状態０から状態１への遷移を
生じる。同様に状態１における１入力は０出力を生じ、
符号器はその状態を維持する。それに対して０入力は−
１出力及び状態１から状態０への遷移を生じる。
【００３１】図３に示されるように、"トレリス"は有向
図形構造であり、そのノードは時刻ｉにおける符号器状
態を示す。各ソース記号において、それに関連する分岐
が時刻ｉにおける状態から、時刻ｉ＋１における状態へ
移行する。縦座標は状態を示し、これは状態図において
ノードとして表され、横座標はステージまたは時間間隔
を示す。時間間隔ｉ−１において状態１で開始する入力
シーケンス１、０、１は、３値出力０、−１、１を生成
する。符号化が状態０で開始されると、出力シーケンス
は１、−１、０となる。通常、デフォルト状態が曖昧さ
を解決するために使用される。
【００３２】図４を参照すると、ビタビ復号器及び符号
器と磁気記録チャネルにおける設定が示される。読出し
／書込みトランスジューサまたはヘッド及びフィルタ・
アセンブリ４は、書込みの際にはトラックに沿って媒体
２の磁気状態を変更し、読出しの際にはトラックの状態
をセンスする。２進シーケンスが畳み込み符号器８に供
給される。畳み込み符号器８からのシーケンスは、デジ
タル−アナログ変換器（Ｄ／Ａ）１４に供給される。Ｄ
／Ａ１４からの時間変化するアナログ出力は、次にヘッ
ド及びフィルタ・アセンブリ４に書込み方向に供給され
る。同様にヘッド及びフィルタ・アセンブリ４からの時
間変化するアナログ出力は、アナログ−デジタル（Ａ／
Ｄ）変換器１６に供給される。そこから出力されるパー
シャル・レスポンス出力が、パス１５を介して、読出し
方向にビタビ復号器１７に供給される。ビタビ復号器は
最初に符号化され、磁気媒体上に記録されたデータに関
する最適な予測ビット・ストリームをパス９上に出力す
る。ちなみに２重コード出力は｛０、＋１、−１｝であ
り、ＰＲ４出力は｛０、＋１、−１｝であり、ＥＰＲ４
出力は｛０、＋１、−１、＋２、−２｝である。
【００３３】図４において、ビタビ復号器１７の論理構
成が示される。復号器は分岐メトリック・ユニット（Ｂ
ＭＵ）１８、再帰的またはフィードバック・パス２１を
有する加算−比較−選択ユニット（ＡＣＳＵ）２３、及
びサバイバ・メモリ・ユニット（ＳＭＵ）１９を含む。
ＡＣＳＵは分岐メトリックにより表される各２重コード
または３値記号を、あたかもそれがトレリスに沿うよう
に処理する。これは再帰的計算方法により実行される。
最適な推測または最尤予測が復号器出力に供給されなが
ら復号化が進むにつれ、最尤パス（最初に符号化された
２進記号のシーケンス）がＳＭＵ上に記憶される。用
語"パス（path）"は、各可能な記号シーケンスがトレリ
スを通過する固有のパスを有するので適切と言える。
【００３４】例えば、トレリス内の任意のノードに対応
するレベル３の畳み込み符号（２、１、３）において
は、２つのパスがそのノードに入力することが理解され
る。これらのパスはそのポイントからは同一となるの
で、最尤復号器はそのポイントにおいて性能損失を伴わ
ずに判断を下す。すなわち、ビタビ復号器はノードに入
力する２つのパスを比較し、最適なメトリックを有する
パスだけが保持される。他のパスは廃棄される。なぜな
ら、どのようなデータがその後受信されようと、その可
能性が保持されるパスの可能性を決して越えることがな
いからである。保持されるパスは"サバイバ（SURVIVO
R）"と呼ばれる。ｍ＝３においては、４以下のサバイバ
・パスの制約コードが常にＳＭＵに保持される。
【００３５】分岐メトリックのシフト：ビタビ復号器の
Ｍステップ並列性におけるキーは、加算及び最大選択の
分配法則の妥当性である。すなわち、
【数４】 max（X + a、Y + a）= max（X、Y）+ a （１）
【００３６】この関係は本発明においては、高速性を達
成し、ビタビ復号器実現の複雑度を低減するために使用
される。
【００３７】図５を参照すると、分配法則の下における
フロー・グラフ・オペレーションの変形が示される。分
配法則が有効である事実は、分岐上での加算が最大化ノ
ード上でシフトされることを許可する。従来技術では、
最大を得る以前に、"ａ"及び"ｂ"の値が２つの変数"Ｘ"
及び"Ｙ"にそれぞれ加算された。これは従来のオペレー
ション・シーケンスを"加算−比較−選択"として特徴付
ける基本である。このオペレーション・シーケンスは
値"ａ"が分配法則（１）に従い、最大化ノード上でシフ
トされる等価なオペレーションに変形される。すなわ
ち、ノード及び続く加算が、
【数５】 max（X +（a - a）、Y +（b - a））+ a = max（X + a、Y + b）
【００３８】を計算する。すなわち、ノードがパス・メ
トリックを"比較"し、そのノードで終了するパスの中か
ら、"最適"なメトリックを有するパスを"選択"し、これ
に対してシフト量"ａ"が加算される。これが復号器のト
レリス内の各ステージに対応して、そのステージにおけ
る各ノードに対して繰返される。
【００３９】動的プログラミング、マルチステージ決定
プロセス、及びビタビ復号化：動的プログラミングは、
マルチステージ決定プロセスを最適化するアプローチで
ある。これはBellmanの"Principle of Optimality"を基
本とする。マルチステージ決定プロセスは、多数の順次
ステップまたはステージに分けられるプロセスである。
ステージを実行するためのオプションは、決定と呼ばれ
る。ポリシは決定のシーケンスであり、プロセスの各ス
テージに対して１決定が対応する。任意のステージにお
けるプロセスの状態は、そのステージにおける状態と呼
ばれる。各決定は、現状態から次のステージに関連する
状態への遷移を引起こす。マルチステージ決定プロセス
は、有限数のステージ及び各ステージに関連する有限数
の状態が存在する場合に限り有限である。
【００４０】多くのマルチステージ決定プロセスが、各
決定に関連する見返り（コストまたは利益）を有し、こ
れらの見返りはプロセスのステージ及び状態の両方によ
り変化する。目的は最適なポリシを決定することであ
る。ビタビ復号器では、目的は最初にチャネル符号化さ
れ、磁気記憶媒体上に記録された最尤２進シーケンスを
決定することである。
【００４１】ビタビ復号器における動的プログラミング
及びＡＣＳＵ反復は、次に示す再帰ステップを含む。 （ａ）全ての先行ステージが完了したものと仮定し、Ｎ
ステージ・プロセスの最終ステージから開始し、例えば
トレリス内の各状態またはノードに対して、その状態を
残し、プロセスを完了する最適なポリシを決定する。 （ｂ）全ての先行ステージが完了しており、続くステー
ジに対応して既に獲得された結果を使用するものと仮定
し、直前のステージにおいてステップ（ａ）を繰返し、
続くステージに移行するために各状態を残し、プロセス
を完了するのに最適なポリシを決定する。
【００４２】動的プログラミングの従来の後方再帰方向
とは異なり、ビタビ・アルゴリズムが畳み込み符号に対
して、前方方向に再帰的に適用されることを述べてお
く。すなわち、第１ステージから最終ステージに向か
う。
【００４３】複雑度を低減するためのビタビ符号化トレ
リスの変形：図６を参照すると、ビタビ復号器の２状態
トレリスが示される。その分岐ラベルが分岐メトリック
により定義されるトレリス図は、実行されるべきアルゴ
リズムを物語る。ノードを去るラベル化されていない分
岐は、ノード変数の分配に対応し、分岐メトリックによ
りラベル化された分岐は、分岐に沿って分配されるノー
ド変数への分岐メトリックの加算に対応する。またノー
ド内において併合する分岐は、ノードに入力する全ての
変数の最大または最小の選択に対応する。
【００４４】図６に示されるトレリスは、図７では２回
反復トレリスとして描かれる。図７では、これは最大化
及び分配オペレーションを２つのノードに分ける結果と
なる。ここで、ノードを通過する分岐メトリックのシフ
トは、"最大化ノード"を通過する分岐メトリックのシフ
トだけでなく、任意のノードからその入力分配分岐に向
けて逆に広がる分岐からの分岐メトリックのシフトにも
当てはまる。
【００４５】図１１を参照すると、図８に示される総称
２状態バタフライ・トレリスに由来して分岐シフトされ
た２回反復トレリスが示される。図８で示されるバタフ
ライ・トレリスは、左側の分配ノード上で２つの分岐メ
トリック"ａ"及び"ｃ"をシフトすることにより、図９の
バタフライ・トレリスに変形される。図１０に示される
バタフライ・トレリスは、分岐メトリック"−ａ＋ｂ"が
右側の最大化ノード上でシフトされる時、図５に関連し
て述べられた分配法則を適用することにより獲得され
る。
【００４６】図１１の２回反復トレリスは、図６及び図
１０に示されるトレリスを次のように結合することによ
り生じる。
【数６】A（k）= a（k）； B（k）= -a（k - 1）+ b（k - 1）+ c（k）；及び C（k）= a（k）- b（k）- c（k）+ d（k）
【００４７】この仕様では、数学的関係における下付き
文字付き変数及び上付き文字付き変数が、これらの変数
と相互互換に使用され、指標は次に示されるように付加
的に表現される。
【数７】 Ak = ak；Bk = -ak-1 + bk-1 + ck；Ck = ak - bk - ck + dk
【００４８】この場合、ビタビ復号器のＡＣＳＵループ
における加算の数は、４から３に減少される。
【００４９】２回の加算に加えて１回の最大選択は、復
号化速度の潜在的な低下を生じるＡＣＳループのクリテ
ィカル・パスを形成すると懸念されるが、こうした結果
は、Ｃkを一定に保つ（すなわちＣk＝ｃ）ことにより回
避される。このような場合では、固定の加算が"ハード
ワイヤード化"され、速度の低下はほとんど生じない。
こうした固定加算を実現するために要求される数ゲート
の追加だけが、複雑度の名目上の増加となるに過ぎな
い。
【００５０】上述の全体的な変形が、従来技術による"
加算−比較−選択"オペレーションを、本発明による"比
較−選択−加算"オペレーションに変換する。
【００５１】Ｃ（ｋ）＝Ｃ＝定数を保持することにより
獲得される複雑度低減の性質は、次の理由により説明さ
れる。
【００５２】パス・メトリックの値が、バタフライ・ト
レリスの開始において、上位の状態に対して、ｐ（０）
で表され、下位の状態に対して、ｐ（１）で表されるも
のとすると、２つの最大化ノードは、
【数８】max（p（0）、p（1）） max（p（0）、C + p（1）） を含む。
【００５３】これは２つの決定が互いに無関係でないこ
とを意味する。Ｃ＞０の場合、ｐ（０）＜ｐ（１）及び
ｐ（０）＞ｐ（１）＋Ｃは同時には発生しない。Ｃ＜０
の場合、ｐ（０）＞ｐ（１）及びｐ（０）＜ｐ（１）＋
Ｃは決して発生しない。従って、４つの可能な選択の内
の３つだけが、異なる値ｐ（０）及びｐ（１）に対して
存在する。
【００５４】第２に、２つの最大選択のための比較器
は、共通のハードウェアを共用できる。なぜなら、２つ
の数の差が２つのレベル、すなわち０及びＣと比較され
るからである。これは後述の２レベル比較／選択の説明
において確認されるように、従来の２進演算の場合、複
雑度をほぼ１つの加算器まで低減する。
【００５５】また、分岐における加算／減算及び最大化
に関連して述べられる、ビタビ検出により具体化される
動的プログラミング問題は、全ての分岐メトリックの符
号を反転する（全ての分岐メトリックに−１を乗算す
る）ことにより、分岐における減算／加算及びノード上
での最小化の等価的問題に変換される。その逆もまた同
様である。
【００５６】２レベル比較／選択：２つの数Ａ及びＢの
２レベルの比較は、決定がＡ及びＢと、更にＡ＋１及び
Ｂに対して同時に実施されなければならない点で、上述
の単純比較とは異なる。固定小数点演算が仮定されるの
で、数Ａ及びＡ＋１は上位ｎビット・レベルだけが異な
るだけである。従って、下位ビット・レベルのためのキ
ャリー・リップル（carry-ripple）回路は両方の比較に
おいて共用される。Ａ＋１を計算するために、上位ｎビ
ット・レベルにおいてのみ、半加算器連鎖が実施される
必要があり、また追加のキャリー・リップルが比較のた
めに必要とされる。従って、比較及び２つの選択マルチ
プレクサの総合的な複雑度は、せいぜい１加算器の程度
であることが理解される。
【００５７】１回の加算−比較−選択の計算サイクルを
高速化するために、Fettweisの参考文献に述べられるよ
うに、加算が選択オペレーションが完了される前に実行
される。これはクリティカル・パスの待ち時間を最大ほ
ぼ４０％短縮する。しかしながら、これは異なるＡＣＳ
パス・メトリック・セル間のトレリスの配線網と同様
に、加算器及び選択ハードウェアを２倍要求する。その
結果、これはトレリス配線がそれ程複雑でない場合との
間で、領域対時間のトレードオフを導く。
【００５８】クラス４パーシャル・レスポンス実施
例："クラス４パーシャル・レスポンス"（ＰＲ４）が、
Dolivoらによる米国特許第４５７１７３４号（１９８６
年２月１８日出願）、及び米国特許第４６４４５６４号
（１９８７年２月１７日出願）における、 "記録チャネ
ル書込み方向に供給されるサンプル・ビット・ストリー
ムに、（１−Ｄ2 ）インパルス応答を提供するチャネル
符号化方法及び手段" において定義される。
【００５９】付加的ホワイト・ガウス形ノイズ・チャネ
ル上の最尤検出は、自身とノイズ性観測との間の自乗誤
差の合計を最小化する、記号シーケンスの選択を含む。
【００６０】調査される必要のある総誤差は、サンプル
｛ｙk ｝及びデータ・シーケンス｛ａk ｝に関連して、
次のように表される。
【数９】
【００６１】これは"ホワイト・マッチ・フィルタ（Ｗ
ＭＦ：whitened matched filter）"・ケースと呼ばれ
る。動的プログラミング方法としてのビタビ・アルゴリ
ズムは、Ｅを最小化するシーケンス｛ａk｝を決定する
ために適用される。項（ｙk）2は全ての許可シーケンス
に対応するＥに対して共通であるので、これらは最小化
オペレーションにおいて減算される。
【００６２】磁気記録チャネルにおいて入力は２進記号
だけを含む。これらは｛＋１、−１｝または｛０、１｝
レベルの観点から表され、２つのケースに至る。それら
は "ケース（＋／−１）"（すなわち｛ａk｝がセット
｛−１、１｝のメンバ）、或いは"ケース（０１）"（す
なわち｛ａk ｝がセット｛０、１｝のメンバ）である。
ＰＲ４チャネルのｄｃフリーな性質により、両者のケー
スは図１２に示される同一のトレリスを生成する。この
トレリスは分岐メトリックをシフトし、２で除算するこ
とにより変形される。これについても図１２に示され
る。ここでは、分岐メトリックの加算−２ｙk＋１ は、
図１４の左上のノード上で左シフトされ、２ｙk＋１加
算は右上のノード上で右シフトされる。
【００６３】動的プログラミングは最大／最小選択及び
加算の分配法則の存在にのみ依存するので、上式は次の
ように書き直されても適用される。
【数１０】
【００６４】新たな"マッチ・フィルタ"（ＭＦ：matche
d filter）変数ｚk＝−ｙk＋ｙk+2を定義し、加数（add
end）を再順序化することにより、Ｅに関する式が次の
ように書き直される。
【数１１】
【００６５】動的プログラミングを適用するトレリスの
図が、ケース（＋１、−１）に対しては図１５に、また
ケース（０１）に対しては図１６に示され、これらは図
示のように分岐メトリックをシフトすることにより変形
される。ここで、ケース（＋１、−１）において、一定
項
【数１２】
【００６６】は最小化から省かれる。すなわち、
【数１３】
【００６７】が最小化され、次のように表される。
【数１４】
【００６８】図１４及び図１６の場合における分岐メト
リックのシフト結果は、上述されたバタフライ内におけ
る１回の変数加算及び１回の固定加算だけである。従っ
て、ビタビ復号器のＡＣＳユニットの総合的複雑度は、
ほぼ２つの加算器だけとなる。図１５に示されるケース
は魅力的ではない。なぜなら、バタフライ内に時間変化
する分岐メトリックを有するからである。
【００６９】マッチ・スペクトル・ナル・コード（matc
hed spectral-null codes ）に対応して、検出器におい
て要求される "チャージ状態パーシャル・レスポンス・
トレリス" においては、上述の変形及び結果が直接当て
はまる。ハードウェア節約量及び要求される複雑度は同
様であり、１状態につき約１加算器であり、これは従来
のアーキテクチャに対して、約５０％の低減を反映す
る。
【００７０】ＰＲ４の差メトリック：ＰＲ４における差
メトリックのアプローチについても、図１２乃至図１６
の分岐シフト化トレリスに適用される。図１４（ＷＭ
Ｆ、ケース（＋／−１）、ケース（０１））及び図１６
（ＭＦ、ケース（０１））の変形トレリスは、差メトリ
ックδk に対して、同一の更新再帰を生じる。これは上
位パス・メトリックから下位パス・メトリックをマイナ
スして定義され、次のように与えられる。
【数１５】-zk １） δk+1 = δk - zk ２） -1 - zk ３）
【００７１】ここで、１）は全てのδk＞０に適合し、
２）は−１＜δk≦０に適合し、３）はδk ≦１に適合
する。
【００７２】この再帰は、分岐シフト化ＭＦトレリス及
び分岐シフト化ＷＭＦトレリスの両方に由来し、ＭＦケ
ースの従来の差メトリックの公式化に等価であるが、Ｗ
ＭＦケースの従来の差メトリックの公式化とは異なる。
【００７３】拡張クラス４パーシャル・レスポンス（Ｅ
ＰＲ４）：Thaparらによる"A Class of Partial respon
se Systems for IncreasingStorage Density in Magnet
ic Recording"（IEEE Trans．Magnetics、vol MAG-23、
pp．3665-3668、１９８７年９月）で述べられるＥＰＲ
４の場合、ＷＭＦ分岐メトリックの場合の自乗誤差の正
規化合計は、次のように示される。
【数１６】
【００７４】図１７、図１８及び図１９を参照すると、
図１７はケース（＋／−１）に対応するオリジナル・ト
レリスを示し、図１８は分岐メトリック・シフト後に変
形されるトレリスを示し、再帰ＡＣＳＵプロセッサ２３
が、瞬間ステージの８個の状態ノードに供給されるメト
リックを論理的に結合し、次の反復コード・サイクルに
対して、図１８により結果（サバイバ）を生成する。
【００７５】図１８の変形トレリスにもとづくビタビ検
出器の実現が図１９に示される。比較−選択（compare-
select）に対応してＣ／Ｓと省略化される各論理ユニッ
ト５１、５３、５５、５７は、比較−選択ブロックを表
し、２つの状態メトリック入力を比較し、サバイバ・シ
ーケンス・ポインタｓｍ１、ｓｍ２、．．ｓｍ８と同様
にサバイバ・メトリックを生成する。ポインタはパス・
メモリの内容を制御するために使用され、これはトレー
ス・バックまたはレジスタ交換構成を使用して構成され
る。Ｃ／Ｓユニットのブロック図が図２０に示される。
別々に示されるが、加算及び決定機能は、１論理機能と
して一緒にまとめられても良い。
【００７６】入力Ａ及びＢが、Ｂについては加算器６７
及び６９の対に、Ａについては６５及び７１の対に入力
として加えられる。図１８のトレリスの８状態
（（１）、（２）、．．（８））の各々は、左側の相手
のＣ／Ｓユニットへの入力として記される。すなわち、
状態（１）及び（２）はＣ／Ｓ５１に関連し、（３）及
び（４）はＣ／Ｓ５３に関連し、（５）及び（６）はＣ
／Ｓ５５に関連し、（７）及び（８）はＣ／Ｓ５７に関
連する。
【００７７】Ｃ／Ｓ５１に注目すると、状態（５）に対
応するＣ／Ｓ５１からのサバイバ・メトリック出力が、
加算器６７で量Ｂと結合され、和が状態（３）及び
（７）に対応する次の計算サイクルのために、Ｃ／Ｓ５
５の入力（５）に供給される。同様にＣ／Ｓ５３におい
ては、状態（２）に対するサバイバ・メトリックが加算
器６５において量Ａと結合され、和がライン６３を介し
て、状態（１）及び（５）に対応する次の計算サイクル
のために、Ｃ／Ｓ５１の入力（２）に供給される。状態
（６）に対するサバイバ・メトリックは、ライン６１を
介して、状態（３）及び（７）に対応する次の計算サイ
クルのために、Ｃ／Ｓ５５の入力（６）に経路指定され
る。
【００７８】Ｃ／Ｓ５５において、状態（３）に対する
サバイバ・メトリック出力が、状態（２）及び（６）に
対応する次の計算サイクルのために、ライン７５を介し
て、Ｃ／Ｓ５３の入力（３）に供給される。状態（７）
に対する出力は、加算器６９において量Ｂと結合され
る。和は状態（７）及び（８）に対応する次の計算サイ
クルのためにライン７７を介して、Ｃ／Ｓ５７の入力
（７）に経路指定される。
【００７９】最後に、Ｃ／Ｓ５７において、状態（４）
に対する出力が、加算器７１において量Ａと結合され、
結果が状態（２）及び（６）に対応して、ライン５９を
介してＣ／Ｓ５３の入力（４）にフィードバックされ
る。状態（８）に対する出力は、状態（４）及び（８）
に対応する次の計算サイクルのために、ライン８１を介
してＣ／Ｓ５７の入力（８）にフィードバックされる。
【００８０】動作的に、変形ビタビ検出器の再帰サイク
ルは、図１８のトレリス構造及び機能的に等価な図１９
のＡＣＳＵに関連して述べられた次のステップを含む。
ＡＣＳＵへの入力は８個のサバイバ・メトリックであ
る。これらは概念的には、図１８の左側のトレリス状態
に関連付けられ、図１９の４つの比較／選択ブロックへ
の入力において対に示される対応するレジスタ（陰塗り
された矩形）に記憶される。メトリック１及び２はＣ／
Ｓブロック５１に提供され、メトリック３及び４はＣ／
Ｓブロック５３に提供され、メトリック５及び６はＣ／
Ｓブロック５５に提供され、メトリック７及び８はＣ／
Ｓブロック５７に提供される。
【００８１】検出サイクルの間、図１８の右側の各状態
は、分岐相互接続により左側の状態から提供されるメト
リック対を比較する。これは接続分岐上において一定値
（０、２または−２）を加算することにより、各メトリ
ックが変更された後に実施される。最小の変更済みメト
リックが決定され、状態は２つの内のどちらが選択され
たかを示すポインタを生成する。このポインタはサバイ
バ・メモリ・ユニット（ＳＭＵ）に供給される。選択メ
トリック値は、その分配分岐上での値の加算の後に、次
のステージの対応する状態にフィードバックされる。
【００８２】図１９の回路は次に示すのと同一の機能を
実行する。図１８のトレリスの右側の状態は、それらに
提供される２つのサバイバ・メトリックにより決定され
る対にグループ化される。特に、状態１及び５は、状態
１及び２から供給されるメトリックを受信し、同様に状
態２及び６は状態３及び４から、状態３及び７は状態５
及び６から、状態４及び８は状態７及び８から、それぞ
れメトリックを受信する。ブロック５１は、状態１及び
５に対して上述されたオペレーションを並列に実行する
変更（２レベル）比較／選択である。こうした比較／選
択ブロックにより実行される詳細機能が、図２０に示さ
れる。
【００８３】図２０を参照すると、"ａ"で示される状態
１からの入力サバイバ・メトリックがライン１０１上に
供給され、加算器９７の前に位置するインバータと同様
に、マルチプレクサ（ＭＵＸ）９１及び９３に経路指定
される。"ｂ"で示される状態２からのメトリックは、ラ
イン１０１上に供給され、ＭＵＸ９１及び加算器９９及
び９７に経路指定される。加算器９７は量"ｂ−ａ"をラ
イン１０５を介して、比較器９５に供給する。加算器９
９にはライン１０９を介して量"−２"が供給され、計算
された量"ｂ−２"をライン１０７を介して、ＭＵＸ９３
に送る。
【００８４】比較器９５は、状態１における比較に対応
して"ｂ−ａ"を０と比較し、状態５における比較に対応
して"ｂ−ａ"を２と比較する。比較結果を示す２つの単
一ビット出力が、ライン１１１及び１１３上にそれぞれ
伝搬される。これらはサバイバ・メモリ・ポインタｓｍ
１（"ｄ"で示される）及びｓｍ５（"ｅ"で示される）と
して機能する。これらの単一ビット値はまた、ＭＵＸ９
１及びＭＵＸ９３にもそれぞれ経路指定され、それによ
りＭＵＸ９１への入力"ａ"及び"ｂ"の小さい方が選択さ
れ、量"ｃ"として出力される。またＭＵＸ９３について
は、入力"ａ"及び"ｂ−２"の小さい方が選択され、量"
ｆ"として出力される。
【００８５】図１９を再度参照すると、出力"ｃ"はライ
ン７９を介して、状態１に対応する比較−選択ユニット
５１のサバイバ・メトリック・ラッチに供給され、出
力"ｆ"は加算器６７に供給され、分配分岐メトリックＢ
により増補され、和がライン７３を介して、状態５に対
応する比較−選択ブロック５５の入力ラッチに経路指定
される。
【００８６】同様の説明がブロック５３、５５及び５７
のオペレーションについても当てはまる。図１９の回路
により１検出サイクル内で実行される全体機能は、図１
８の２回反復トレリスにより表されるビタビ検出器によ
り実行されるものと等価であることが明らかである。
【００８７】図１９の構成は、比較−選択−加算の形式
により構成される。サバイバ・メトリック・レジスタを
通じて加算器（Ａ及びＢの値を含む）を単純に移動する
ことにより、構成は従来の加算−比較−選択の順のオペ
レーションに変更される。
【００８８】パーシャル・レスポンス信号伝送の一般的
単純化：好適な実施例では、分岐メトリック・シフト・
ツールが提供され、特定のパーシャル・レスポンス・チ
ャネルに対するビタビ検出器のマッチ・フィルタ（Ｍ
Ｆ）及びホワイト・マッチ・フィルタ（ＷＭＦ）の両者
の公式化の実現を単純化する。ここでは、これらのハー
ドウェアの単純化が、一般に任意のＩＳＩ（記号間干
渉）チャネル・モデルに対応するビタビ検出器に適用さ
れることを示す。
【００８９】最初に、ＩＳＩ相殺トレリスの構造につい
て考えてみる。Ｌ個の記号のメモリを有するチャネルに
おいて、各状態は１つのデータ・ベクトル｛ａ
k 、．．．、ａk-L ｝により指定される。このベクトル
のあらゆる可能な値は、一意的に状態を識別し、ｍ配列
の記号セットに対して、トレリスは丁度ｍL の状態を有
する。別の結果では、各状態は丁度ｍ個の先行状態とｍ
個の後続状態を有する。先行状態及び現状態のラベル
は、データ・ベクトルを識別するＬ−１の共通要素を有
する。同一のことが、現状態及び後続状態についても言
える。これらの結果は以降のサブセクションにおいて、
ＭＦ及びＷＭＦケースにおける適切な分岐メトリックを
定義するために使用される。
【００９０】ＭＦ分岐メトリックの一般化：マッチ・フ
ィルタ（ＭＦ）分岐メトリック計算の場合、分岐メトリ
ックは次のように与えられる。
【数１７】
【００９１】ここで、ｆi はチャネル・マッチ・フィル
タ・インパルス応答の自動訂正である。状態
｛ａk、．．．、ａk-L+1｝における加算−比較−選択オ
ペレーションが、ａk-Lのｍ個の可能な値に対して実行
される。
【００９２】最小化における全ての"定数"項は最小化の
間に省略され、後に追加される。特にこれは項ａkｚkに
適用される。従って、ｚk を組込む項だけが選択オペレ
ーションの後に加算され、分岐メトリックのシフトに関
連して前述されたように、別々の選択ノード及び分配ノ
ードを有するトレリスが残る。ここで、比較−選択オペ
レーションにおける"非一定"項はａk-L だけであり、最
も古いデータ記号である。
【００９３】最小化から一定項を取り除くことにより、
比較−選択−加算タイプの再帰が導かれる。これはトレ
リス図にも影響する。トレリスを描く関連方法は、１ス
テップの再帰を２つの"ハーフ・ステップ"により描写
し、一方のステップは必要な比較−選択オペレーション
を示し、他方のステップは並列分岐を含む加算オペレー
ションを示す。周知のように、ＩＳＩトレリスはシャッ
フル交換（shuffle-exchange）構造により描かれる。従
って、上述の描写方法を使用することにより、２つの "
ハーフ・ステップ" によるＩＳＩトレリスの描写は、１
つのシャッフル交換相互接続ステップと、１つの並列分
岐による通常ステップとを有する。
【００９４】重要な事実は、シャッフル交換相互接続の
分岐メトリックが、全てチャネル・インパルス応答によ
ってのみ決定されることである。それ故、例えばパーシ
ャル・レスポンス・チャネルにおいて見い出されるよう
な時間変化しないＩＳＩにおいては、これらはデータに
無関係で時間的に不変である。従って、２進入力アルフ
ァベットの場合には、分岐シフトは常に単純な２レベル
の比較になる。
【００９５】データ依存項ａkｚkは、選択ノードを分配
ノードに接続する分岐に関連する。２進入力の場合、こ
の項は前章で示されたように、０であるか、または半分
の分岐に対して０に正規化される。
【００９６】ＷＭＦ分岐メトリックの一般化：ホワイト
・マッチ・フィルタ（ＷＭＦ）・アプローチの場合の分
岐メトリック計算は、次のように示される。
【数１８】
【００９７】ここで、ｈi は結合チャネル及びホワイト
・フィルタ・インパルス応答である。この場合、データ
依存項は次に示すように２つの付加的部分に分離され
る。
【数１９】
【００９８】第１部分は選択オペレーションにおいて"
一定"であるが、第２部分はそうではない。しかしなが
ら、第２部分は分配ノードを去る全ての分岐に対して共
通な付加的オフセットであり、それ故、そのノード以前
にシフトされる。これは前述の"左シフト・オペレーシ
ョン"である。これは選択ノードと分配ノードとの間の
単純な分岐が、常に、２つの連続サンプル値ｙk及びｙ
k-1の線形結合、すなわち、Ａｙk＋Ｂｙk-1の形式の分
岐メトリックを有する事実を導く。
【００９９】この変形の結果はＭＦの場合と同じであ
る。すなわち、パーシャル・レスポンス・チャネルにお
ける加算−比較−選択ハードウェアの複雑度を実質的に
低減する。全体的な結論としては、Ｎ状態を有する任意
の２進パーシャル・レスポンス・ビタビ復号器における
加算−比較−選択の複雑度が、ほぼＮ個の加算器とな
る。ここで、Ｎ／２個の加算器はデータ依存分岐メトリ
ックの加算に要求され、残りのＮ／２個の加算器はＮ／
２の２レベル比較の複雑度を構成する。
【０１００】複雑度の低減：本発明の方法及び手段を使
用するビタビ検出器の複雑度の低減は、図１７及び図１
８のトレリス構造、及び図１９及び図２０の相手（coun
terpart ）論理を参照して最適に例証される。
【０１０１】図１９の従来のトレリスは、ＡＣＳユニッ
トに対応する８状態を含む。分岐メトリック"０"の加算
に対応するラベルが存在しない規定により、各トレリス
分岐は、時刻ｋにおいて加算される分岐メトリックによ
りラベル化される。容易に確認されるように、１０個の
０でない分岐メトリックが存在し、全てはデータ依存変
数ｙ（ｋ）を含む。これは１０個の変数加算器が要求さ
れることを意味する。各ＡＣＳはまた２入力の比較−選
択回路を要求するので、８個のこうした回路が要求され
る。
【０１０２】従来の現状態と比較して、図１８に示され
る変形トレリスは、分岐メトリックに関連する変数加算
器を有さず、４個の固定加算（２及び−２とラベル化さ
れる分岐に対応）だけを有する。これは変数加算器より
も実質的に小さな複雑度を有する。分配（水平）分岐に
おいては、０でない"シフト化（shifted ）"分岐メトリ
ックに対応する４個の変数加算だけが要求され、図１９
においてＡ及びＢで示される。
【０１０３】重要な点は、変形トレリス構造が比較−選
択論理の節約を可能とすることである。僅かの変更によ
り、"２レベル"比較−選択アーキテクチャは、各こうし
た回路が２状態（同一ペアの前任状態を有する状態）を
サービスすることを可能とする。このようにして、従来
のアーキテクチャの場合の８個の比較器に代わり、比較
−選択回路の総数は４個となる。
【０１０４】これらの変形比較器の複雑度は、実質的条
件において、加算器の複雑度に準じる標準の比較器と同
じである。
【０１０５】２進パーシャル・レスポンス・チャネルの
一般的ケースでは、分岐メトリック・シフト及び開示さ
れた具体化アーキテクチャが適用されると、類似の単純
化が達成される。トレリスがＮ状態を有する場合、結果
的アーキテクチャは、Ｎ変数加算及びＮ比較−選択を必
要とする従来のアプローチに比較して、Ｎ／２個の変数
加算器と、Ｎ／２の"２レベル"比較−選択だけを必要と
する。また、回路コンポーネント数の低減により、接続
の経路指定も単純化されることを述べておく。
【０１０６】拡張：本発明の方法及び手段の１つの拡張
は、符号化変調技術を用いるパーシャル・レスポンス・
チャネルの複雑度の低減において、変更動的プログラミ
ング・ヒューリスティックを使用することである。こう
した符号化変調技術の例に、Siegelらによる米国特許第
４５６７４６４号"Fixed Rate Constrained Channel Co
deGenerating and Recovery Method and Means Having
Spectral Nulls for PilotSignal Insertion"（１９８
６年１月２８日発行）で述べられるスペクトル・ナル・
コーディング（spectral null coding）がある。
【０１０７】本発明のこれらの及び他の拡張が、本発明
の精神及び範囲を逸脱することなく、達成される。
【０１０８】まとめとして、本発明の構成に関して以下
の事項を開示する。
【０１０９】（１）供給される畳み込み符号化記号シー
ケンスから最尤予測された２進符号化シーケンスを生成
するビタビ復号器であって、上記復号器の時間に対する
インパルス応答の有限マシン状態図を構成するノード及
び分岐のトレリス状の有向グラフ上への投影として各畳
み込み符号化記号にメトリックを割当てる手段であっ
て、トレリスを通過する各パスが可能な２進符号化シー
ケンスのセットの１つを構成する"サバイバ・メトリッ
ク・シーケンス"と呼ばれる一連のメトリックの形式を
取る、上記割当て手段と、各再帰サイクルの間に、ノー
ド上で分岐メトリック加算をシフトすることにより、上
記ノードにおいて終了する前任サバイバ・メトリックに
対する比較、選択、加算オペレーションの順序を有効と
する、トレリス内の各ノードを再帰的に処理する手段で
あって、上記ノードにおいて終了する前任サバイバ・シ
ーケンスのメトリックを比較し、サバイバ・シーケンス
を選択し、各前任サバイバ・シーケンスが再帰と独立し
た、高々１つの定数により増分され、シフトされた分岐
メトリックを選択されたサバイバ・シーケンスのメトリ
ックに加算する、上記処理手段と、を含むビタビ復号
器。 （２）畳み込み符号化シーケンスがパーシャル・レスポ
ンス符号化タイプであり、上記再帰手段により処理され
るトレリスが、マッチ・フィルタ応答またはホワイト・
マッチ・フィルタ応答により変更されるパーシャル・レ
スポンス・インパルス関数を含むセットから選択され
る、上記（１）記載のビタビ復号器。 （３）トレリス内の部分的に符号化されたインパルス応
答の各ノードを再帰的に処理する上記手段が、パス・メ
モリと、各々が第１及び第２の状態メトリック入力を比
較し、サバイバ・メトリック及び複数のサバイバ・シー
ケンス・ポインタを生成する手段を有する、複数のメト
リック比較及び選択ユニットと、上記ポインタに応答し
て、パス上を逆トレースする手段を含むパス・メモリの
内容を維持する手段と、を含む、上記（２）記載のビタ
ビ復号器。 （４）各比較及び選択ユニットが第１及び第２の累算シ
フト・レジスタ、セレクタ及び第１及び第２の加算器を
含み、第１の分岐メトリック入力が両方の上記レジスタ
に供給され、第２の分岐メトリック入力が上記第１のレ
ジスタに供給され、上記第２の加算器を介して前任シー
ケンスからの分岐シフト化入力と結合され、上記第２の
レジスタへの入力として供給され、上記第２の分岐メト
リック入力が上記第１の加算器を介して上記第１の分岐
メトリック入力と結合され、上記セレクタに供給され、
上記セレクタが制御信号を上記第１及び第２のレジスタ
に供給する手段を含む、上記（３）記載のビタビ復号
器。 （５）動的プログラミング・ヒューリスティックが、ラ
ベル化有向グラフにもとづくトレリス上の投影としての
サバイバ・シーケンス（Ｘ、Ｙ）のセットを再帰的に生
成する、パーシャル・レスポンス波形からのオリジナル
２進符号化シーケンスの最尤検出方法であって、上記グ
ラフにもとづくトレリスが信号処理ノード及び他のノー
ドへのパスを含み、上記ヒューリスティックが各ノード
に付随するサバイバ・シーケンスに渡り、オペレーショ
ンの順序化セットを実行し、各サバイバ・シーケンスが
分岐メトリックにより明らかとなる各ノードにおいて終
了し、上記シーケンスが有向グラフに従いノード間で伝
播する上記方法であって、再帰的に実行される以下のス
テップ、すなわち、（ａ）上記グラフのノード上で分岐
メトリック加算をシフトすることにより、各ノードにお
いて終了するサバイバ・メトリックに対する比較、選
択、加算オペレーションの順序を有効とする、上記シフ
ト・ステップと、（ｂ）各ノードにおいて終了する各前
任サバイバ・シーケンスのメトリックを比較し、上記ノ
ードにおけるサバイバ・シーケンスを選択し、各前任サ
バイバ・シーケンスが再帰ステップとは独立した、高々
１つの定数により増分される、上記比較及び選択ステッ
プと、（ｃ）シフトされた分岐メトリックを各ノードに
おけるサバイバ・シーケンスのメトリックに加算する加
算ステップと、を含む方法。 （６）第１のＸサバイバ・シーケンス及び第２のＹサバ
イバ・シーケンス、及びｋ番目の再帰の間にあるノード
内で終了する第１の分岐上の第１のメトリックａk 及び
第２の分岐上の第２のメトリックｂk に対応するトレリ
スにおいて、上記メトリックを、
【数２０】 max（X +（ak - ak）、Y +（bk - ak））+ ak = max（X + ak、Y + bk） の如く処理する、上記（５）記載の方法。 （７）トレリス内の各ノードが少なくとも２つのパスま
たは分岐を終了し、関連メトリックがｋ番目の再帰に対
応して、上位パス・メトリックから下位パス・メトリッ
クをマイナスして定義される差メトリックδk を有し、
ここで、
【数２１】-zk １） δk+1 = δk - zk ２） -1 - zk ３） の関係があり、１）は全てのδk＞０に適合し、２）は
−１＜δk≦０に適合し、３）はδk≦１に適合する、上
記（５）記載の方法。 （８）ｋ番目の再帰に対して、ａk及びｃkが第１のノー
ドにおいて終了するメトリックに相当し、ｂk及びｄkが
第２のノードにおいて終了するメトリックに相当する復
号器におけるバタフライ・トレリスにおいて、メトリッ
クＡk、Ｂk及びＣkが、Ａk＝ａk；Ｂk＝−ａk-1＋ｂk-1
＋ｃk；Ｃk＝ａk−ｂk−ｃk＋ｄk＝定数の関係に従い、
ステップ（ａ）及び（ｂ）につきシフトされる、上記
（５）記載の方法。 （９）マッチ・フィルタ（ＭＦ）・トレリスが分岐メト
リック
【数２２】 を表し、上記トレリスが更にＭＦインパルス応答を表
し、ここで、ｆi はＭＦインパルス応答の自動訂正であ
り、ステップ（ａ）乃至（ｃ）が状態（ａk 、．．．、
ａk-L+1）に対して、サバイバ・シーケンスａk-Lの取り
得るｍ個の値に対して実行され、ｚk＝−ｙk＋ｙk+2が
ＭＦ変数であり、ここで、｛ｙk｝が符号化パーシャル
・レスポンス波形を表す、上記（５）記載の方法。
【０１１０】
【発明の効果】以上説明したように、本発明によれば、
復号化遅延を増すことなしに、ビタビ復号器の複雑度の
低減が実現される。
【０１１１】本発明によれば、複雑度が実質的に低減さ
れるビタビ・タイプの復号器を提供することができる。
【０１１２】本発明によれば、こうした複雑度の低減
を、復号化遅延を増すことなしに達成するビタビ復号器
を提供することができる。
【０１１３】本発明によれば、単純化したトレリス最大
化または最小化、及び分配ノード処理を使用する、チャ
ネル符号化シーケンスのビタビ復号化ための方法及び手
段を提供することができる。
【０１１４】本発明によれば、マッチ・フィルタ（Ｍ
Ｆ：matched filter）或いはホワイト・マッチ・フィル
タ（ＷＭＦ：whitened matched filter ）として動作す
る、パーシャル・レスポンス・タイプのチャネル符号化
シーケンスのビタビ復号化のための方法及び手段を提供
することができる。
【図面の簡単な説明】
【図１】従来技術による畳み込み符号器を示す図であ
る。
【図２】従来技術によるパーシャル・レスポンス波形符
号器及び状態図を示す図である。
【図３】２重コード符号化による偶数または奇数インタ
リーブド・サブシーケンスにおける、図２のパーシャル
・レスポンス符号器の状態図及びトレリスを説明する図
である。
【図４】従来技術によるビタビ復号器をその記録チャネ
ルの設定に配置した図である。
【図５】本発明による分配法則の下でのフロー・グラフ
・オペレーションの変形を示す図である。
【図６】２状態ビタビ復号器のトレリス図である。
【図７】図６の２回反復トレリス表現を示す図である。
【図８】本発明により２回反復トレリス・シフトされる
分岐メトリックに対する変形作用を示す図である。
【図９】本発明により２回反復トレリス・シフトされる
分岐メトリックに対する変形作用を示す図である。
【図１０】本発明により２回反復トレリス・シフトされ
る分岐メトリックに対する変形作用を示す図である。
【図１１】本発明により２回反復トレリス・シフトされ
る分岐メトリックに対する変形作用を示す図である。
【図１２】本発明による分岐メトリック・シフトの中間
ステップを含む、それぞれ入力｛＋１、−１｝及び
｛０、１｝の下での、ホワイト・マッチ・フィルタ（Ｗ
ＭＦ）及びマッチ・フィルタ（ＭＦ）の場合のビタビ復
号化における２重コード・パーシャル・レスポンス・ト
レリス変形を説明する図である。
【図１３】本発明による分岐メトリック・シフトの中間
ステップを含む、それぞれ入力｛＋１、−１｝及び
｛０、１｝の下での、ホワイト・マッチ・フィルタ（Ｗ
ＭＦ）及びマッチ・フィルタ（ＭＦ）の場合のビタビ復
号化における２重コード・パーシャル・レスポンス・ト
レリス変形を説明する図である。
【図１４】本発明による分岐メトリック・シフトの中間
ステップを含む、それぞれ入力｛＋１、−１｝及び
｛０、１｝の下での、ホワイト・マッチ・フィルタ（Ｗ
ＭＦ）及びマッチ・フィルタ（ＭＦ）の場合のビタビ復
号化における２重コード・パーシャル・レスポンス・ト
レリス変形を説明する図である。
【図１５】本発明による分岐メトリック・シフトの中間
ステップを含む、それぞれ入力｛＋１、−１｝及び
｛０、１｝の下での、ホワイト・マッチ・フィルタ（Ｗ
ＭＦ）及びマッチ・フィルタ（ＭＦ）の場合のビタビ復
号化における２重コード・パーシャル・レスポンス・ト
レリス変形を説明する図である。
【図１６】本発明による分岐メトリック・シフトの中間
ステップを含む、それぞれ入力｛＋１、−１｝及び
｛０、１｝の下での、ホワイト・マッチ・フィルタ（Ｗ
ＭＦ）及びマッチ・フィルタ（ＭＦ）の場合のビタビ復
号化における２重コード・パーシャル・レスポンス・ト
レリス変形を説明する図である。
【図１７】ホワイト・マッチ・フィルタリング及び｛＋
１、−１｝入力を用いる、拡張パーシャル・レスポンス
（ＥＰＲ４）における本発明によるトレリス変形を示す
図である。
【図１８】ホワイト・マッチ・フィルタリング及び｛＋
１、−１｝入力を用いる、拡張パーシャル・レスポンス
（ＥＰＲ４）における本発明によるトレリス変形を示す
図である。
【図１９】図１８のトレリスに作用するように変更され
たビタビ復号器のＡＣＳＵを示す図である。
【図２０】図１９に示される比較／選択ユニットを説明
する図である。
【符号の説明】
１、９、１３、１５、パス ２ 媒体 ３ シフト・レジスタ ４ ヘッド及びフィルタ・アセンブリ ５ 差分器 ８ 畳み込み符号器 １４ デジタル−アナログ変換器（Ｄ／Ａ） １６ アナログ−デジタル変換器（Ａ／Ｄ） １７ ビタビ複号器 １８ 分岐メトリック・ユニット（ＢＭＵ） １９ サバイバ・メモリ・ユニット（ＳＭＵ） ２１ フィードバック・パス ９１、９３ マルチプレクサ（ＭＵＸ） ９５ 比較器
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 25/08 Ｂ 9199−5Ｋ (72)発明者 ラズミック・カラベッド アメリカ合衆国95120、カリフォルニア州 サン・ホセ、ハニーウッド・コート 797 (72)発明者 ポール・ハワード・シーゲル アメリカ合衆国95120、カリフォルニア州 サン・ホセ、ジュリ・リン・ドライブ 1284 (72)発明者 ヘマント・クマー・シャパー アメリカ合衆国95120、カリフォルニア州 サン・ホセ、パソ・ロス・チェリトス 6131

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】供給される畳み込み符号化記号シーケンス
    から最尤予測された２進符号化シーケンスを生成するビ
    タビ復号器であって、 上記復号器の時間に対するインパルス応答の有限マシン
    状態図を構成するノード及び分岐のトレリス状の有向グ
    ラフ上への投影として各畳み込み符号化記号にメトリッ
    クを割当てる手段であって、トレリスを通過する各パス
    が可能な２進符号化シーケンスのセットの１つを構成す
    る"サバイバ・メトリック・シーケンス"と呼ばれる一連
    のメトリックの形式を取る、上記割当て手段と、 各再帰サイクルの間に、ノード上で分岐メトリック加算
    をシフトすることにより、上記ノードにおいて終了する
    前任サバイバ・メトリックに対する比較、選択、加算オ
    ペレーションの順序を有効とする、トレリス内の各ノー
    ドを再帰的に処理する手段であって、上記ノードにおい
    て終了する前任サバイバ・シーケンスのメトリックを比
    較し、サバイバ・シーケンスを選択し、各前任サバイバ
    ・シーケンスが再帰と独立した、高々１つの定数により
    増分され、シフトされた分岐メトリックを選択されたサ
    バイバ・シーケンスのメトリックに加算する、上記処理
    手段と、 を含むビタビ復号器。
  2. 【請求項２】畳み込み符号化シーケンスがパーシャル・
    レスポンス符号化タイプであり、上記再帰手段により処
    理されるトレリスが、マッチ・フィルタ応答またはホワ
    イト・マッチ・フィルタ応答により変更されるパーシャ
    ル・レスポンス・インパルス関数を含むセットから選択
    される、請求項１記載のビタビ復号器。
  3. 【請求項３】トレリス内の部分的に符号化されたインパ
    ルス応答の各ノードを再帰的に処理する上記手段が、 パス・メモリと、 各々が第１及び第２の状態メトリック入力を比較し、サ
    バイバ・メトリック及び複数のサバイバ・シーケンス・
    ポインタを生成する手段を有する、複数のメトリック比
    較及び選択ユニットと、 上記ポインタに応答して、パス上を逆トレースする手段
    を含むパス・メモリの内容を維持する手段と、 を含む、請求項２記載のビタビ復号器。
  4. 【請求項４】各比較及び選択ユニットが第１及び第２の
    累算シフト・レジスタ、セレクタ及び第１及び第２の加
    算器を含み、第１の分岐メトリック入力が両方の上記レ
    ジスタに供給され、第２の分岐メトリック入力が上記第
    １のレジスタに供給され、上記第２の加算器を介して前
    任シーケンスからの分岐シフト化入力と結合され、上記
    第２のレジスタへの入力として供給され、上記第２の分
    岐メトリック入力が上記第１の加算器を介して上記第１
    の分岐メトリック入力と結合され、上記セレクタに供給
    され、上記セレクタが制御信号を上記第１及び第２のレ
    ジスタに供給する手段を含む、請求項３記載のビタビ復
    号器。
  5. 【請求項５】動的プログラミング・ヒューリスティック
    が、ラベル化有向グラフにもとづくトレリス上の投影と
    してのサバイバ・シーケンス（Ｘ、Ｙ）のセットを再帰
    的に生成する、パーシャル・レスポンス波形からのオリ
    ジナル２進符号化シーケンスの最尤検出方法であって、
    上記グラフにもとづくトレリスが信号処理ノード及び他
    のノードへのパスを含み、上記ヒューリスティックが各
    ノードに付随するサバイバ・シーケンスに渡り、オペレ
    ーションの順序化セットを実行し、各サバイバ・シーケ
    ンスが分岐メトリックにより明らかとなる各ノードにお
    いて終了し、上記シーケンスが有向グラフに従いノード
    間で伝播する上記方法であって、再帰的に実行される以
    下のステップ、すなわち、 （ａ）上記グラフのノード上で分岐メトリック加算をシ
    フトすることにより、各ノードにおいて終了するサバイ
    バ・メトリックに対する比較、選択、加算オペレーショ
    ンの順序を有効とする、上記シフト・ステップと、 （ｂ）各ノードにおいて終了する各前任サバイバ・シー
    ケンスのメトリックを比較し、上記ノードにおけるサバ
    イバ・シーケンスを選択し、各前任サバイバ・シーケン
    スが再帰ステップとは独立した、高々１つの定数により
    増分される、上記比較及び選択ステップと、 （ｃ）シフトされた分岐メトリックを各ノードにおける
    サバイバ・シーケンスのメトリックに加算する加算ステ
    ップと、 を含む方法。
  6. 【請求項６】第１のＸサバイバ・シーケンス及び第２の
    Ｙサバイバ・シーケンス、及びｋ番目の再帰の間にある
    ノード内で終了する第１の分岐上の第１のメトリックａ
    k 及び第２の分岐上の第２のメトリックｂk に対応する
    トレリスにおいて、上記メトリックを、 【数１】 max（X +（ak - ak）、Y +（bk - ak））+ ak = max（X + ak、Y + bk） の如く処理する、請求項５記載の方法。
  7. 【請求項７】トレリス内の各ノードが少なくとも２つの
    パスまたは分岐を終了し、関連メトリックがｋ番目の再
    帰に対応して、上位パス・メトリックから下位パス・メ
    トリックをマイナスして定義される差メトリックδk を
    有し、ここで、 【数２】-zk １） δk+1 = δk - zk ２） -1 - zk ３） の関係があり、１）は全てのδk＞０に適合し、２）は
    −１＜δk≦０に適合し、３）はδk≦１に適合する、請
    求項５記載の方法。
  8. 【請求項８】ｋ番目の再帰に対して、ａk及びｃkが第１
    のノードにおいて終了するメトリックに相当し、ｂk及
    びｄkが第２のノードにおいて終了するメトリックに相
    当する復号器におけるバタフライ・トレリスにおいて、
    メトリックＡk、Ｂk及びＣk が、Ａk＝ａk；Ｂk＝−ａ
    k-1＋ｂk-1＋ｃk；Ｃk＝ａk−ｂk−ｃk＋ｄk ＝定数の
    関係に従い、ステップ（ａ）及び（ｂ）につきシフトさ
    れる、請求項５記載の方法。
  9. 【請求項９】マッチ・フィルタ（ＭＦ）・トレリスが分
    岐メトリック 【数３】 を表し、上記トレリスが更にＭＦインパルス応答を表
    し、ここで、ｆi はＭＦインパルス応答の自動訂正であ
    り、ステップ（ａ）乃至（ｃ）が状態（ａk 、．．．、
    ａk-L+1）に対して、サバイバ・シーケンスａk-Lの取り
    得るｍ個の値に対して実行され、ｚk＝−ｙk＋ｙk+2が
    ＭＦ変数であり、ここで、｛ｙk｝が符号化パーシャル
    ・レスポンス波形を表す、請求項５記載の方法。
JP6206304A 1993-09-30 1994-08-31 動的プログラミングを使用するパーシャル・レスポンス波形検出方法 Expired - Fee Related JP2755375B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/129,904 US5430744A (en) 1993-09-30 1993-09-30 Method and means for detecting partial response waveforms using a modified dynamic programming heuristic
US129904 1998-08-06

Publications (2)

Publication Number Publication Date
JPH07183819A true JPH07183819A (ja) 1995-07-21
JP2755375B2 JP2755375B2 (ja) 1998-05-20

Family

ID=22442134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6206304A Expired - Fee Related JP2755375B2 (ja) 1993-09-30 1994-08-31 動的プログラミングを使用するパーシャル・レスポンス波形検出方法

Country Status (4)

Country Link
US (1) US5430744A (ja)
EP (1) EP0647036A1 (ja)
JP (1) JP2755375B2 (ja)
SG (1) SG43743A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7860181B2 (en) 2006-07-27 2010-12-28 Sony Corporation Decoding apparatus and decoding method

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3639618B2 (ja) * 1994-08-25 2005-04-20 キヤノン株式会社 信号処理装置
US5768285A (en) * 1996-05-31 1998-06-16 National Semiconductor Corporation Circuit for evaluating bit error rate performance of a data decoder having a viterbi detector
JP3344221B2 (ja) * 1996-06-28 2002-11-11 株式会社日立製作所 デジタル信号復号装置及びそれに用いる復号方法
US5938790A (en) * 1997-03-04 1999-08-17 Silicon Systems Research Ltd. Sequence error event detection and correction using fixed block digital sum codes
US6128606A (en) * 1997-03-11 2000-10-03 At&T Corporation Module for constructing trainable modular network in which each module inputs and outputs data structured as a graph
US6192503B1 (en) * 1997-08-14 2001-02-20 Ericsson Inc. Communications system and methods employing selective recursive decording
SG73483A1 (en) * 1997-12-04 2000-06-20 Motorola Inc Method and apparatus for maximum likelihood sequence detection
US6233714B1 (en) 1998-07-29 2001-05-15 International Business Machines Corporation Generalized method and means for defining and operating a (d, k) partial-response ML detector of binary-coded sequences
WO2000018016A1 (en) * 1998-09-18 2000-03-30 Koninklijke Philips Electronics N.V. Partial response maximum likelihood (prml) bit detection apparatus
US6604204B1 (en) 1999-09-30 2003-08-05 Stmicroelectronics, Inc. Circuit and method for recovering synchronization information from a signal
US6492918B1 (en) 1999-09-30 2002-12-10 Stmicroelectronics, Inc. Code word having data bits and code bits and method for encoding data
US6662338B1 (en) 1999-09-30 2003-12-09 Stmicroelectronics, Inc. Parity- sensitive Viterbi detector and method for recovering information from a read signal
US6680986B1 (en) * 1999-11-22 2004-01-20 Intelsat Global Service Corporation Method for implementing shared channel decoder for onboard processing satellites
US6373906B1 (en) 2000-10-26 2002-04-16 International Business Machines Corporation Method and apparatus for Viterbi detection of generalized partial response signals including two-way add/compare/select for improved channel speed
US6377635B1 (en) 2000-10-26 2002-04-23 International Business Machines Corporation Method and apparatus for viterbi detection of generalized partial response signals using partial matched filter and matched filter metrics
US6848074B2 (en) 2001-06-21 2005-01-25 Arc International Method and apparatus for implementing a single cycle operation in a data processing system
US7170947B2 (en) * 2001-07-18 2007-01-30 Massana Research Limited Data receiver
US7225392B2 (en) * 2002-03-04 2007-05-29 Lucent Technologies Inc. Error correction trellis coding with periodically inserted known symbols
US7170946B2 (en) * 2002-03-04 2007-01-30 Lucent Technologies Inc. System and method for reviving catastrophic codes
US7127667B2 (en) * 2002-04-15 2006-10-24 Mediatek Inc. ACS circuit and viterbi decoder with the circuit
US7290200B2 (en) * 2002-07-12 2007-10-30 Stmicroelectronics, Inc. E2PR4 viterbi detector and method for adding a branch metric to the path metric of the surviving path after selecting the surviving path
US7346836B2 (en) 2002-07-12 2008-03-18 Stmicroelectronics, Inc. E2PR4 viterbi detector and method for adding a branch metric to the path metric of the surviving path while selecting the surviving path
JP3634842B2 (ja) 2002-12-27 2005-03-30 株式会社東芝 デジタル信号復号装置及びデジタル信号復号方法
US7213196B2 (en) * 2003-02-04 2007-05-01 International Business Machines Corporation Method and system for indexing a decoder
US7460583B2 (en) * 2003-12-15 2008-12-02 Telefonaktiebolaget Lm Ericsson (Publ) Method for path searching and verification
US10020912B2 (en) 2013-03-13 2018-07-10 Sans R&D, Llc Method and a system for a receiver design in bandwidth constrained communication systems
JP2019057806A (ja) * 2017-09-20 2019-04-11 東芝メモリ株式会社 メモリシステム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6319097A (ja) * 1986-07-11 1988-01-26 ホーチキ株式会社 線路異常監視装置
JPH02501970A (ja) * 1987-01-28 1990-06-28 ラーカル・データ・コミュニケーションズ・インコーポレーテッド データ移動操作の回数を減らしたビタビ復号器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4567464A (en) * 1983-01-28 1986-01-28 International Business Machines Corporation Fixed rate constrained channel code generating and recovery method and means having spectral nulls for pilot signal insertion
US4644564A (en) * 1983-08-05 1987-02-17 International Business Machines Corporation Decoding the output signal of a partial-response class-IV communication or recording device channel
US4571734A (en) * 1983-08-05 1986-02-18 International Business Machines Corporation Method and apparatus for decoding the output signal of a partial-response class-IV communication or recording-device channel
FR2585906B1 (fr) * 1985-08-02 1987-09-25 Battail Gerard Procede de decodage d'un code convolutif et decodeur correspondant
DE3600905A1 (de) * 1986-01-15 1987-07-16 Ant Nachrichtentech Verfahren zum dekodieren von binaersignalen sowie viterbi-dekoder und anwendungen
CA1260143A (en) * 1986-02-24 1989-09-26 Atsushi Yamashita Path trace viterbi decoder
US4847871A (en) * 1987-01-28 1989-07-11 Matsushita Electric Industrial Co., Ltd. Viterbi detector for digital signal
US4884272A (en) * 1988-02-10 1989-11-28 Mcconnell Peter R H Maximum likelihood diversity receiver
JP2960436B2 (ja) * 1989-06-26 1999-10-06 株式会社日立製作所 非線形データ伝送システム用受信器
US5295142A (en) * 1989-07-18 1994-03-15 Sony Corporation Viterbi decoder
US5220570A (en) * 1990-11-30 1993-06-15 The Board Of Trustees Of The Leland Stanford Junior University Programmable viterbi signal processor
GB2267632B (en) * 1991-10-21 1995-04-19 Motorola Inc System and method for calculating a state transition metric in a viterbi equalizer
JP3120511B2 (ja) * 1991-11-21 2000-12-25 ソニー株式会社 ビタビ復号装置
FR2686751B1 (fr) * 1992-01-24 1997-03-28 France Telecom Procede de decodage a maximum de vraisemblance a treillis de decodage sous-echantillonne, et dispositif de decodage correspondant.

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6319097A (ja) * 1986-07-11 1988-01-26 ホーチキ株式会社 線路異常監視装置
JPH02501970A (ja) * 1987-01-28 1990-06-28 ラーカル・データ・コミュニケーションズ・インコーポレーテッド データ移動操作の回数を減らしたビタビ復号器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7860181B2 (en) 2006-07-27 2010-12-28 Sony Corporation Decoding apparatus and decoding method

Also Published As

Publication number Publication date
EP0647036A1 (en) 1995-04-05
SG43743A1 (en) 1997-11-14
US5430744A (en) 1995-07-04
JP2755375B2 (ja) 1998-05-20

Similar Documents

Publication Publication Date Title
JP2755375B2 (ja) 動的プログラミングを使用するパーシャル・レスポンス波形検出方法
US8321771B1 (en) Modified trace-back using soft output viterbi algorithm (SOVA)
EP0852089B1 (en) Apparatus and method for noise-predictive maximum-likelihood (npml) detection
US20070189424A1 (en) Method and apparatus for reduced-state viterbi detection in a read channel of a magnetic recording system
JP2693256B2 (ja) 記録装置用ビタビ等化器及び記録装置
US20070044008A1 (en) ACS circuit and Viterbi decoder with the circuit
US6606728B1 (en) Rate (M/N) code encoder, detector, and decoder for control data
US5548600A (en) Method and means for generating and detecting spectrally constrained coded partial response waveforms using a time varying trellis modified by selective output state splitting
US7380199B2 (en) Method and apparatus for precomputation and pipelined selection of branch metrics in a reduced-state Viterbi detector
JPH11355152A (ja) 加算／比較／選択回路、最尤シ―ケンス検出器、及び加算／比較／選択機能実行方法
US6373413B1 (en) Data decoding apparatus and data decoding method
US6480984B1 (en) Rate (M/N) code encoder, detector, and decoder for control data
JP3634842B2 (ja) デジタル信号復号装置及びデジタル信号復号方法
JP3861409B2 (ja) ディジタル信号再生装置
US7426681B2 (en) Viterbi detector
JP4099730B2 (ja) ディジタル信号再生装置
US5916315A (en) Viterbi detector for class II partial response equalized miller-squared signals
JPH11330985A (ja) 信号復号方法、信号復号回路及びこれを用いた情報伝送通信装置、情報記憶再生装置
US7653154B2 (en) Method and apparatus for precomputation and pipelined selection of intersymbol interference estimates in a reduced-state Viterbi detector
JPH09205373A (ja) ビタビ復号方法及びビタビ復号器
JP3753822B2 (ja) ビタビ復号方法および装置
KR100238322B1 (ko) 비터비 검출방법 및 장치
JP3300246B2 (ja) ビタビ復号器およびそれを用いた信号再生装置
KR19980070857A (ko) 디지탈 자기기록재생장치
JP3318643B2 (ja) ビタビ復号器

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees