JPH07183572A - 半導体発光素子およびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 両端面の間で光が反射することを抑制でき、
かつ、容易に製造できる半導体発光素子およびその製造
方法を提供する。 【構成】 電流阻止層に形成されたストライプ状の第１
貫通溝Ｍ１と、第１貫通溝Ｍ１よりも幅広の第２貫通溝
Ｍ２と、第１貫通溝Ｍ１の上の平坦部４ａと、第２貫通
溝Ｍ２の上の窪み部４ｂとを含む活性層４を備えた。 【効果】 活性層４の窪み部４ｂが曲がり導波路となる
から、光の反射が抑えられる。幅広の溝Ｍ２を形成した
から、窪み部４ｂを容易に形成できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光応用計測機器である
光ファイバジャイロ等の光源として用いられる半導体発
光素子(スーパールミネッセントダイオード等)およびそ
の製造方法に関する。

【０００２】

【従来の技術】従来、この種の半導体発光素子として
は、図５に示すものがある。

【０００３】図５(Ａ)に示す構造のスーパールミネッセ
ントダイオード(ＳＬＤ)は、活性層５１と、この活性層
５１を挟むクラッド層５２，５３を有し、両端面に低反
射率コート５０，５０が形成されている。上記低反射率
コート５０，５０が上記両端面での光の反射率を低減し
て、ファブリペロ(ＦＰ)モード発振を抑制するようにし
ている。

【０００４】上記構造のＳＬＤでは、上記低反射率コー
ト５０だけでＦＰモード発振を抑制しなくてはならない
から、上記低反射率コート５０を、広い波長領域にわた
って十分に低い反射率にしなくてはならない。ところ
が、広い波長領域にわたって十分に低い反射率を有する
低反射率コートを作製することは困難であるという問題
がある。

【０００５】また、図５(Ｂ)に示す構造のＳＬＤは、活
性層５５が構成する導波路が、光出射端面５６に対する
垂直方向から傾いているものである。なお、５７は低反
射率コートである。

【０００６】この構造のＳＬＤは、導波路が光出射端面
に対して斜めにすることによって、この光出射端面での
実効的な反射率を低減させて、両端面間で共振器が構成
され難くし、ＦＰモード発振を抑制している。

【０００７】しかし、この構造のＳＬＤは、光の出射方
向が素子端面に垂直でないため、光ファイバと高い結合
効率を得るのは困難である。

【０００８】また、図５(Ｃ)に示す構造のＳＬＤは、基
板６０の上にクラッド層６１と活性層６２とクラッド層
６３とが順に形成されており、後端面５８付近に埋め込
みウインド部５９が形成されている。なお、６５は低反
射率コートである。

【０００９】この構造のＳＬＤは、上記埋め込みウイン
ド部５９で光を広がらせて、後端面５８での実効的な反
射率を低減させ、反射光を抑えるようにしている。しか
し、上記埋め込みウインド部５９を作製することは困難
であるという問題がある。

【００１０】また、図５(Ｄ)に示す構造のＳＬＤは、初
めに、液相成長によって、ＤＨ(ダブルヘテロダイン)構
造６８を形成し、次に、メサエッチングによって曲がり
導波路６７を形成する。

【００１１】この構造のＳＬＤは、上記曲がり導波路６
７によって、ＦＰモード発振を抑制している。しかし、
上記曲がり導波路６７を形成するためにメサエッチング
を行うときに、マスクの下へエッチング液が染み込むの
で、曲がり導波路６７の形状をマスクに忠実な形状に形
成することが困難になる。このため、２回目の液相成長
すなわち電流挟搾および横モードを制御するための埋め
込み成長において、メサ型の上記曲がり導波路６７の形
状が壊れたり、埋め込み層の層厚の調整が困難になると
いう欠点がある。

【００１２】

【発明が解決しようとする課題】そこで、この発明の目
的は、両端面の間で光が反射することを抑制でき、か
つ、容易に製造できる半導体発光素子およびその製造方
法を提供することにある。

【００１３】

【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明の半導体発光素子は、第１導
電型の半導体基板の上に形成された第２導電型の電流阻
止層と、上記電流阻止層に形成され、上記電流阻止層の
積層方向と垂直な方向の一端から他端に向かって所定の
長さだけ延び、かつ、上記第１導電型の半導体基板に達
する深さのストライプ状の第１貫通溝と、上記電流阻止
層に形成され、上記第１貫通溝の終端から上記電流阻止
層の他端まで延び、かつ、上記第１導電型の半導体基板
に達する深さを有し、上記第１貫通溝よりも幅広の第２
貫通溝と、上記電流阻止層と第１貫通溝の上に位置する
平坦部と、上記第２貫通溝の上に位置し、上記平坦部に
比べて第２貫通溝の深さ方向に窪んでいる窪み部とを含
む第１導電型の活性層とを備えたことを特徴としてい
る。

【００１４】また、請求項２に記載の発明は、第１導電
型の半導体基板の上に形成された第２導電型の電流阻止
層と、上記電流阻止層に形成され、上記電流阻止層の積
層方向と垂直な方向の一端から他端に向かって所定の長
さだけ延び、かつ、上記第１導電型の半導体基板に達す
る深さのストライプ状の貫通溝と、上記電流阻止層に形
成され、上記貫通溝の終端から上記電流阻止層の他端ま
で延び、深さが上記第１導電型の半導体基板まで達さ
ず、上記貫通溝よりも幅広の非貫通溝と、上記電流阻止
層と貫通溝の上に位置する平坦部と、上記非貫通溝の上
に位置し、上記平坦部に比べて上記非貫通溝の深さ方向
に窪んでいる窪み部とを含む第１導電型の活性層とを備
えたことを特徴としている。

【００１５】また、請求項３に記載の発明の半導体発光
素子の製造方法は、第１導電型の半導体基板の上に、第
２導電型の電流阻止層を形成し、上記電流阻止層の積層
方向と垂直な方向の一端から他端に向かって所定の長さ
だけ延び、かつ、上記第１導電型の半導体基板に達する
深さのストライプ状の第１貫通溝と、上記第１貫通溝の
終端から上記電流阻止層の他端まで延び、かつ、上記第
１導電型の半導体基板に達する深さを有し、上記第１貫
通溝よりも幅広の第２貫通溝とを形成し、上記電流阻止
層と第１貫通溝の上に位置する平坦部と、上記第２貫通
溝の上に位置し、上記平坦部に比べて第２貫通溝の深さ
方向に窪んでいる窪み部とを含む第１導電型の活性層を
形成することを特徴としている。

【００１６】また、請求項４の発明の半導体発光素子の
製造方法は、第１導電型の半導体基板の上に第２導電型
の電流阻止層を形成し、上記電流阻止層の積層方向と垂
直な方向の一端から他端に向かって所定の長さだけ延
び、かつ、上記第１導電型の半導体基板に達する深さの
ストライプ状の貫通溝と、上記貫通溝の終端から上記電
流阻止層の他端まで延び、深さが上記第１導電型の半導
体基板まで達さず、上記貫通溝よりも幅広の非貫通溝を
形成し、上記電流阻止層と貫通溝の上に位置する平坦部
と、上記非貫通溝の上に位置し、上記平坦部に比べて上
記非貫通溝の深さ方向に窪んでいる窪み部とを含む第１
導電型の活性層を形成することを特徴としている。

【００１７】また、請求項５の発明は、請求項３または
４に記載の半導体発光素子の製造方法において、積層方
向と垂直な方向の一端に位置する光出射面と、積層方向
と垂直な方向の他端に位置する後端面とに低反射率コー
トを形成することを特徴としている。

【００１８】

【作用】請求項１の発明は、上記電流阻止層に形成され
た第２貫通溝は、上記電流阻止層に形成された第１貫通
溝に比べて幅広であるから、上記第２貫通溝の上に形成
された活性層は、上記第１貫通溝の上に形成された活性
層に比べて、容易に溝内に窪む。すなわち、上記活性層
は、上記電流阻止層と第１貫通溝の上に位置する平坦部
と、上記第２貫通溝の上に位置し、上記平坦部に比べて
第２貫通溝の深さ方向に窪んでいる窪み部とが容易に形
成される。

【００１９】そして、上記活性層の平坦部から上記窪み
部に進んだ光は、平行方向から下降方向に進行方向が変
えられるときに、この活性層から放射されて減衰させら
れる。そして、上記窪み部を進んで後端面に達した光
は、この後端面で反射されて再び上記平坦部に向かう
が、この反射光は、窪み部から平坦部に向かう途中で進
行方向が変化させられて放射されるから、平坦部にはほ
とんど到達しない。

【００２０】つまり、請求項１の発明によれば、上記窪
み部を含む非励起領域において実効的な反射率が低減さ
せられ、反射光を抑えられる。

【００２１】したがって、請求項１の発明の半導体発光
素子は、両端面の間で光が反射することが抑制され、か
つ、容易に製造される。

【００２２】また、請求項２の発明の半導体発光素子
は、電流阻止層に形成された非貫通溝は、上記電流阻止
層に形成された貫通溝に比べて幅広であるから、上記非
貫通溝の上に形成された活性層は、上記貫通溝の上に形
成された活性層に比べて、容易に溝内に窪む。すなわ
ち、上記活性層は、上記電流阻止層と上記貫通溝の上に
位置する平坦部と、上記非貫通溝の上に位置し、上記平
坦部に比べて非貫通溝の深さ方向に窪んでいる窪み部と
が容易に形成される。

【００２３】そして、上記活性層の平坦部から上記窪み
部に進んだ光は、平行方向から下降方向に進行方向が変
えられるときに、この活性層から放射されて減衰させら
れる。そして、上記窪み部を進んで後端面に達した光
は、この後端面で反射されて再び上記平坦部に向かう
が、この反射光は、窪み部から平坦部に向かう途中で進
行方向が変化させられて放射されるから、平坦部にはほ
とんど到達しない。

【００２４】つまり、請求項２の発明によれば、上記窪
み部を含む非励起領域において実効的な反射率が低減さ
せられ、反射光を抑えられる。

【００２５】したがって、請求項２の発明の半導体発光
素子は、両端面の間で光が反射することが抑制され、か
つ、容易に製造される。

【００２６】また、請求項３の発明の半導体発光素子の
製造方法によれば、上記第２貫通溝を、上記第１導電型
の半導体基板に達する深さの第１貫通溝よりも幅広に形
成するから、上記第２貫通溝の上に形成される活性層
は、上記第１貫通溝の上に形成される活性層に比べて溝
の深さ方向に窪ませられ易い。従って、請求項３の製造
方法によれば、第１貫通溝の上に位置する活性層の平坦
部と、この平坦部に比べて溝の深さ方向に窪んでいる活
性層の窪み部とを形成することが容易になる。上記活性
層の平坦部から上記窪み部に進んだ光は、平行方向から
下降方向に進行方向が変えられるときに、この活性層か
ら放射されて減衰させられる。そして、上記窪み部を進
んで後端面に達した光は、この後端面で反射されて再び
上記平坦部に向かうが、この反射光は、窪み部から平坦
部に向かう途中で進行方向が変化させられて放射される
から、平坦部にはほとんど到達しない。つまり、上記窪
み部を含む非励起領域において実効的な反射率が低減さ
せられ、反射光を抑えられる。したがって、請求項３の
発明の半導体発光素子の製造方法によれば、両端面の間
で光が反射することが抑制される半導体発光素子を容易
に製造できる。

【００２７】また、請求項４の発明の半導体発光素子の
製造方法によれば、上記非貫通溝を、上記第１導電型の
半導体基板に達する貫通溝よりも幅広に形成するから、
上記非貫通溝の上に形成される活性層は、上記貫通溝の
上に形成される活性層に比べて溝の深さ方向に窪ませら
れ易い。したがって、請求項４の製造方法によれば、貫
通溝の上に位置する活性層の平坦部と、上記非貫通溝の
上に位置し上記平坦部に比べて溝の深さ方向に窪んでい
る活性層の窪み部とを容易に形成できる。

【００２８】そして、上記活性層の平坦部から上記窪み
部に進んだ光は、平行方向から下降方向に進行方向が変
えられるときに、この活性層から放射されて減衰させら
れる。更に、上記窪み部を進んで後端面に達した光は、
この後端面で反射されて再び上記平坦部に向かうが、こ
の反射光は、窪み部から平坦部に向かう途中で進行方向
が変化させられて放射されるから、平坦部にはほとんど
到達しない。つまり、上記窪み部を含む非励起領域にお
いて実効的な反射率が低減させられ、反射光を抑えられ
る。したがって、請求項４の発明の半導体発光素子の製
造方法によれば、両端面の間で光が反射することが抑制
される半導体発光素子を容易に製造できる。

【００２９】また、請求項５の発明の半導体発光素子の
製造方法は、積層方向と垂直な方向の一端に位置する光
出射面と、積層方向と垂直な方向の他端に位置する後端
面とに低反射率コートを形成するので、両端面間の光の
反射が特に抑制される半導体発光素子を製造できる。

【００３０】

【実施例】以下、本発明を図示の実施例により詳細に説
明する。

【００３１】〔第１実施例〕図１(Ａ)に、本発明の半導
体発光素子の第１実施例を積層方向の上方から見た上面
を示す。図１(Ａ)において、７は光出射端面、８は後端
面、２１および２２は低反射率コートであり、破線は導
波路の輪郭を示している。図１(Ａ)に示すように、利得
領域にある導波路は幅細になっており、非励起領域にあ
る導波路は幅広になっている。また、図１(Ｂ)に、図１
(Ａ)のＡ−Ａ断面を示し、図１(Ｃ)に図１(Ａ)のＢ−Ｂ
断面を示す。

【００３２】上記第１実施例の構造を、上記第１実施例
の製造工程を説明しながら説明する。まず、Ｐ型ＧaＡs
基板１上に液相エピタキシャル(ＬＰＥ)法にてＮ型Ａlx
Ｇa_1-xＡs(０≦x≦１)電流阻止層２を積層する。次に、
このＮ型ＡlxＧa_1-xＡs(０≦x≦１)電流阻止層２上にレ
ジストを塗布する。次に、周知のフォトエッチング工程
を用いて、図１(Ａ)に破線で示した導波路の形状に対応
するストライプ状の領域にあるレジストを除去し、レジ
スト除去部を形成する。たとえば、上記レジスト除去部
は、利得領域においては幅を４μｍにし、非励起領域に
おいては幅を１０μｍにする。

【００３３】その後、上記レジスト除去部を有するレジ
ストを、硫酸系エッチング液を用いて、Ｎ型ＡlxＧa_1-x
Ａs電流阻止層２を貫通する深さまでエッチングする。
このエッチングによって、幅細であって断面が逆三角形
状である図１(Ｂ)に示す第１貫通溝Ｍ１が図１(Ａ)の利
得領域に形成され、幅広であって断面がバスタブ形状で
ある図１(Ｃ)に示す第２貫通溝Ｍ２が図１(Ａ)の非励起
領域に形成される。その後レジストを除去する。

【００３４】次に、上記第１貫通溝Ｍ１，第２貫通溝Ｍ
２および電流阻止層２の上に、ＬＰＥ(液相エピタキシ
ャル)法にて、Ｐ型ＡlyＧa_1-yＡs(１≦y≦１)クラッド
層３、Ｐ型ＡlzＧa_1-zＡs(０≦z≦１)活性層４、Ｎ型Ａ
lyＧa_1-yＡsクラッド層５、Ｎ型ＧaＡsキャップ層６を
順次積層する。

【００３５】このＬＰＥ法による積層において、クラッ
ド層３は、幅Ｗ１の幅細の第１貫通溝Ｍ１の上では、図
１(Ｂ)に示すように第１貫通溝Ｍ１を埋めて平坦な平坦
部３ａになる一方、幅Ｗ２(Ｗ２＞Ｗ１)の幅広の第２貫
通溝Ｍ２の上では、図１(Ｃ)に示すように第２貫通溝Ｍ
２を完全に埋めることができず溝深さ方向に窪んだ窪み
部３ｂになる。したがって、上記クラッド層３の上に形
成された活性層４は、平坦部３ａの上では平坦に成長し
て平坦部４ａになる一方、窪み部３ｂの上では窪んだ状
態で成長して窪み部４ｂになる。このように、上記第１
貫通溝Ｍ１と第２貫通溝Ｍ２を形成したから、活性層４
に平坦部４ａと窪み部４ｂを容易に形成できる。活性層
４が平坦部４ａと窪み部４ｂを有するから、図１(Ａ)の
Ｃ−Ｃ断面を示す図２に示すように、利得領域の終端か
ら非励起領域に延びる段差部２４が形成される。この段
差部２４を含む活性層４が曲がり導波路を構成してい
る。

【００３６】すなわち、電流阻止層２に対して、通常よ
く用いられているフォトリソグラフィ技術を使用して、
幅細の第１貫通溝Ｍ１と幅広の第２貫通溝Ｍ２を作製す
ることにより、液晶成長法を用いて活性層４に簡単に所
望の段差部２４を作りつけることができる。したがっ
て、この実施例によれば、非常に簡単な成長およびウエ
ハプロセスで活性層４の段差部２４を形成することがで
きるから、大量生産が可能である。

【００３７】その後、上記Ｐ型ＧaＡs基板１下面にＰ型
電極９を形成し、Ｎ型ＧaＡsキャップ層６上面にＮ型電
極１０を形成する。

【００３８】次に、上述の様に形成したウエハを劈開し
て光出射端面７と後端面８を形成する。次に、両端面７
と８に、Ａl₂Ｏ₃等で構成した低反射率コート２１と２
２を形成し、例えば３００μm×５００μmのチップサイ
ズにチップ化する。

【００３９】このようにして作製された半導体発光素子
は、図１(Ａ)のＣ−Ｃ断面を示す図２に示すように、活
性層４は、利得領域では平坦である一方、非励起領域で
は下方へ窪んでいる。すなわち、活性層４には、段差部
２４が作りつけられている。したがって、図２に示すよ
うに、利得領域で発生して非励起領域に向かった光り
は、活性層４の段差部２４で放射される。さらに、光
は、非励起領域では上記活性層４が構成する導波路で、
吸収させられて減衰させながら後端面に達する。そし
て、後端面８で反射された光は、上記段差部２４がある
から、再び利得領域に入射する可能性は極めて小さい。
このように、上記第１実施例によれば、非励起領域にお
いて実効的な反射率を低減させて、反射光を抑えること
ができる。

【００４０】また、上記第１実施例は、両端面７と８に
低反射率コート２１と２２を形成したので、光出力を増
加させることができると共にＦＰ(ファブリペロ)モード
発振を抑制することができる。

【００４１】また、上記第１実施例は、電流通路となる
第１貫通溝Ｍ１を逆三角形状にして内部電流挟搾構造に
したから、電流の閉じ込め効果が高い。したがって、低
電流で動作する半導体発光素子を実現できる。

【００４２】〔第２実施例〕次に、図３に本発明の半導
体発光素子の第２実施例を示す。この第２実施例は、図
３(Ａ)に、第２実施例を積層方向の上方から見た上面を
示す。図３(Ａ)において３７は光出射端面、３８は後端
面、４１および４２は低反射率コートであり、破線は導
波路の輪郭を示している。図３(Ａ)に示すように、利得
領域にある導波路は幅細になっており、非励起領域にあ
る導波路は幅広になっている。また、図３(Ｂ)に、図３
(Ａ)のＡ−Ａ断面を示し、図３(Ｃ)に図３(Ａ)のＢ−Ｂ
断面を示す。

【００４３】上記第２実施例の構造を、上記第２実施例
の製造工程を説明しながら説明する。まず、Ｐ型ＧaＡs
基板３１上に液相エピタキシャル(ＬＰＥ)法にてＮ型Ａ
lxＧa_1-xＡs(０≦x≦１)電流阻止層３２を積層する。こ
の電流阻止層３２は、利得領域では図３(Ｂ)に示すよう
に薄く形成され、非励起領域では図３(Ｃ)に示すように
厚く形成されている。

【００４４】次に、このＮ型ＡlxＧa_1-xＡs(０≦x≦１)
電流阻止層３２上に、レジストを塗布する。次に、周知
のフォトエッチング工程を用いて、図３(Ａ)に破線で示
した導波路の形状に対応するストライプ状の領域にある
レジストを除去し、レジスト除去部を形成する。たとえ
ば、上記レジスト除去部は、利得領域においては幅を４
μｍにし、非励起領域においては幅を１０μｍにする。

【００４５】その後、上記レジスト除去部を有するレジ
ストを、硫酸系エッチング液を用いて、Ｎ型ＡlxＧa_1-x
Ａs電流阻止層３２を貫通する深さまでエッチングす
る。このエッチングによって、幅細であって断面が逆三
角形状である図３(Ｂ)に示す貫通溝Ｍ１０が図３(Ａ)の
利得領域に形成され、幅広であって断面がバスタブ形状
である図３(Ｃ)に示す非貫通溝Ｍ２０が図３(Ａ)の非励
起領域に形成される。その後レジストを除去する。非励
起領域の電流阻止層３２は、利得領域の電流阻止層３２
よりも厚いから、非励起領域では電流阻止層３２を貫通
しない非貫通溝Ｍ２０が形成されるのである。

【００４６】次に、上記貫通溝Ｍ１０，非貫通溝Ｍ２０
および電流阻止層３２の上に、ＬＰＥ（液相エピタキシ
ャル)法にて、Ｐ型ＡlyＧa_1-yＡs(１≦y≦１)クラッド
層３３、Ｐ型ＡlzＧa_1-zＡs(０≦z≦１)活性層３４、Ｎ
型ＡlyＧa_1-yＡsクラッド層３５、Ｎ型ＧaＡsキャップ
層３６を順次積層する。

【００４７】このＬＰＥ法による積層において、クラッ
ド層３３は、幅Ｗ１０の幅細の貫通溝Ｍ１０の上では、
図３(Ｂ)に示すように貫通溝Ｍ１０を埋めて平坦な平坦
部３３ａになる一方、幅Ｗ２０(Ｗ２０＞Ｗ１０)の幅広
の非貫通溝Ｍ２０の上では、図３(Ｃ)に示すように非貫
通溝Ｍ２０を完全に埋めることができず溝深さ方向に窪
んだ窪み部３３ｂになる。したがって、上記クラッド層
３３の上に形成された活性層３４は、平坦部３３ａの上
では平坦に成長して平坦部３４ａになる一方、窪み部３
３ｂの上では窪んだ状態で成長して窪み部３４ｂにな
る。このように、上記貫通溝Ｍ１０と非貫通溝Ｍ２０を
形成したから、活性層３４に平坦部３４ａと窪み部３４
ｂを容易に形成できる。活性層３４が平坦部３４ａと窪
み部３４ｂを有するから、図３(Ａ)のＣ−Ｃ断面を示す
図４に示すように、利得領域の終端から非励起領域に延
びる段差部４４が形成される。この段差部４４を含む活
性層３４が曲がり導波路を構成している。

【００４８】このように、電流阻止層３２に対して、通
常よく用いられているフォトリソグラフィ技術を使用し
て、幅細の貫通溝Ｍ１０と幅広の非貫通溝Ｍ２０を作製
することにより、液晶成長法を用いて活性層３４に簡単
に所望の段差部４４を作りつけることができる。したが
って、この実施例によれば、非常に簡単な成長およびウ
エハプロセスで活性層３４の段差部４４を形成すること
ができるから、大量生産が可能である。

【００４９】その後、上記Ｐ型ＧaＡs基板３１下面にＰ
型電極３９を形成し、Ｎ型ＧaＡsキャップ層３６上面に
Ｎ型電極４０を形成する。

【００５０】次に、上述の様に形成したウエハを劈開し
て光出射端面３７と後端面３８を形成する。次に、両端
面３７と３８に、Ａl₂Ｏ₃等で構成した低反射率コート
４１と４２を形成し、例えば３００μm×５００μmのチ
ップサイズにチップ化する。

【００５１】このようにして作製された半導体発光素子
は、図３(Ａ)のＣ−Ｃ断面を示す図４に示すように、活
性層３４は、利得領域では平坦である一方、非励起領域
では下方へ窪んでいる。すなわち、活性層３４には、段
差部４４が作りつけられている。したがって、図４に示
すように、利得領域で発生して非励起領域に向かった光
りは、活性層３４の段差部４４で放射される。さらに、
光は、非励起領域では上記活性層３４が構成する導波路
で、吸収させられて減衰させながら後端面に達する。そ
して、後端面３８で反射された光は、上記段差部４４が
あるから、再び利得領域に入射する可能性は極めて小さ
い。このように、上記第２実施例によれば、非励起領域
において実効的な反射率を低減させて、反射光を抑える
ことができる。

【００５２】また、上記第２実施例は、両端面３７と３
８に低反射率コート４１と４２を形成したので、光出力
を増加させることができると共にＦＰ(ファブリペロ)モ
ード発振を抑制することができる。

【００５３】また、上記第２実施例は、電流通路となる
貫通溝Ｍ１０の断面形状を逆三角形状にして内部電流挟
搾構造にしたから、電流の閉じ込め効果が高い。従っ
て、低電流で動作する半導体発光素子を実現できる。

【００５４】尚、上記第１実施例および第２実施例の半
導体発光素子は、ＡlＧaＡs系の半導体材料で作製され
たが、ＡlＧaＡs系以外の半導体材料で作製されてもよ
い。

【００５５】

【発明の効果】以上より明らかなように、請求項１の発
明の半導体発光素子は、電流阻止層に形成された第２貫
通溝は、電流阻止層に形成された第１貫通溝に比べて幅
広であるから、活性層は、電流阻止層と第１貫通溝の上
に位置する平坦部と、第２貫通溝の上に位置し、平坦部
に比べて第２貫通溝の深さ方向に窪んでいる窪み部とを
容易に形成できる。

【００５６】この窪み部で光が減衰させられるから、窪
み部を含む非励起領域において実効的な反射率を低減で
き、反射光を抑えることができる。したがって、請求項
１の発明の半導体発光素子は、両端面の間で光が反射す
ることを抑制でき、かつ、容易に製造できる。

【００５７】また、請求項２の発明の半導体発光素子
は、電流阻止層に形成された非貫通溝が、電流阻止層に
形成された貫通溝に比べて幅広であるから、活性層は、
電流阻止層と貫通溝の上に位置する平坦部と、非貫通溝
の上に位置し、平坦部に比べて非貫通溝の深さ方向に窪
んでいる窪み部とを容易に形成できる。

【００５８】この窪み部で光が減衰させられるから、窪
み部を含む非励起領域において実効的な反射率を低減で
き、反射光を抑えることができる。したがって、請求項
２の発明の半導体発光素子は、両端面の間で光が反射す
ることを抑制でき、かつ、容易に製造できる。

【００５９】また、請求項３の発明の半導体発光素子の
製造方法によれば、第２貫通溝を、第１導電型の半導体
基板に達する深さの第１貫通溝よりも幅広に形成するか
ら、第２貫通溝の上に形成される活性層は、第１貫通溝
の上に形成される活性層に比べて溝の深さ方向に窪ませ
られ易い。従って、請求項３の製造方法によれば、第１
貫通溝の上に位置する活性層の平坦部と、この平坦部に
比べて溝の深さ方向に窪んでいる活性層の窪み部とを形
成することを容易にできる。そして、上記窪み部を含む
非励起領域において実効的な反射率を低減でき、反射光
を抑えることができる。従って、請求項３の発明の半導
体発光素子の製造方法によれば、両端面の間で光が反射
することを抑制できる半導体発光素子を容易に製造でき
る。

【００６０】また、請求項４の発明の半導体発光素子の
製造方法によれば、非貫通溝を、第１導電型の半導体基
板に達する貫通溝よりも幅広に形成するから、非貫通溝
の上に形成される活性層は、貫通溝の上に形成される活
性層に比べて溝の深さ方向に窪ませられ易い。したがっ
て、請求項４の製造方法によれば、貫通溝の上に位置す
る活性層の平坦部と、非貫通溝の上に位置し平坦部に比
べて溝の深さ方向に窪んでいる活性層の窪み部とを容易
に形成できる。この窪み部で光が減衰させられるから、
窪み部を含む非励起領域において実効的な反射率を低減
させることができ、反射光を抑えることができる。従っ
て、請求項４の発明の半導体発光素子の製造方法によれ
ば、両端面の間で光が反射することを抑制できる半導体
発光素子を容易に製造できる。

【００６１】また、請求項５の発明の半導体発光素子の
製造方法は、積層方向と垂直な方向の一端に位置する光
出射面と、積層方向と垂直な方向の他端に位置する後端
面とに低反射率コートを形成するので、両端面間の光の
反射を特に抑制できる半導体発光素子を製造できる。

【００６２】このように、本発明によれば、前述したよ
うな簡単な成長及びウェハプロセス工程によって曲がり
導波路を形成することができる。また、前述したような
簡単な成長及びウェハプロセス工程によって内部に利得
領域と非励起吸収領域を持つ半導体発光素子を作製でき
る。

【図面の簡単な説明】

【図１】 図１（Ａ)は本発明の半導体発光素子の第１
実施例の上面図であり、図１(Ｂ)は図１(Ａ)のＡ−Ａ断
面図(利得領域の断面図)であり、図１(Ｃ)は図１(Ａ)の
Ｂ−Ｂ断面図(非励起吸収領域の断面図)である。

【図２】 図１のＣ−Ｃ断面図である。

【図３】 図３(Ａ）は本発明の半導体発光素子の第２
実施例の上面図であり、図３(Ｂ)は図３(Ａ)のＤ−Ｄ断
面図(利得領域の断面図)であり、図３(Ｃ)は図３(Ａ)の
Ｅ−Ｅ断面図(非励起吸収領域の断面図)である。

【図４】 図３(Ａ)のＦ−Ｆ断面図である。

【図５】 従来の半導体発光素子(スパールミネッセン
トダイオード)の概略図である。

【符号の説明】

１，３１…Ｐ型ＧaＡs基板、 ２，３２…Ｎ型ＡlxＧa_1-xＡs(０≦x≦１)電流阻止層、 ３，３３…Ｐ型ＡlyＧa_1-yＡs(０≦y≦１)クラッド層、 ４，３４…Ｐ型ＡlzＧa_1-zＡs(０≦z≦１)活性層、 ４ａ，３４ａ…平坦部、４ｂ，３４ｂ…窪み部、 ５，３５…Ｎ型ＡlyＧa_1-yＡsクラッド層、 ６，３６…Ｎ型ＧaＡsキャップ層、 ７，３７…光出射端面、８，３８…後端面、９，３９…
Ｐ型電極、 １０，４０…Ｎ型電極、２１，２２…低反射率コート、 Ｍ１…第１貫通溝、Ｍ２…第２貫通溝、Ｍ１０…貫通
溝、Ｍ２０…非貫通溝、２４，４４…段差部。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 第１導電型の半導体基板の上に形成され
   た第２導電型の電流阻止層と、 上記電流阻止層に形成され、上記電流阻止層の積層方向
   と垂直な方向の一端から他端に向かって所定の長さだけ
   延び、かつ、上記第１導電型の半導体基板に達する深さ
   のストライプ状の第１貫通溝と、 上記電流阻止層に形成され、上記第１貫通溝の終端から
   上記電流阻止層の他端まで延び、かつ、上記第１導電型
   の半導体基板に達する深さを有し、上記第１貫通溝より
   も幅広の第２貫通溝と、 上記電流阻止層と第１貫通溝の上に位置する平坦部と、
   上記第２貫通溝の上に位置し、上記平坦部に比べて第２
   貫通溝の深さ方向に窪んでいる窪み部とを含む第１導電
   型の活性層とを備えたことを特徴とする半導体発光素
   子。
2. 【請求項２】 第１導電型の半導体基板の上に形成され
   た第２導電型の電流阻止層と、 上記電流阻止層に形成され、上記電流阻止層の積層方向
   と垂直な方向の一端から他端に向かって所定の長さだけ
   延び、かつ、上記第１導電型の半導体基板に達する深さ
   のストライプ状の貫通溝と、 上記電流阻止層に形成され、上記貫通溝の終端から上記
   電流阻止層の他端まで延び、深さが上記第１導電型の半
   導体基板まで達さず、上記貫通溝よりも幅広の非貫通溝
   と、 上記電流阻止層と貫通溝の上に位置する平坦部と、上記
   非貫通溝の上に位置し、上記平坦部に比べて上記非貫通
   溝の深さ方向に窪んでいる窪み部とを含む第１導電型の
   活性層とを備えたことを特徴とする半導体発光素子。
3. 【請求項３】 第１導電型の半導体基板の上に、第２導
   電型の電流阻止層を形成し、 上記電流阻止層の積層方向と垂直な方向の一端から他端
   に向かって所定の長さだけ延び、かつ、上記第１導電型
   の半導体基板に達する深さのストライプ状の第１貫通溝
   と、上記第１貫通溝の終端から上記電流阻止層の他端ま
   で延び、かつ、上記第１導電型の半導体基板に達する深
   さを有し、上記第１貫通溝よりも幅広の第２貫通溝とを
   形成し、 上記電流阻止層と第１貫通溝の上に位置する平坦部と、
   上記第２貫通溝の上に位置し、上記平坦部に比べて第２
   貫通溝の深さ方向に窪んでいる窪み部とを含む第１導電
   型の活性層を形成することを特徴とする半導体発光素子
   の製造方法。
4. 【請求項４】 第１導電型の半導体基板の上に第２導電
   型の電流阻止層を形成し、 上記電流阻止層の積層方向と垂直な方向の一端から他端
   に向かって所定の長さだけ延び、かつ、上記第１導電型
   の半導体基板に達する深さのストライプ状の貫通溝と、
   上記貫通溝の終端から上記電流阻止層の他端まで延び、
   深さが上記第１導電型の半導体基板まで達さず、上記貫
   通溝よりも幅広の非貫通溝を形成し、 上記電流阻止層と貫通溝の上に位置する平坦部と、上記
   非貫通溝の上に位置し、上記平坦部に比べて上記非貫通
   溝の深さ方向に窪んでいる窪み部とを含む第１導電型の
   活性層を形成することを特徴とする半導体発光素子の製
   造方法。
5. 【請求項５】 請求項３または４に記載の半導体発光素
   子の製造方法において、 積層方向と垂直な方向の一端に位置する光出射面と、積
   層方向と垂直な方向の他端に位置する後端面とに低反射
   率コートを形成することを特徴とする半導体発光素子の
   製造方法。