JPH07183447A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH07183447A
JPH07183447A JP5324971A JP32497193A JPH07183447A JP H07183447 A JPH07183447 A JP H07183447A JP 5324971 A JP5324971 A JP 5324971A JP 32497193 A JP32497193 A JP 32497193A JP H07183447 A JPH07183447 A JP H07183447A
Authority
JP
Japan
Prior art keywords
island
semiconductor chip
semiconductor device
bonding pad
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5324971A
Other languages
English (en)
Inventor
Naoyuki Murai
直幸 村井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP5324971A priority Critical patent/JPH07183447A/ja
Publication of JPH07183447A publication Critical patent/JPH07183447A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【目的】半導体チップ，アイランド，Ａｕワイヤおよび
封止樹脂で構成される半導体装置を信頼性を損ねること
なく薄型化する。 【構成】アイランド吊り部４にプレス加工を行い、アイ
ランド２が周囲のリード３よりも上方に位置するように
折りまげ、アイランド２の下面にボンディングパッド６
の面が上面となるようにして半導体チップ１を接着す
る。この際、アイランド２の寸法は半導体チップ１の寸
法より小さくし、かつ、アイランド２周囲からボンディ
ングパッド６が露出するようにする。この後、ボンディ
ングパッド６とリード３をＡｕワイヤ５で電気的に接続
し、封止樹脂８にて封止を行ってパッケージを完了す
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
薄型樹脂パッケージ構造の半導体装置に関する。
【０００２】
【従来の技術】従来、図３（ａ），（ｂ）に示すよう
に、アイランド２上に金属ペースト９で固着した半導体
チップ１をワイヤボンディング技術にてボンディングワ
イヤ（以下、Ａｕワイヤと記す）５をリードフレームの
リード３に電気的に接続して封止樹脂８にて封止しパッ
ケージを形成する際に、封止樹脂８の厚みを薄くしても
リードフレームにおけるアイランド吊り部４のディプレ
ス量（曲げ量）のばらつきに左右されることなく封止樹
脂８にて封止する方法として、半導体チップ１の下面と
封止樹脂８の下面との間隔又は半導体チップ１の上面と
封止樹脂８の上面との間隔を一定に保つために、半導体
チップ１または半導体チップ１を固定するアイランド２
の一部を上方または下方の少なくとも一方の金型に設け
た突起に対して押さえつけるようにして樹脂封止する半
導体装置のモールド方法がある（例えば、特開平４−１
９６１４１号公報参照）。
【０００３】
【発明が解決しようとする課題】この従来の半導体装置
のモールド方法では、パッケージの内部構造が高位にあ
るものから順にＡｕワイヤ，半導体チップ，アイランド
の構成になっているためにパッケージの厚みはＡｕワイ
ヤの高さ，半導体チップの厚み，アイランドの厚み、そ
れに封止樹脂の厚み分を足し合わせたものとなってお
り、それらの各構成部位をそれぞれ薄くしたくとも半導
体装置の製造上の制約があって、パッケージをさらに薄
くすることが困難であった。また薄くしたとしても樹脂
封止後に半導体チップまたはアイランドの一部が露出し
てしまう構造であるため、外部からの水分の侵入によっ
てパッケージの信頼性が低下するという問題点があっ
た。
【０００４】本発明の目的は、パッケージの薄型化が可
能で信頼性の高い半導体装置を提供することにある。
【０００５】
【課題を解決するための手段】本発明は、半導体チップ
と、この半導体チップを固定するアイランドと、このア
イランドに接続しこのアイランドを支持するアイランド
吊り部と、前記アイランドの周囲に間隔をおいて配置さ
れた複数のリードと、前記半導体チップのボンディング
パッドと前記リードの先端とを接続するボンディングワ
イヤと、このボンディングワイヤと前記半導体チップと
前記リードの一部と前記アイランド吊り部の一部を封止
する封止樹脂とを有する半導体装置において、前記アイ
ランドは前記半導体チップの面積よりも小さく、かつ、
前記半導体チップの固定面側に突出した凸状に形成され
ており、前記半導体チップは前記ボンディングパッドが
前記固定面側で露出するように固定されている。
【０００６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【０００７】図１（ａ），（ｂ）は本発明の一実施例の
封止前の平面図及び断面図である。本発明の一実施例
は、図１（ａ），（ｂ）に示すように、半導体チップ１
の面積よりも小さく、かつ、半導体チップ１が固定され
る面側に凸状に突出したアイランド２と、このアイラン
ド２を４つのコーナで支持するアイランド吊り部４と、
アイランド２の周辺に対向して間隔をおいて配置された
多数のリード３と、ボンディングパッド６が固定面側に
露出するように固定された半導体チップ１と、この半導
体チップ１をアイランド２の凹面側に固定する両面接着
テープ７と、半導体チップ１のボンディングパッド６と
リード３の先端とを接続するＡｕワイヤ５と、半導体チ
ップ１とアイランド２とリード３の一部とアイランド吊
り部４の一部とＡｕワイヤ５とを封止しパッケージを形
成する封止樹脂８とによって構成される。
【０００８】図２（ａ）〜（ｄ）は図１の半導体装置の
製造方法の一実施例を説明する工程順に示した断面図で
ある。本発明の半導体装置の製造方法の一実施例は、ま
ず、図２（ａ）に示すように、図１（ａ），（ｂ）のア
イランド２とリード３とアイランド吊り部４とを有する
リードフレームのアイランド吊り部４をプレス加工によ
りアイランド２が周囲のリード３より突出するように折
り曲げた後、アイランド２の凹面に両面接着テープ７を
貼付し半導体チップ１を固着できるようにする。このと
き、アイランド２の寸法を半導体チップ１の寸法よりも
一辺あたり１．５ｍｍ程度小さくなるように設計し、半
導体チップ１の接着後にボンディングパッド６がアイラ
ンド２周辺から露出するように形成する。
【０００９】次に、図２（ｂ）に示すように、両面接着
テープ７のもう一方の面に半導体チップ１を接着し半導
体チップ１をアイランド２の凹面に固着した後、図２
（ｃ）に示すように、半導体チップ１に露出しているボ
ンディングパッド６とリード３をＡｕワイヤ５にて接続
する。このとき、半導体チップ１上にあるＡｕワイヤ５
の高さは、同じく半導体チップ１上にある両面接着テー
プ７の厚み約２５μｍとアイランド２の厚み約１２５μ
ｍの和約１５０μｍとほぼ同等におさえることが可能で
ある。その後、図２（ｄ）に示すように、Ａｕワイヤ５
が埋設するように封止樹脂８にて半導体チップ１を封止
し薄型の半導体パッケージを形成する。最後に、リード
３の成形その他の所定の工程を完了し本実施例による薄
型化を実現した半導体装置を得る。
【００１０】
【発明の効果】以上説明したように本発明は、アイラン
ドを半導体チップの面積よりも小さくし、かつ、半導体
チップの固定面側に突出する凸状に形成し、半導体チッ
プをボンディングパッドが固定面側で露出するように固
定することにより、薄型のパッケージで信頼性の高い半
導体装置が得られるという効果がある。
【図面の簡単な説明】
【図１】（ａ），（ｂ）は本発明の一実施例の封止前の
平面図及び断面図である。
【図２】（ａ）〜（ｄ）は図１の半導体装置の製造方法
の一実施例を説明する工程順に示した断面図である。
【図３】（ａ），（ｂ）は従来の半導体装置の一例の封
止前の平面図及び断面図である。
【符号の説明】
１ 半導体チップ ２ アイランド ３ リード ４ アイランド吊り部 ５ Ａｕワイヤ ６ ボンディングパッド ７ 両面接着テープ ８ 封止樹脂 ９ 金属ペースト

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップと、この半導体チップを固
    定するアイランドと、このアイランドに接続しこのアイ
    ランドを支持するアイランド吊り部と、前記アイランド
    の周囲に間隔をおいて配置された複数のリードと、前記
    半導体チップのボンディングパッドと前記リードの先端
    とを接続するボンディングワイヤと、このボンディング
    ワイヤと前記半導体チップと前記リードの一部と前記ア
    イランド吊り部の一部を封止する封止樹脂とを有する半
    導体装置において、前記アイランドは前記半導体チップ
    の面積よりも小さく、かつ、前記半導体チップの固定面
    側に突出した凸状に形成されており、前記半導体チップ
    は前記ボンディングパッドが前記固定面側で露出するよ
    うに固定されていることを特徴とする半導体装置。
JP5324971A 1993-12-22 1993-12-22 半導体装置 Pending JPH07183447A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5324971A JPH07183447A (ja) 1993-12-22 1993-12-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5324971A JPH07183447A (ja) 1993-12-22 1993-12-22 半導体装置

Publications (1)

Publication Number Publication Date
JPH07183447A true JPH07183447A (ja) 1995-07-21

Family

ID=18171677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5324971A Pending JPH07183447A (ja) 1993-12-22 1993-12-22 半導体装置

Country Status (1)

Country Link
JP (1) JPH07183447A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697353A (ja) * 1992-09-17 1994-04-08 Sharp Corp 半導体装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697353A (ja) * 1992-09-17 1994-04-08 Sharp Corp 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
KR101031394B1 (ko) 광 센서 패키지
JPH08116016A (ja) リードフレーム及び半導体装置
JP2003037219A (ja) 樹脂封止型半導体装置およびその製造方法
KR100586699B1 (ko) 반도체 칩 패키지와 그 제조 방법
KR20010037256A (ko) 반도체패키지의 와이어 본딩용 클램프 및 히트블록
JPH0824155B2 (ja) 半導体パッケ−ジ
JPH07183447A (ja) 半導体装置
JP2716405B2 (ja) 半導体装置およびその製造方法
JP2002134439A (ja) 半導体チップの製造方法と樹脂封止型半導体装置およびその製造方法
JP3036339B2 (ja) 半導体装置
KR100373891B1 (ko) 반도체장치
JPH05121462A (ja) 半導体装置の製造方法
JP2885786B1 (ja) 半導体装置の製法および半導体装置
JP3013810B2 (ja) 半導体装置の製造方法
JP2954118B2 (ja) 半導体装置及びその製造方法
US20080038872A1 (en) Method of manufacturing semiconductor device
JP4362902B2 (ja) 樹脂封止型半導体装置の製造方法
JPH0366150A (ja) 半導体集積回路装置
JPH0621304A (ja) リードフレーム及び半導体装置の製造方法
JPS60113932A (ja) 樹脂封止半導体装置の組立方法
JP2968769B2 (ja) 樹脂封止型半導体装置
KR100460072B1 (ko) 반도체패키지
JPH0969600A (ja) 樹脂封止型半導体装置の構造および製造方法
JPH10107198A (ja) Ｉｃ封止パッケージ
JPH05291473A (ja) 樹脂封止型半導体装置およびそれに用いるリードフレーム

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980106