JPH07181518A - アクティブマトリクスパネル - Google Patents
アクティブマトリクスパネルInfo
- Publication number
- JPH07181518A JPH07181518A JP32785493A JP32785493A JPH07181518A JP H07181518 A JPH07181518 A JP H07181518A JP 32785493 A JP32785493 A JP 32785493A JP 32785493 A JP32785493 A JP 32785493A JP H07181518 A JPH07181518 A JP H07181518A
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- gate bus
- resistance material
- width
- intersection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 バスラインの交差部におけるリーク不良を減
少させてパネルの良品率の向上を図る。 【構成】 アクティブマトリクスパネルのゲートバスラ
イン２とデータバスライン８の交差部９におけるゲート
バスライン２の材料のうち、多層構造の所定層６を構成
する高抵抗材料の幅を狭くしたので、ゲートバスライン
２とデータバスライン８の交差部９の面積が小さくなっ
て、従来であれば交差部である部分ａに微小ゴミ１０が
あったとしても、この場合は交差部とはならず、交差部
９に微小ゴミ１０がある確率は小さくなり、その分リー
ク不良も減少する。また、これにより、ゲートバスライ
ン２の抵抗が大きくなるという問題はあるが、これは、
交差部９における多層構造の他の所定層５を構成する低
抵抗材料の幅を広くすることで解消する。
少させてパネルの良品率の向上を図る。 【構成】 アクティブマトリクスパネルのゲートバスラ
イン２とデータバスライン８の交差部９におけるゲート
バスライン２の材料のうち、多層構造の所定層６を構成
する高抵抗材料の幅を狭くしたので、ゲートバスライン
２とデータバスライン８の交差部９の面積が小さくなっ
て、従来であれば交差部である部分ａに微小ゴミ１０が
あったとしても、この場合は交差部とはならず、交差部
９に微小ゴミ１０がある確率は小さくなり、その分リー
ク不良も減少する。また、これにより、ゲートバスライ
ン２の抵抗が大きくなるという問題はあるが、これは、
交差部９における多層構造の他の所定層５を構成する低
抵抗材料の幅を広くすることで解消する。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置に関し、
さらに詳しくは、多層構造のバスラインを有するアクテ
ィブマトリクスパネルに関する。
さらに詳しくは、多層構造のバスラインを有するアクテ
ィブマトリクスパネルに関する。
【０００２】
【従来の技術】従来、薄膜トランジスタ（Ｔｈｉｎ Ｆ
ｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：以下ＴＦＴという）の
ゲートに信号を供給するゲートバスラインに２種類以上
の材料を用いる多層構造を採用するＴＦＴ−ＬＣＤパネ
ルにおいて、ゲートバスラインの多層構造のうちの所定
層を構成する高抵抗材料と、ゲートバスラインの多層構
造のうちの他の所定層を構成する低抵抗材料の幅はすべ
てそれぞれ均一に構成されていた。高抵抗材料の所定層
はＴＦＴのゲートに接続されており、この高抵抗材料は
ＴＦＴのゲートの材質と同じような材料で構成される。
低抵抗材料をゲートバスラインに設けるのは、ラインの
抵抗を軽減するためである。
ｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：以下ＴＦＴという）の
ゲートに信号を供給するゲートバスラインに２種類以上
の材料を用いる多層構造を採用するＴＦＴ−ＬＣＤパネ
ルにおいて、ゲートバスラインの多層構造のうちの所定
層を構成する高抵抗材料と、ゲートバスラインの多層構
造のうちの他の所定層を構成する低抵抗材料の幅はすべ
てそれぞれ均一に構成されていた。高抵抗材料の所定層
はＴＦＴのゲートに接続されており、この高抵抗材料は
ＴＦＴのゲートの材質と同じような材料で構成される。
低抵抗材料をゲートバスラインに設けるのは、ラインの
抵抗を軽減するためである。
【０００３】
【発明が解決しようとする課題】上記従来のＴＦＴ−Ｌ
ＣＤパネルでは、ゲートバスラインとデータバスライン
の交差部におけるリーク不良は、ＴＦＴ成膜工程におけ
る微小ごみが原因である。しかし、この微小ごみをゼロ
にすることは現状では難しいため、微小ごみによるリー
ク不良の、ある程度の発生はやむを得ない。ゲートバス
ラインおよびデータバスラインにおける微小ごみによる
リーク不良は予備配線を使用（例えば、データバスライ
ンにおけるリーク発生箇所の両側をレーザで切断し、信
号から切り離された方のデータバスラインには外部から
信号を供給する）することにより、また、データバスラ
イン断線修正用の予備配線を備えたパネルはそれを用い
て修正可能であるが、１パネルにおいて修正できる数は
限りがあり、それ以上ある場合には不良となってしまい
パネル良品率の低下の原因になっていた。
ＣＤパネルでは、ゲートバスラインとデータバスライン
の交差部におけるリーク不良は、ＴＦＴ成膜工程におけ
る微小ごみが原因である。しかし、この微小ごみをゼロ
にすることは現状では難しいため、微小ごみによるリー
ク不良の、ある程度の発生はやむを得ない。ゲートバス
ラインおよびデータバスラインにおける微小ごみによる
リーク不良は予備配線を使用（例えば、データバスライ
ンにおけるリーク発生箇所の両側をレーザで切断し、信
号から切り離された方のデータバスラインには外部から
信号を供給する）することにより、また、データバスラ
イン断線修正用の予備配線を備えたパネルはそれを用い
て修正可能であるが、１パネルにおいて修正できる数は
限りがあり、それ以上ある場合には不良となってしまい
パネル良品率の低下の原因になっていた。
【０００４】本発明は、上記従来の問題を解決するもの
で、リーク不良を減少させて、パネルの良品率の向上を
図ることができるアクティブマトリクスパネルを提供す
ることを目的とする。
で、リーク不良を減少させて、パネルの良品率の向上を
図ることができるアクティブマトリクスパネルを提供す
ることを目的とする。
【０００５】
【課題を解決するための手段】本発明のアクティブマト
リクスパネルは、絶縁性基板上に複数の絵素電極と該複
数の絵素電極をそれぞれ駆動するための薄膜トランジス
タとがマトリクス状に配置され、該薄膜トランジスタと
それぞれ接続され、かつ相互に交差して形成されたゲー
トバスラインおよびデータバスラインに該薄膜トランジ
スタを介して各絵素電極が接続され、該ゲートバスライ
ンに２種類以上の材料を用いる多層構造を有するアクテ
ィブマトリクスパネルにおいて、該ＴＦＴを介して絵素
に信号電圧を供給するデータバスラインと該ゲートバス
ラインとの交差部における、該ゲートバスラインの多層
構造のうち高抵抗材料の所定層の幅を狭くし、かつ該多
層構造のうち低抵抗材料の他の所定層の幅を広くしたも
のであり、そのことにより上記目的が達成される。
リクスパネルは、絶縁性基板上に複数の絵素電極と該複
数の絵素電極をそれぞれ駆動するための薄膜トランジス
タとがマトリクス状に配置され、該薄膜トランジスタと
それぞれ接続され、かつ相互に交差して形成されたゲー
トバスラインおよびデータバスラインに該薄膜トランジ
スタを介して各絵素電極が接続され、該ゲートバスライ
ンに２種類以上の材料を用いる多層構造を有するアクテ
ィブマトリクスパネルにおいて、該ＴＦＴを介して絵素
に信号電圧を供給するデータバスラインと該ゲートバス
ラインとの交差部における、該ゲートバスラインの多層
構造のうち高抵抗材料の所定層の幅を狭くし、かつ該多
層構造のうち低抵抗材料の他の所定層の幅を広くしたも
のであり、そのことにより上記目的が達成される。
【０００６】
【作用】上記構成により、アクティブマトリクスパネル
のゲートバスラインとデータバスラインの交差部におけ
るゲートバスライン材料のうち、多層構造の所定層を構
成する高抵抗材料の幅を狭くしたので、ゲートバスライ
ンとデータバスラインの交差部の面積が小さくなって、
この交差部に微小ゴミがある確率は小さくなり、その分
リーク不良も減少する。また、これにより、ゲートバス
ラインの抵抗が大きくなる問題はあるが、これは、交差
部における多層構造の他の所定層を構成する低抵抗材料
の幅を広くすることで解消する。
のゲートバスラインとデータバスラインの交差部におけ
るゲートバスライン材料のうち、多層構造の所定層を構
成する高抵抗材料の幅を狭くしたので、ゲートバスライ
ンとデータバスラインの交差部の面積が小さくなって、
この交差部に微小ゴミがある確率は小さくなり、その分
リーク不良も減少する。また、これにより、ゲートバス
ラインの抵抗が大きくなる問題はあるが、これは、交差
部における多層構造の他の所定層を構成する低抵抗材料
の幅を広くすることで解消する。
【０００７】
【実施例】以下に本発明の実施例について説明する。
【０００８】図１は本発明の一実施例を示すアクティブ
マトリクスパネル表示部におけるゲートバスラインとデ
ータバスラインの交差部をガラス基板側から見た拡大平
面図である。図２は図１のＡＡ’断面図である。図１お
よび図２に示すように、ＴＦＴ１の成膜工程でゲートバ
スライン２の材料を成膜する際、ガラス基板３上に５酸
化タンタル（Ｔａ2Ｏ5）のベースコート４を成膜し、ベ
ースコート４上に低抵抗材料の所定層（図１の斜線部）
５、さらに高抵抗材料の他の所定層６を成膜する。これ
ら各所定層５，６でゲートバスライン２が構成される。
このゲートバスライン２の高抵抗材料の他の所定層６上
に絶縁層７さらにデータバスライン８が成膜される。こ
こで、データバスライン８とゲートバスライン２との交
差部９において、ゲートバスライン２の多層構造のうち
所定層６を構成する高抵抗材料の幅を狭くし、かつこの
多層構造のうち他の所定層５を構成する低抵抗材料の幅
を広く構成する。なお、図１の破線ｂ〜ｄは従来の状態
を示している。
マトリクスパネル表示部におけるゲートバスラインとデ
ータバスラインの交差部をガラス基板側から見た拡大平
面図である。図２は図１のＡＡ’断面図である。図１お
よび図２に示すように、ＴＦＴ１の成膜工程でゲートバ
スライン２の材料を成膜する際、ガラス基板３上に５酸
化タンタル（Ｔａ2Ｏ5）のベースコート４を成膜し、ベ
ースコート４上に低抵抗材料の所定層（図１の斜線部）
５、さらに高抵抗材料の他の所定層６を成膜する。これ
ら各所定層５，６でゲートバスライン２が構成される。
このゲートバスライン２の高抵抗材料の他の所定層６上
に絶縁層７さらにデータバスライン８が成膜される。こ
こで、データバスライン８とゲートバスライン２との交
差部９において、ゲートバスライン２の多層構造のうち
所定層６を構成する高抵抗材料の幅を狭くし、かつこの
多層構造のうち他の所定層５を構成する低抵抗材料の幅
を広く構成する。なお、図１の破線ｂ〜ｄは従来の状態
を示している。
【０００９】上記構成により、ゲートバスライン２の材
料を成膜する前の段階で、データバスライン８のａ部分
に微小ごみ１０があった場合絶縁層７の成膜不良が発生
し、従来のゲートバスラインパターンであると、データ
バスラインとの交差部に当たるため、リーク不良を起こ
してしまうが、高抵抗材料の所定層６の幅を狭くしたゲ
ートバスライン２のパターンであると、その交差部９の
微小ごみ１０の位置ａには当たらなくなるため、リーク
不良は起こらない。このリーク不良の発生確率はゲート
バスラインとデータバスラインの交差部面積が大きいほ
ど高くなるが、所定層６の幅を狭くした分だけゲートバ
スライン２とデータバスライン８の交差部９の面積が小
さくなって、この交差部９に微小ゴミ１０がある確率は
それだけ小さくなり、その分リーク不良も減少する。ま
た、所定層６の幅を狭くした分だけゲートバスライン２
の抵抗が大きくなるという問題はあるが、これは、交差
部９における多層構造の他の所定層５を構成する低抵抗
材料の幅を広くすることで解消する。なお、この交差部
９以外の低抵抗材料の幅を広くすると、補助容量Ｃｓの
パターン部１１と交差して不良発生の原因になる。
料を成膜する前の段階で、データバスライン８のａ部分
に微小ごみ１０があった場合絶縁層７の成膜不良が発生
し、従来のゲートバスラインパターンであると、データ
バスラインとの交差部に当たるため、リーク不良を起こ
してしまうが、高抵抗材料の所定層６の幅を狭くしたゲ
ートバスライン２のパターンであると、その交差部９の
微小ごみ１０の位置ａには当たらなくなるため、リーク
不良は起こらない。このリーク不良の発生確率はゲート
バスラインとデータバスラインの交差部面積が大きいほ
ど高くなるが、所定層６の幅を狭くした分だけゲートバ
スライン２とデータバスライン８の交差部９の面積が小
さくなって、この交差部９に微小ゴミ１０がある確率は
それだけ小さくなり、その分リーク不良も減少する。ま
た、所定層６の幅を狭くした分だけゲートバスライン２
の抵抗が大きくなるという問題はあるが、これは、交差
部９における多層構造の他の所定層５を構成する低抵抗
材料の幅を広くすることで解消する。なお、この交差部
９以外の低抵抗材料の幅を広くすると、補助容量Ｃｓの
パターン部１１と交差して不良発生の原因になる。
【００１０】なお、通常は、高抵抗材料の所定層の幅は
低抵抗材料の他の所定層の幅に比べて広く、高抵抗材料
の所定層の幅を狭くした分、低抵抗材料の他の所定層の
幅を広げても高抵抗材料の所定層の幅を越えることはな
い。逆に、その限界まで高抵抗材料の所定層の幅を狭く
することができる。この場合、交差部の面積は最も小さ
くなる。
低抵抗材料の他の所定層の幅に比べて広く、高抵抗材料
の所定層の幅を狭くした分、低抵抗材料の他の所定層の
幅を広げても高抵抗材料の所定層の幅を越えることはな
い。逆に、その限界まで高抵抗材料の所定層の幅を狭く
することができる。この場合、交差部の面積は最も小さ
くなる。
【００１１】
【発明の効果】以上のように本発明によれば、多層構造
を有するゲートバスラインとデータバスラインとの交差
部において、ゲートバスラインの高抵抗材料の線幅を狭
くし、低抵抗材料の線幅を広くすることにより、ゲート
バスラインのライン抵抗を増加させることなく、ゲート
バスラインとデータバスラインの交差部面積を小さくで
きるため、この交差部におけるリーク不良を減少させる
ことができて、パネルの良品率を向上させることがで
き、また、製造プロセスは変わらないのでコストが上が
ることもない。
を有するゲートバスラインとデータバスラインとの交差
部において、ゲートバスラインの高抵抗材料の線幅を狭
くし、低抵抗材料の線幅を広くすることにより、ゲート
バスラインのライン抵抗を増加させることなく、ゲート
バスラインとデータバスラインの交差部面積を小さくで
きるため、この交差部におけるリーク不良を減少させる
ことができて、パネルの良品率を向上させることがで
き、また、製造プロセスは変わらないのでコストが上が
ることもない。
【図１】本発明の一実施例を示すアクティブマトリクス
パネルの表示部におけるゲートバスラインとデータバス
ラインの交差部付近の拡大平面図である。
パネルの表示部におけるゲートバスラインとデータバス
ラインの交差部付近の拡大平面図である。
【図２】図１のＡＡ’断面図である。
１ ＴＦＴ ２ ゲートバスライン ５ 低抵抗材料の他の所定層 ６ 高抵抗材料の所定層 ８ データバスライン ９ 交差部 １０ 微小ごみ
Claims (1)
- 【請求項１】 絶縁性基板上に複数の絵素電極と該複数
の絵素電極をそれぞれ駆動するための薄膜トランジスタ
とがマトリクス状に配置され、該薄膜トランジスタとそ
れぞれ接続され、かつ相互に交差して形成されたゲート
バスラインおよびデータバスラインに該薄膜トランジス
タを介して各絵素電極が接続され、該ゲートバスライン
に２種類以上の材料を用いる多層構造を有するアクティ
ブマトリクスパネルにおいて、 該ＴＦＴを介して絵素に信号電圧を供給するデータバス
ラインと該ゲートバスラインとの交差部における、該ゲ
ートバスラインの多層構造のうち高抵抗材料の所定層の
幅を狭くし、かつ該多層構造のうち低抵抗材料の他の所
定層の幅を広くしたアクティブマトリクスパネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32785493A JP3071352B2 (ja) | 1993-12-24 | 1993-12-24 | アクティブマトリクスパネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32785493A JP3071352B2 (ja) | 1993-12-24 | 1993-12-24 | アクティブマトリクスパネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07181518A true JPH07181518A (ja) | 1995-07-21 |
| JP3071352B2 JP3071352B2 (ja) | 2000-07-31 |
Family
ID=18203727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32785493A Expired - Fee Related JP3071352B2 (ja) | 1993-12-24 | 1993-12-24 | アクティブマトリクスパネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3071352B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006293291A (ja) * | 2005-03-18 | 2006-10-26 | Future Vision:Kk | 表示装置とその製造方法 |
| CN100367325C (zh) * | 2004-06-25 | 2008-02-06 | 三星Sdi株式会社 | 晶体管、制造其的方法、及包括其的发光显示器 |
| KR100852807B1 (ko) * | 2002-07-29 | 2008-08-18 | 비오이 하이디스 테크놀로지 주식회사 | 프린지 필드 스위칭 모드 액정표시장치 |
-
1993
- 1993-12-24 JP JP32785493A patent/JP3071352B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100852807B1 (ko) * | 2002-07-29 | 2008-08-18 | 비오이 하이디스 테크놀로지 주식회사 | 프린지 필드 스위칭 모드 액정표시장치 |
| CN100367325C (zh) * | 2004-06-25 | 2008-02-06 | 三星Sdi株式会社 | 晶体管、制造其的方法、及包括其的发光显示器 |
| US7649202B2 (en) | 2004-06-25 | 2010-01-19 | Samsung Mobile Display Co., Ltd. | Transistor, method of fabricating the same, and light emitting display comprising the same |
| JP2006293291A (ja) * | 2005-03-18 | 2006-10-26 | Future Vision:Kk | 表示装置とその製造方法 |
| JP4598663B2 (ja) * | 2005-03-18 | 2010-12-15 | 株式会社フューチャービジョン | 表示装置とその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3071352B2 (ja) | 2000-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7724314B2 (en) | Method for repairing a short in a substrate for a display and display repaired according to that method | |
| JP5367951B2 (ja) | 表示装置及び信号ラインのリペア方法 | |
| KR20040010118A (ko) | 표시 장치 및 표시 장치의 단선 수복 방법 | |
| JPH1138449A (ja) | 薄膜トランジスタマトリクス基板及びその製造方法 | |
| JP3251474B2 (ja) | アクティブマトリクス基板 | |
| JP2008058337A (ja) | 表示装置、液晶表示装置、及び表示装置の製造方法 | |
| JPH08320466A (ja) | アクティブマトリクス基板及びその欠陥修正方法 | |
| JP2004318086A (ja) | 薄膜トランジスタ基板およびそのリペア方法 | |
| JPH10123563A (ja) | 液晶表示装置およびその欠陥修正方法 | |
| US5825438A (en) | Liquid crystal display having duplicate wiring and a plurality of thin film transistors for single pixel | |
| US7990486B2 (en) | Liquid crystal display panel with line defect repairing mechanism and repairing method thereof | |
| JP3335567B2 (ja) | アクティブマトリクス型液晶表示装置およびその欠陥修正方法 | |
| JPH09325363A (ja) | 液晶表示装置の修復方法 | |
| JPH07181518A (ja) | アクティブマトリクスパネル | |
| JPH11190858A (ja) | アクティブマトリクス型表示装置及びその製造方法 | |
| US7675088B2 (en) | Manufacturing method of thin film transistor array substrate | |
| JPH08271930A (ja) | 薄膜トランジスタの製造方法 | |
| JP3525058B2 (ja) | 液晶表示装置 | |
| JP2001343667A (ja) | 表示装置およびその欠陥修正方法 | |
| KR100293503B1 (ko) | 박막트랜지스터형 액정 디스플레이소자 및 그 장치의 리페어방법 | |
| JP2814814B2 (ja) | 薄膜トランジスタ基板 | |
| JPH09230385A (ja) | アクティブマトリクス表示装置及びその欠陥修復方法 | |
| KR100488943B1 (ko) | 리페어라인이 형성된 액정표시장치 및 그 제조방법 | |
| JP3462792B2 (ja) | 液晶表示装置 | |
| JP3287985B2 (ja) | 液晶パネル及びその欠陥修正方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000511 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080526 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120526 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |