JPH07169194A - 磁気ディスク装置とデータ記録再生方法 - Google Patents
磁気ディスク装置とデータ記録再生方法Info
- Publication number
- JPH07169194A JPH07169194A JP31570293A JP31570293A JPH07169194A JP H07169194 A JPH07169194 A JP H07169194A JP 31570293 A JP31570293 A JP 31570293A JP 31570293 A JP31570293 A JP 31570293A JP H07169194 A JPH07169194 A JP H07169194A
- Authority
- JP
- Japan
- Prior art keywords
- sector
- recording
- data
- mark
- reproducing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【目的】本発明の目的は、ハードセクタ方式に準じた制
御により、ゾーン毎に異なる記録容量や同一トラック内
の物理ブロックの長さが異なるような複雑な構成のフォ
ーマッティングを実行することができる磁気ディスク装
置を提供することにある。 【構成】ハードセクタ方式の制御を実行するHDCが設
けられている。特定データ生成手段は、HDCからの指
示に従って、ディスク上の所定のゾーン毎にセクタの位
置を定義するためのセクタマークである特定データを生
成する。特定データ記録手段は、フォーマッティング時
に生成されたセクタマークをディスク上のトラックに記
録し、このときゾーン毎にトラック上のセクタ数が異な
るように記録する。データ記録再生制御手段は、特定デ
ータ検出手段により検出されたセクタマークに基づい
て、ゾーン毎に異なる記録容量や同一トラック内の物理
ブロックの長さが異なるような複雑な構成のセクタ単位
のフォーマッティングに伴うデータの記録再生制御を行
なう。
御により、ゾーン毎に異なる記録容量や同一トラック内
の物理ブロックの長さが異なるような複雑な構成のフォ
ーマッティングを実行することができる磁気ディスク装
置を提供することにある。 【構成】ハードセクタ方式の制御を実行するHDCが設
けられている。特定データ生成手段は、HDCからの指
示に従って、ディスク上の所定のゾーン毎にセクタの位
置を定義するためのセクタマークである特定データを生
成する。特定データ記録手段は、フォーマッティング時
に生成されたセクタマークをディスク上のトラックに記
録し、このときゾーン毎にトラック上のセクタ数が異な
るように記録する。データ記録再生制御手段は、特定デ
ータ検出手段により検出されたセクタマークに基づい
て、ゾーン毎に異なる記録容量や同一トラック内の物理
ブロックの長さが異なるような複雑な構成のセクタ単位
のフォーマッティングに伴うデータの記録再生制御を行
なう。
Description
【0001】
【産業上の利用分野】本発明は、特にハードディスク装
置に適用し、ディスク上に物理ブロックであるセクタフ
ォーマットを生成する機能を備えた磁気ディスク装置に
関する。
置に適用し、ディスク上に物理ブロックであるセクタフ
ォーマットを生成する機能を備えた磁気ディスク装置に
関する。
【0002】
【従来の技術】従来、ハードディスク装置(HDD)で
は、記録媒体であるディスク上を多数のトラック(シリ
ンダ)に分割されて、各トラックがセクタと呼ばれる物
理ブロックに分割されている。HDDは、フォーマッテ
ィングと称する処理によりディスク上に複数のセクタを
作成し、このセクタ単位にデータの記録再生を行なう。
HDDのコントローラ(HDC)は、ホストコンピュー
タから例えば512バイト単位の論理ブロック(論理ア
ドレス)が指定されると、この論理ブロックを物理ブロ
ックに変換するアドレス変換処理を行なう。
は、記録媒体であるディスク上を多数のトラック(シリ
ンダ)に分割されて、各トラックがセクタと呼ばれる物
理ブロックに分割されている。HDDは、フォーマッテ
ィングと称する処理によりディスク上に複数のセクタを
作成し、このセクタ単位にデータの記録再生を行なう。
HDDのコントローラ(HDC)は、ホストコンピュー
タから例えば512バイト単位の論理ブロック(論理ア
ドレス)が指定されると、この論理ブロックを物理ブロ
ックに変換するアドレス変換処理を行なう。
【0003】ところで、フォーマッティング処理では、
インデックスマーク(パルス)、セクタマーク(パル
ス)またはアドレスマーク等と呼ばれる基準信号に従っ
て、セクタが定義されて、セクタフォーマットに伴うデ
ータの記録が実行される。インデックスマークは、ディ
スク上の各トラックの開始位置を定義するマークであ
り、1回転に1パルス発生する。インデックスマーク
は、HDDの製造時に、ヘッドの位置決め制御に必要な
サーボ情報の記録と共に、ディスク上に特定データパタ
ーンとして記録される。
インデックスマーク(パルス)、セクタマーク(パル
ス)またはアドレスマーク等と呼ばれる基準信号に従っ
て、セクタが定義されて、セクタフォーマットに伴うデ
ータの記録が実行される。インデックスマークは、ディ
スク上の各トラックの開始位置を定義するマークであ
り、1回転に1パルス発生する。インデックスマーク
は、HDDの製造時に、ヘッドの位置決め制御に必要な
サーボ情報の記録と共に、ディスク上に特定データパタ
ーンとして記録される。
【0004】HDDでは、セクタを定義する方式として
はハードセクタ方式とソフトセクタ方式に大別される。
ハードセクタ方式は、インデックスマークを基準とし
て、予め決定された位置でセクタマーク(パルス)を検
出し、インデックスマークとセクタマークに基づいてセ
クタを定義する。セクタマークの検出方式としては、セ
クタサーボ方式のHDDでは、セクタ毎に予め記録され
たサーボ情報に基づいて復号して検出する方式がある。
また、高精度で高周波数の基準クロックで動作する計数
器を使用し、インデックスマークを基準として、トラッ
クを予め決定された基準クロック数の間隔に分割し、各
分割時点でセクタパルスを発生する方式がある。
はハードセクタ方式とソフトセクタ方式に大別される。
ハードセクタ方式は、インデックスマークを基準とし
て、予め決定された位置でセクタマーク(パルス)を検
出し、インデックスマークとセクタマークに基づいてセ
クタを定義する。セクタマークの検出方式としては、セ
クタサーボ方式のHDDでは、セクタ毎に予め記録され
たサーボ情報に基づいて復号して検出する方式がある。
また、高精度で高周波数の基準クロックで動作する計数
器を使用し、インデックスマークを基準として、トラッ
クを予め決定された基準クロック数の間隔に分割し、各
分割時点でセクタパルスを発生する方式がある。
【0005】一方、ソフトセクタ方式は、HDCがアド
レスマークと呼ばれる固有のデータパターンをディスク
上に記録し、このアドレスマークを再生してセクタマー
クと同様に使用する。このソフトセクタ方式では、HD
Cはアドレスマークを記録するときに、通常のデータ書
込み制御に必要なライトゲート(書込み指示信号)とは
別に、アドレスマークを書込み制御するためのアドレス
マーク・イネーブル信号を必要とする。また、アドレス
マークを再生するときに、通常のデータ読出し制御に必
要なリードゲート(読出し指示信号)とは別に、アドレ
スマークを読出し制御するためのアドレスマーク・イネ
ーブル信号を必要とする。
レスマークと呼ばれる固有のデータパターンをディスク
上に記録し、このアドレスマークを再生してセクタマー
クと同様に使用する。このソフトセクタ方式では、HD
Cはアドレスマークを記録するときに、通常のデータ書
込み制御に必要なライトゲート(書込み指示信号)とは
別に、アドレスマークを書込み制御するためのアドレス
マーク・イネーブル信号を必要とする。また、アドレス
マークを再生するときに、通常のデータ読出し制御に必
要なリードゲート(読出し指示信号)とは別に、アドレ
スマークを読出し制御するためのアドレスマーク・イネ
ーブル信号を必要とする。
【0006】このような各セクタ方式を比較すると、ハ
ードセクタ方式は、自動的に発生するセクタマークに応
じて物理ブロックを構成し、ヘッダと呼ばれる番地や属
性等のブロック固有情報を記録する簡単な操作でよい。
これに対して、ソフトセクタ方式は、HDCがインデッ
クスマークを基準として、トラックを所望の長さのセク
タに分割する機能を有し、この機能により物理ブロック
の境界を設定する。この境界部分に、ライトゲートとア
ドレスマーク・イネーブル信号の両信号を使用してアド
レスマークを記録し、同時にヘッダを記録して物理ブロ
ックを作成する。したがって、ソフトセクタ方式は、H
DCの制御内容が複雑となるが、トラック上に所望のサ
イズの物理ブロックを構成する自由度を備えている。
ードセクタ方式は、自動的に発生するセクタマークに応
じて物理ブロックを構成し、ヘッダと呼ばれる番地や属
性等のブロック固有情報を記録する簡単な操作でよい。
これに対して、ソフトセクタ方式は、HDCがインデッ
クスマークを基準として、トラックを所望の長さのセク
タに分割する機能を有し、この機能により物理ブロック
の境界を設定する。この境界部分に、ライトゲートとア
ドレスマーク・イネーブル信号の両信号を使用してアド
レスマークを記録し、同時にヘッダを記録して物理ブロ
ックを作成する。したがって、ソフトセクタ方式は、H
DCの制御内容が複雑となるが、トラック上に所望のサ
イズの物理ブロックを構成する自由度を備えている。
【0007】ところで、近年のHDDでは、ディスク面
を複数のゾーンに分割し、各ゾーン毎に記録容量を決め
るCDR(constant density rec
ording)方式が一般的になりつつある。CDR方
式は、ディスクの内周側と外周側の記録密度をなるべく
一定にして外周側の記録容量を相対的に増加させる記録
方式である。このCDR方式では、ゾーン毎に記録容量
(即ち、セクタ数)を変化させて、1トラック当たりの
記録容量がゾーン毎に異なっている。このCDR方式で
は、セクタサーボ方式を採用した場合は、サーボエリア
数と論理ブロック数とが必ずしも一致せず、論理ブロッ
クを複数の物理ブロックに分割する必要がある。
を複数のゾーンに分割し、各ゾーン毎に記録容量を決め
るCDR(constant density rec
ording)方式が一般的になりつつある。CDR方
式は、ディスクの内周側と外周側の記録密度をなるべく
一定にして外周側の記録容量を相対的に増加させる記録
方式である。このCDR方式では、ゾーン毎に記録容量
(即ち、セクタ数)を変化させて、1トラック当たりの
記録容量がゾーン毎に異なっている。このCDR方式で
は、セクタサーボ方式を採用した場合は、サーボエリア
数と論理ブロック数とが必ずしも一致せず、論理ブロッ
クを複数の物理ブロックに分割する必要がある。
【0008】
【発明が解決しようとする課題】従来のHDDでは、セ
クタを定義する方式としてはハードセクタ方式とソフト
セクタ方式がある。ソフトセクタ方式はセクタフォーマ
ットの構成に自由度を備えているが、HDCの制御内容
が複雑となる欠点がある。このため、HDCの制御内容
(ソフトウエア)が簡単であるハードセクタ方式の方が
望ましい。
クタを定義する方式としてはハードセクタ方式とソフト
セクタ方式がある。ソフトセクタ方式はセクタフォーマ
ットの構成に自由度を備えているが、HDCの制御内容
が複雑となる欠点がある。このため、HDCの制御内容
(ソフトウエア)が簡単であるハードセクタ方式の方が
望ましい。
【0009】しかしながら、CDR方式にセクタサーボ
方式を採用したHDDでは、セクタマークの位置がゾー
ン毎に異なり、同一トラック内での物理ブロックの長さ
も一定でないため、ハードセクタ方式を単に使用するだ
けでは、フォーマッティングは不可能である。
方式を採用したHDDでは、セクタマークの位置がゾー
ン毎に異なり、同一トラック内での物理ブロックの長さ
も一定でないため、ハードセクタ方式を単に使用するだ
けでは、フォーマッティングは不可能である。
【0010】本発明の目的は、ハードセクタ方式に準じ
た制御により、ゾーン毎に異なる記録容量や同一トラッ
ク内の物理ブロックの長さが異なるような複雑な構成の
フォーマッティングを実行することができる磁気ディス
ク装置を提供することにある。
た制御により、ゾーン毎に異なる記録容量や同一トラッ
ク内の物理ブロックの長さが異なるような複雑な構成の
フォーマッティングを実行することができる磁気ディス
ク装置を提供することにある。
【0011】
【課題を解決するための手段】本発明は、ハードセクタ
方式のフォーマッティングを実行する磁気ディスク装置
において、ゾーン毎にセクタの位置を定義するための特
定データ(セクタマーク)を生成するための特定データ
生成手段、フォーマッティング時に特定データを記録す
る特定データ記録手段、特定データを検出する特定デー
タ検出手段および特定データに基づいてセクタ単位のフ
ォーマッティングに伴うデータの記録再生制御を行なう
データ記録再生制御手段を備えた磁気ディスク装置であ
る。
方式のフォーマッティングを実行する磁気ディスク装置
において、ゾーン毎にセクタの位置を定義するための特
定データ(セクタマーク)を生成するための特定データ
生成手段、フォーマッティング時に特定データを記録す
る特定データ記録手段、特定データを検出する特定デー
タ検出手段および特定データに基づいてセクタ単位のフ
ォーマッティングに伴うデータの記録再生制御を行なう
データ記録再生制御手段を備えた磁気ディスク装置であ
る。
【0012】
【作用】本発明では、ハードセクタ方式の制御を実行す
るHDCが設けられている。特定データ生成手段は、H
DCからの指示に従って、ディスク上の所定のゾーン毎
にセクタの位置を定義するためのセクタマークである特
定データを生成する。特定データ記録手段は、フォーマ
ッティング時に生成されたセクタマークをディスク上の
トラックに記録し、このときゾーン毎にトラック上のセ
クタ数が異なるように記録する。データ記録再生制御手
段は、特定データ検出手段により検出されたセクタマー
クに基づいて、ゾーン毎に異なる記録容量や同一トラッ
ク内の物理ブロックの長さが異なるような複雑な構成の
セクタ単位のフォーマッティングに伴うデータの記録再
生制御を行なう。
るHDCが設けられている。特定データ生成手段は、H
DCからの指示に従って、ディスク上の所定のゾーン毎
にセクタの位置を定義するためのセクタマークである特
定データを生成する。特定データ記録手段は、フォーマ
ッティング時に生成されたセクタマークをディスク上の
トラックに記録し、このときゾーン毎にトラック上のセ
クタ数が異なるように記録する。データ記録再生制御手
段は、特定データ検出手段により検出されたセクタマー
クに基づいて、ゾーン毎に異なる記録容量や同一トラッ
ク内の物理ブロックの長さが異なるような複雑な構成の
セクタ単位のフォーマッティングに伴うデータの記録再
生制御を行なう。
【0013】
【実施例】以下図面を参照して本発明の実施例を説明す
る。図1は同実施例に係わるHDDの要部を示すブロッ
ク図、図2は同実施例の動作を説明するためのタイミン
グチャート、図3は同実施例に係わるHDDの全体的構
成を示すブロック図、図4は同実施例のリード回路の構
成を示すブロック図とタイミングチャート、図5は同実
施例の動作を説明するためのフローチャートである。 (基本構成の説明)同実施例のHDDは、図3に示すよ
うに、ヘッド1によりデータが記録されるディスク2を
有する。ディスク2はスピンドルモータ6により回転駆
動される。ヘッド1は、ボイスコイルモータ(VCM)
5により駆動するキャリッジ(アクチュエータ)4によ
り保持されており、VCM5の駆動力によりディスク2
の目標トラック(シリンダ)まで移動する。スピンドル
モータ6は、CPU10により制御されるモータドライ
バ7により駆動制御される。CPU10は、HDDの各
構成要素を制御するためのマイクロプロセッサである。
る。図1は同実施例に係わるHDDの要部を示すブロッ
ク図、図2は同実施例の動作を説明するためのタイミン
グチャート、図3は同実施例に係わるHDDの全体的構
成を示すブロック図、図4は同実施例のリード回路の構
成を示すブロック図とタイミングチャート、図5は同実
施例の動作を説明するためのフローチャートである。 (基本構成の説明)同実施例のHDDは、図3に示すよ
うに、ヘッド1によりデータが記録されるディスク2を
有する。ディスク2はスピンドルモータ6により回転駆
動される。ヘッド1は、ボイスコイルモータ(VCM)
5により駆動するキャリッジ(アクチュエータ)4によ
り保持されており、VCM5の駆動力によりディスク2
の目標トラック(シリンダ)まで移動する。スピンドル
モータ6は、CPU10により制御されるモータドライ
バ7により駆動制御される。CPU10は、HDDの各
構成要素を制御するためのマイクロプロセッサである。
【0014】ヘッド1は、ヘッド制御回路3の制御によ
りデータの書込みと読出し処理を実行する。ヘッド制御
回路3は、ヘッド1により読出されたアナログの読出し
信号をリード回路9に出力する。ヘッド制御回路3は、
エンコーダ11からのライトデータに対応するライト電
流を、HDC12の記録再生制御回路13からのライト
ゲート(WG)のタイミングによりヘッド1に出力す
る。
りデータの書込みと読出し処理を実行する。ヘッド制御
回路3は、ヘッド1により読出されたアナログの読出し
信号をリード回路9に出力する。ヘッド制御回路3は、
エンコーダ11からのライトデータに対応するライト電
流を、HDC12の記録再生制御回路13からのライト
ゲート(WG)のタイミングによりヘッド1に出力す
る。
【0015】エンコーダ11は、ホストコンピュータか
ら転送されたライトデータを、クロック生成回路16か
らの書込み用基準クロックに同期して、MFM(mod
ified frequency modulatio
n)やRLL(run length limite
d)形式等の磁気記録形式のデータに変換する。ホスト
コンピュータから転送されたライトデータは、HDC1
2のインターフェース制御回路14、バッファメモリ1
5、記録再生制御回路13を経てNRZ(nonret
urn zero)形式のビット直列データとしてエン
コーダ11に入力される。
ら転送されたライトデータを、クロック生成回路16か
らの書込み用基準クロックに同期して、MFM(mod
ified frequency modulatio
n)やRLL(run length limite
d)形式等の磁気記録形式のデータに変換する。ホスト
コンピュータから転送されたライトデータは、HDC1
2のインターフェース制御回路14、バッファメモリ1
5、記録再生制御回路13を経てNRZ(nonret
urn zero)形式のビット直列データとしてエン
コーダ11に入力される。
【0016】リード回路9は、ヘッド制御回路3からの
アナログデータをパルス形式のディジタルデータに変換
する一種のアナログ/ディジタル変換回路である。リー
ド回路9は、図4(A)に示すように、アンプ9a、フ
ィルタ9b、微分器9c、フィルタ9dおよびパルサ回
路9eを有する。アンプ9aはヘッド制御回路3からの
アナログ読出し信号を増幅し、同図(B)に示すような
信号R1を出力する。アンプ9aは出力信号振幅が一定
になるように、AGC(automaticgain
control)機能を備えた増幅回路である。フィル
タ9bは、アンプ9aからの出力信号R1からノイズを
除去した信号R2を出力する。微分器9cは信号R2を
微分し、ピークを検出するためのゼロクロス点を有する
微分信号R3を出力する。フィルタ9dは、ゼロクロス
点検出の精度向上のために、微分信号R3からノイズを
除去した信号をパルサ回路9eに出力する。
アナログデータをパルス形式のディジタルデータに変換
する一種のアナログ/ディジタル変換回路である。リー
ド回路9は、図4(A)に示すように、アンプ9a、フ
ィルタ9b、微分器9c、フィルタ9dおよびパルサ回
路9eを有する。アンプ9aはヘッド制御回路3からの
アナログ読出し信号を増幅し、同図(B)に示すような
信号R1を出力する。アンプ9aは出力信号振幅が一定
になるように、AGC(automaticgain
control)機能を備えた増幅回路である。フィル
タ9bは、アンプ9aからの出力信号R1からノイズを
除去した信号R2を出力する。微分器9cは信号R2を
微分し、ピークを検出するためのゼロクロス点を有する
微分信号R3を出力する。フィルタ9dは、ゼロクロス
点検出の精度向上のために、微分信号R3からノイズを
除去した信号をパルサ回路9eに出力する。
【0017】パルサ回路9eは、コンパレータにより微
分信号R3のゼロクロス点を検出してパルス信号R4を
生成する。さらに、パルス信号R4の変化点に同期する
パルス信号R5を生成する。このとき、パルス信号R4
には誤パルスE1〜E3が含まれているため、パルス信
号R5にも誤パルスE1〜E3に対応する誤パルスが含
まれている。パルサ回路9eは、フィルタ9bからの信
号R2をレベルL1,L2により大小判定し、レベルよ
り外側の信号が論理レベル“1”となるようにアナログ
信号比較器を介してパルス信号R6を生成する。このパ
ルス信号R6とパルス信号R5とのアンド処理により、
正確なリードデータパルスRPを生成する。
分信号R3のゼロクロス点を検出してパルス信号R4を
生成する。さらに、パルス信号R4の変化点に同期する
パルス信号R5を生成する。このとき、パルス信号R4
には誤パルスE1〜E3が含まれているため、パルス信
号R5にも誤パルスE1〜E3に対応する誤パルスが含
まれている。パルサ回路9eは、フィルタ9bからの信
号R2をレベルL1,L2により大小判定し、レベルよ
り外側の信号が論理レベル“1”となるようにアナログ
信号比較器を介してパルス信号R6を生成する。このパ
ルス信号R6とパルス信号R5とのアンド処理により、
正確なリードデータパルスRPを生成する。
【0018】図3に示すように、デコーダ17は、リー
ド回路9からのリードデータパルスRPをNRZ形式の
データに変換して、HDC12の記録再生制御回路13
に出力する。記録再生制御回路13は、NRZ形式のデ
ータをビット直列データからバイト並列データに変換し
てバッファメモリ15に格納する。このバッファメモリ
15に格納されたデータはセクタ単位のデータブロック
に構成されて、インターフェース制御回路14を介して
ホストコンピュータに転送される。
ド回路9からのリードデータパルスRPをNRZ形式の
データに変換して、HDC12の記録再生制御回路13
に出力する。記録再生制御回路13は、NRZ形式のデ
ータをビット直列データからバイト並列データに変換し
てバッファメモリ15に格納する。このバッファメモリ
15に格納されたデータはセクタ単位のデータブロック
に構成されて、インターフェース制御回路14を介して
ホストコンピュータに転送される。
【0019】アドレスマーク検出回路18は、記録再生
制御回路13からのアドレスマーク・イネーブル信号A
Mに基づいて、リード回路9からのリードデータパルス
からアドレスマークに対応する特定パルスパターンを検
出する。アドレスマーク検出回路18はアドレスマーク
検出信号を記録再生制御回路13に出力する。
制御回路13からのアドレスマーク・イネーブル信号A
Mに基づいて、リード回路9からのリードデータパルス
からアドレスマークに対応する特定パルスパターンを検
出する。アドレスマーク検出回路18はアドレスマーク
検出信号を記録再生制御回路13に出力する。
【0020】クロック生成回路16は、データの記録再
生に必要な基準クロックを生成する回路であり、VCO
(voltage controlled oscil
lator)を使用したPLL(phase lock
ed loop)方式の発振器である。クロック生成回
路16は、データの書込み時には基準とする周波数を中
心に、回転変動にある程度追従して、記録密度を狂わせ
ないように周波数を制御する。また、データの読出し時
には、リードパルスに周波数、位相を合わせて発振し、
再生データの弁別に使用される。エンコーダ11、デコ
ーダ17および記録再生制御回路13は、クロック生成
回路16からの基準クロックに同期して動作する。
生に必要な基準クロックを生成する回路であり、VCO
(voltage controlled oscil
lator)を使用したPLL(phase lock
ed loop)方式の発振器である。クロック生成回
路16は、データの書込み時には基準とする周波数を中
心に、回転変動にある程度追従して、記録密度を狂わせ
ないように周波数を制御する。また、データの読出し時
には、リードパルスに周波数、位相を合わせて発振し、
再生データの弁別に使用される。エンコーダ11、デコ
ーダ17および記録再生制御回路13は、クロック生成
回路16からの基準クロックに同期して動作する。
【0021】リード回路9は、アナログ読出し信号とリ
ードデータパルスをサーボ系回路に出力する。サーボ系
回路は、サンプル/ホールド回路19、サーボ制御回路
(サーボコントローラ)20、A/D変換回路21およ
びD/A変換回路22からなる。リード回路9は、フィ
ルタ9bによりノイズを除去したアナログ読出し信号を
サンプル/ホールド回路19に出力する。サンプル/ホ
ールド回路19は、サーボ制御回路20からのサンプル
タイミング信号に同期して、ヘッド1の位置信号である
バーストデータをホールドする。A/D変換回路21
は、サンプル/ホールド回路19によりホールドされた
アナログのバーストデータをディジタルデータに変換し
てCPU10に出力する。CPU10は、ディジタルの
バーストデータに基づいて、ヘッド1の位置決め制御を
実行するためのサーボ演算処理を実行し、演算結果(位
置誤差データ)をD/A変換回路22に出力する。
ードデータパルスをサーボ系回路に出力する。サーボ系
回路は、サンプル/ホールド回路19、サーボ制御回路
(サーボコントローラ)20、A/D変換回路21およ
びD/A変換回路22からなる。リード回路9は、フィ
ルタ9bによりノイズを除去したアナログ読出し信号を
サンプル/ホールド回路19に出力する。サンプル/ホ
ールド回路19は、サーボ制御回路20からのサンプル
タイミング信号に同期して、ヘッド1の位置信号である
バーストデータをホールドする。A/D変換回路21
は、サンプル/ホールド回路19によりホールドされた
アナログのバーストデータをディジタルデータに変換し
てCPU10に出力する。CPU10は、ディジタルの
バーストデータに基づいて、ヘッド1の位置決め制御を
実行するためのサーボ演算処理を実行し、演算結果(位
置誤差データ)をD/A変換回路22に出力する。
【0022】D/A変換回路22はアナログ信号(電圧
信号)に変換してサーボドライバ8に出力する。サーボ
ドライバ8はD/A変換回路22からのアナログ信号を
駆動電流に変換して、VCM5を駆動制御し、ヘッド1
を目標位置に位置決めする。一方、サーボ制御回路20
は、リード回路9からのリードデータパルスの間隔を測
定してサーボデータの特殊パターンを検出し、サーボエ
リアからデータを取り出すためのサンプルタイミング信
号を生成する。また、サーボ制御回路20は、リード回
路9からのリードデータパルスからトラックアドレス
(シリンダ番号)を検出する。これにより、ヘッド1が
目標トラックまで移動する速度制御を行なう。
信号)に変換してサーボドライバ8に出力する。サーボ
ドライバ8はD/A変換回路22からのアナログ信号を
駆動電流に変換して、VCM5を駆動制御し、ヘッド1
を目標位置に位置決めする。一方、サーボ制御回路20
は、リード回路9からのリードデータパルスの間隔を測
定してサーボデータの特殊パターンを検出し、サーボエ
リアからデータを取り出すためのサンプルタイミング信
号を生成する。また、サーボ制御回路20は、リード回
路9からのリードデータパルスからトラックアドレス
(シリンダ番号)を検出する。これにより、ヘッド1が
目標トラックまで移動する速度制御を行なう。
【0023】ディスク2には、図6(A)に示すよう
に、同心円状の複数のトラックTR0〜TRnが形成さ
れている。各トラックTR0〜TRnを一義的に識別す
るために、物理的な位置関係に基づいてトラック番号
(トラックアドレス)が設定されている。ここで、デー
タ面サーボ方式(セクタサーボ方式)を採用したHDD
では、通常では各トラックTR0〜TRnの中に等間隔
でサーボエリア2aが設けられており、このサーボエリ
ア2aの間にデータエリア2bが設けられている。サー
ボエリア2aには前記のサーボ情報が記録されている。
データエリア2bにはユーザデータが記録される。サー
ボエリア2aのサーボ情報は、HDDの製造工程におい
て、サーボライタ等の特定設備により記録されるのが一
般的である。
に、同心円状の複数のトラックTR0〜TRnが形成さ
れている。各トラックTR0〜TRnを一義的に識別す
るために、物理的な位置関係に基づいてトラック番号
(トラックアドレス)が設定されている。ここで、デー
タ面サーボ方式(セクタサーボ方式)を採用したHDD
では、通常では各トラックTR0〜TRnの中に等間隔
でサーボエリア2aが設けられており、このサーボエリ
ア2aの間にデータエリア2bが設けられている。サー
ボエリア2aには前記のサーボ情報が記録されている。
データエリア2bにはユーザデータが記録される。サー
ボエリア2aのサーボ情報は、HDDの製造工程におい
て、サーボライタ等の特定設備により記録されるのが一
般的である。
【0024】ディスク2は、通常では1枚で表裏の両面
が使用される。したがって、同一のトラックアドレスが
両面に存在することになる。このようなトラックの関係
をシリンダと呼び、実際上ではキャリッジ4はシリンダ
にアクセスする。このシリンダの中からヘッド1を指定
することにより、アクセスすべきトラックを選択するこ
とになる。したがって、物理アドレスにはシリンダ番号
の他に、ヘッド番号が含まれている。
が使用される。したがって、同一のトラックアドレスが
両面に存在することになる。このようなトラックの関係
をシリンダと呼び、実際上ではキャリッジ4はシリンダ
にアクセスする。このシリンダの中からヘッド1を指定
することにより、アクセスすべきトラックを選択するこ
とになる。したがって、物理アドレスにはシリンダ番号
の他に、ヘッド番号が含まれている。
【0025】各トラックTR0〜TRnは、前記のよう
に、複数のセクタに分割されている。HDDでは、セク
タ単位にデータの記録再生が実行される。ホストコンピ
ュータからは、セクタの長さは論理的には全て同一であ
る。即ち、各セクタのデータバイト数が等しい。ホスト
コンピュータは、HDDに対してデータのアクセスを行
なう場合に、アクセス対象のデータをセクタ単位に分割
し、各セクタに対応する論理ブロックを定義する。そし
て、図6(B)に示すように、各論理ブロックに対して
論理ブロックアドレス0〜2を設定して、各データ(通
常では512バイト単位)を識別する。ホストコンピュ
ータは、アクセスするときに論理ブロックアドレス0〜
2を指定して、HDDに対して目的のデータの記録再生
を行なう。
に、複数のセクタに分割されている。HDDでは、セク
タ単位にデータの記録再生が実行される。ホストコンピ
ュータからは、セクタの長さは論理的には全て同一であ
る。即ち、各セクタのデータバイト数が等しい。ホスト
コンピュータは、HDDに対してデータのアクセスを行
なう場合に、アクセス対象のデータをセクタ単位に分割
し、各セクタに対応する論理ブロックを定義する。そし
て、図6(B)に示すように、各論理ブロックに対して
論理ブロックアドレス0〜2を設定して、各データ(通
常では512バイト単位)を識別する。ホストコンピュ
ータは、アクセスするときに論理ブロックアドレス0〜
2を指定して、HDDに対して目的のデータの記録再生
を行なう。
【0026】一方、HDD側では、全てのセクタに対し
て各セクタを一義的に指定できるように、物理的位置に
基づいてセクタ番号が設定されている。ホストコンピュ
ータが論理ブロックアドレスを指定すると、HDCは論
理ブロックアドレスを物理セクタ(セクタ番号)に対応
させるためのアドレス変換処理を実行する。例えば、図
6(C)に示すように、ホストコンピュータが論理ブロ
ックアドレス1を指定した場合、HDCは物理セクタ
1,2を対応させることになる。
て各セクタを一義的に指定できるように、物理的位置に
基づいてセクタ番号が設定されている。ホストコンピュ
ータが論理ブロックアドレスを指定すると、HDCは論
理ブロックアドレスを物理セクタ(セクタ番号)に対応
させるためのアドレス変換処理を実行する。例えば、図
6(C)に示すように、ホストコンピュータが論理ブロ
ックアドレス1を指定した場合、HDCは物理セクタ
1,2を対応させることになる。
【0027】ここで、ゾーン毎にトラックの記録容量
(即ち、セクタ数)を変化させるCDR方式を採用した
場合に、図7(A)に示すように、トラックフォーマッ
トにおいて、論理セクタ(論理ブロック)が必ずしも物
理セクタと位置的に対応しない状態が発生する。具体的
には、論理セクタD0はサーボエリア2a間に1つの物
理セクタに対応するが、論理セクタD1はサーボエリア
2aを間にして2つの物理セクタに分離して配置される
ことになる。なお、図7(B)はインデックスパルスを
示し、同図(C)はセクタパルスを示している。
(即ち、セクタ数)を変化させるCDR方式を採用した
場合に、図7(A)に示すように、トラックフォーマッ
トにおいて、論理セクタ(論理ブロック)が必ずしも物
理セクタと位置的に対応しない状態が発生する。具体的
には、論理セクタD0はサーボエリア2a間に1つの物
理セクタに対応するが、論理セクタD1はサーボエリア
2aを間にして2つの物理セクタに分離して配置される
ことになる。なお、図7(B)はインデックスパルスを
示し、同図(C)はセクタパルスを示している。
【0028】サーボエリア2aは、図7(D)に示すよ
うに、サーボイレーズ70、インデックス/セクタパタ
ーン71、アドレスデータ72およびバーストデータ7
3が記録されている。サーボイレーズ70は、サーボエ
リアを定義するための特定パターンからなる。サーボ制
御回路20はサーボイレーズ70を検出して、サーボエ
リア2aの位置を認識する。サーボイレーズ70は、図
8(A)に示すように、通常の記録データと比較して間
隔が非常に長い記録パターンである。サーボ制御回路2
0は、図8(B)に示すように、サーボイレーズ70を
パルス化した信号の時間(a)〜(c)を測定してサー
ボイレーズ70を検出する。
うに、サーボイレーズ70、インデックス/セクタパタ
ーン71、アドレスデータ72およびバーストデータ7
3が記録されている。サーボイレーズ70は、サーボエ
リアを定義するための特定パターンからなる。サーボ制
御回路20はサーボイレーズ70を検出して、サーボエ
リア2aの位置を認識する。サーボイレーズ70は、図
8(A)に示すように、通常の記録データと比較して間
隔が非常に長い記録パターンである。サーボ制御回路2
0は、図8(B)に示すように、サーボイレーズ70を
パルス化した信号の時間(a)〜(c)を測定してサー
ボイレーズ70を検出する。
【0029】インデックス/セクタパターン71は、イ
ンデックスパルス(マーク)とセクタパルス(マーク)
を生成するための記録パターンである。アドレスデータ
72はシリンダ番号を示すデータである。バーストデー
タ73は、ヘッド1をトラック(シリンダ)の中心に位
置決めするためのデータパターンである。サーボ系回路
は、アドレスデータ72によりヘッド1の移動制御(速
度制御)を実行し、バーストデータ73によりヘッド1
の位置決め制御(トラック・フォローイング)の各サー
ボ制御を実行する。
ンデックスパルス(マーク)とセクタパルス(マーク)
を生成するための記録パターンである。アドレスデータ
72はシリンダ番号を示すデータである。バーストデー
タ73は、ヘッド1をトラック(シリンダ)の中心に位
置決めするためのデータパターンである。サーボ系回路
は、アドレスデータ72によりヘッド1の移動制御(速
度制御)を実行し、バーストデータ73によりヘッド1
の位置決め制御(トラック・フォローイング)の各サー
ボ制御を実行する。
【0030】サーボ制御回路20は、図9に示すよう
に、パターン検出回路90、サーボシーケンス制御回路
91、カウンタ92およびタイミング検出回路93を有
する。パターン検出回路90は内蔵カウンタを使用し
て、図10(A)に示すようなリードデータパルスRP
の間隔を、測定用高周波クロックを計数することにより
測定する。パターン検出回路90は測定結果によりサー
ボエリアの開始として定義されたパルス間隔を検出する
と、内蔵フリップフロップをセットして、図10(B)
に示すようなセット信号をサーボシーケンス制御回路9
1に出力する。
に、パターン検出回路90、サーボシーケンス制御回路
91、カウンタ92およびタイミング検出回路93を有
する。パターン検出回路90は内蔵カウンタを使用し
て、図10(A)に示すようなリードデータパルスRP
の間隔を、測定用高周波クロックを計数することにより
測定する。パターン検出回路90は測定結果によりサー
ボエリアの開始として定義されたパルス間隔を検出する
と、内蔵フリップフロップをセットして、図10(B)
に示すようなセット信号をサーボシーケンス制御回路9
1に出力する。
【0031】サーボシーケンス制御回路91はセット信
号により起動し、カウンタ92とタイミング検出回路9
3を制御して、インデックス/セクタパターン71、ア
ドレスデータ72およびバーストデータ73のそれぞれ
の検出用タイミング信号を作成する。パターン検出回路
90は、サーボイレーズ70を検出する毎に、内蔵フリ
ップフロップをセットして、図10(C),(D)に示
すようなセット信号を出力する。この図10(D)に示
すセット信号が出力されると、サーボシーケンス制御回
路91はカウンタ92を起動させる。タイミング検出回
路93は、カウンタ92のカウント値をデコードして、
図10(E)に示すようなインデックス/セクタ検出用
タイミング信号を出力する。さらに、タイミング検出回
路93は、図10(F)に示すようなアドレスデータ検
出用タイミング信号および図10(G)に示すようなバ
ーストデータ検出用のサンプルタイミング信号を出力す
る。サンプルタイミング信号はサンプル/ホールド回路
19に供給される。
号により起動し、カウンタ92とタイミング検出回路9
3を制御して、インデックス/セクタパターン71、ア
ドレスデータ72およびバーストデータ73のそれぞれ
の検出用タイミング信号を作成する。パターン検出回路
90は、サーボイレーズ70を検出する毎に、内蔵フリ
ップフロップをセットして、図10(C),(D)に示
すようなセット信号を出力する。この図10(D)に示
すセット信号が出力されると、サーボシーケンス制御回
路91はカウンタ92を起動させる。タイミング検出回
路93は、カウンタ92のカウント値をデコードして、
図10(E)に示すようなインデックス/セクタ検出用
タイミング信号を出力する。さらに、タイミング検出回
路93は、図10(F)に示すようなアドレスデータ検
出用タイミング信号および図10(G)に示すようなバ
ーストデータ検出用のサンプルタイミング信号を出力す
る。サンプルタイミング信号はサンプル/ホールド回路
19に供給される。
【0032】次に、データエリア2bは、図7(E)に
示すような形式(データフォーマット)でデータの記録
がなされる。セクタの構成は、大別してヘッダ部75、
データ部77、同期データ部(PLO SYNC)7
4、ECC部78およびギャップ部(GAP)76から
なる。同期データ部74は、データを再生するときに基
本クロックを読出しデータに同期させるためのエリアで
ある。ECC部78は、ECC(error chec
k and correction code)処理を
行なうためのエリアである。ギャップ部76はデータの
記録再生動作用のタイミングをとるためのギャップであ
る。
示すような形式(データフォーマット)でデータの記録
がなされる。セクタの構成は、大別してヘッダ部75、
データ部77、同期データ部(PLO SYNC)7
4、ECC部78およびギャップ部(GAP)76から
なる。同期データ部74は、データを再生するときに基
本クロックを読出しデータに同期させるためのエリアで
ある。ECC部78は、ECC(error chec
k and correction code)処理を
行なうためのエリアである。ギャップ部76はデータの
記録再生動作用のタイミングをとるためのギャップであ
る。
【0033】セクタの開始からヘッダ部75までの構成
は、図8(C)に示すように、アドレスマーク80、ヘ
ッダ用同期データ部(PLO SYNC)81、同期バ
イト82、属性情報83、セクタアドレス情報84、バ
イト長85およびエラー検出コード(CRC)86から
なる。アドレスマーク80はソフトセクタ方式で使用さ
れるヘッダ用アドレスマークである。同期バイト82は
ビットデータをバイト化するためのエリアである。属性
情報83はセクタの属性を示す情報である。セクタアド
レス情報84は、セクタの物理的な位置を示すアドレス
情報である。バイト長85は、論理セクタが2つに分離
された場合に、最初の物理セクタ内に存在するデータバ
イト数を示す情報である。
は、図8(C)に示すように、アドレスマーク80、ヘ
ッダ用同期データ部(PLO SYNC)81、同期バ
イト82、属性情報83、セクタアドレス情報84、バ
イト長85およびエラー検出コード(CRC)86から
なる。アドレスマーク80はソフトセクタ方式で使用さ
れるヘッダ用アドレスマークである。同期バイト82は
ビットデータをバイト化するためのエリアである。属性
情報83はセクタの属性を示す情報である。セクタアド
レス情報84は、セクタの物理的な位置を示すアドレス
情報である。バイト長85は、論理セクタが2つに分離
された場合に、最初の物理セクタ内に存在するデータバ
イト数を示す情報である。
【0034】データ部77は、2種類のフォーマットが
ある。通常では図8(D)に示すように、アドレスマー
ク87、データ用同期データ部(PLO SYNC)8
8、同期バイト89、データエリア90およびECC部
91からなる。ヘッダ部75の直後にデータ部77が連
続する場合には、アドレスマーク87が省略される。デ
ータ部77が2つの物理セクタに分離される場合には、
後半の物理セクタに入るデータについてはアドレスマー
ク87が必要となることがある。なお、ハードセクタ方
式では、アドレスマークは存在せずに、これに対応する
位置にセクタマークが発生することになる。
ある。通常では図8(D)に示すように、アドレスマー
ク87、データ用同期データ部(PLO SYNC)8
8、同期バイト89、データエリア90およびECC部
91からなる。ヘッダ部75の直後にデータ部77が連
続する場合には、アドレスマーク87が省略される。デ
ータ部77が2つの物理セクタに分離される場合には、
後半の物理セクタに入るデータについてはアドレスマー
ク87が必要となることがある。なお、ハードセクタ方
式では、アドレスマークは存在せずに、これに対応する
位置にセクタマークが発生することになる。
【0035】このような記録形式に従ったデータフォー
マットをディスク2上に形成し、その後はデータ部77
のみを書換える処理が実行される。ソフトセクタ方式で
は、データを再生する場合に、記録再生制御回路13は
アドレスマーク・イネーブル信号AMを出力し、アドレ
スマークの検出を行なう。記録再生制御回路13はアド
レスマークを検出すると、リードゲートRGをオンして
ヘッダ部75を読み取る。ヘッダ部75により目的のセ
クタを検出すると、一度リードゲートRGをオフした後
に再度オンして、データを読み取る。データを記録する
場合には、前記と同様にヘッダ部75により目的のセク
タを確認した後に、データ部77のPLO SYNC8
8の開始位置からライトゲートWGをオンして、データ
を転送して書込みを行なう。
マットをディスク2上に形成し、その後はデータ部77
のみを書換える処理が実行される。ソフトセクタ方式で
は、データを再生する場合に、記録再生制御回路13は
アドレスマーク・イネーブル信号AMを出力し、アドレ
スマークの検出を行なう。記録再生制御回路13はアド
レスマークを検出すると、リードゲートRGをオンして
ヘッダ部75を読み取る。ヘッダ部75により目的のセ
クタを検出すると、一度リードゲートRGをオフした後
に再度オンして、データを読み取る。データを記録する
場合には、前記と同様にヘッダ部75により目的のセク
タを確認した後に、データ部77のPLO SYNC8
8の開始位置からライトゲートWGをオンして、データ
を転送して書込みを行なう。
【0036】記録再生制御回路13は、図12に示すよ
うに、フォーマッティング、データの記録再生動作に必
要な制御要素を有する。即ち、制御記憶部(WCS)1
30、制御レジスタ131、WCSアドレス制御回路1
32および記録再生シーケンス制御回路133を有す
る。WCS(writable control st
ore)130は、複数のビットを有するワードの集合
として構成されており、各ワードが固有のアドレスを有
し、このアドレスによりアクセスされる。WCSアドレ
ス制御回路132は、WCS130をアクセスするため
に必要なアドレス信号を出力する。WCS130のワー
ドは、各ビット(W,R,A等)がライトゲートWG、
リードゲートRG、アドレスマーク・イネーブルAMの
ような特定の意味を有する。WCS130は、CPU1
0が直接アクセスすることができる。記録再生制御時に
は、WCSアドレス制御回路132は記録再生用基本ク
ロックに同期してアクセスする。WCS130からアク
セスされたワードは、制御レジスタ131にセットされ
て、記録再生制御に必要な各種の制御信号を出力するこ
とになる。記録再生シーケンス制御回路133は、イン
デックスパルス(マーク)IP、セクタパルス(マー
ク)SPおよび基準クロックRCに基づいてWCSアド
レス制御回路132を制御して、WCS130をアクセ
スする。
うに、フォーマッティング、データの記録再生動作に必
要な制御要素を有する。即ち、制御記憶部(WCS)1
30、制御レジスタ131、WCSアドレス制御回路1
32および記録再生シーケンス制御回路133を有す
る。WCS(writable control st
ore)130は、複数のビットを有するワードの集合
として構成されており、各ワードが固有のアドレスを有
し、このアドレスによりアクセスされる。WCSアドレ
ス制御回路132は、WCS130をアクセスするため
に必要なアドレス信号を出力する。WCS130のワー
ドは、各ビット(W,R,A等)がライトゲートWG、
リードゲートRG、アドレスマーク・イネーブルAMの
ような特定の意味を有する。WCS130は、CPU1
0が直接アクセスすることができる。記録再生制御時に
は、WCSアドレス制御回路132は記録再生用基本ク
ロックに同期してアクセスする。WCS130からアク
セスされたワードは、制御レジスタ131にセットされ
て、記録再生制御に必要な各種の制御信号を出力するこ
とになる。記録再生シーケンス制御回路133は、イン
デックスパルス(マーク)IP、セクタパルス(マー
ク)SPおよび基準クロックRCに基づいてWCSアド
レス制御回路132を制御して、WCS130をアクセ
スする。
【0037】このような記録再生制御回路13の動作
を、図11を参照して、具体的に説明する。ここでは、
図11(A)に示すようなデータフォーマットを作成す
る(フォーマッティング)と仮定する。図11(A)に
おいて、各エリアの数字はバイト数を示す。
を、図11を参照して、具体的に説明する。ここでは、
図11(A)に示すようなデータフォーマットを作成す
る(フォーマッティング)と仮定する。図11(A)に
おいて、各エリアの数字はバイト数を示す。
【0038】まず、記録再生制御回路13は、WCS1
30の最初のワード(WCS#0と示し、以下#の後に
アドレスを付けて示す)において、WCS制御情報(W
CSC)にインデックスマークを待って、次のワード
(WCS#1)に移行するように設定する。WCS#1
は何もしない設定とし、繰り返しバイト数(NB)を2
5に設定する。図11(B)に示すように、インデック
スマークが検出されると、サーボ0のエリアの後半25
バイトを時間待ちとする。WCSアドレス制御回路13
2はWCSCに特定の制御情報が無い場合には、アドレ
スを一つづ増加して順次ワードをアクセスする。
30の最初のワード(WCS#0と示し、以下#の後に
アドレスを付けて示す)において、WCS制御情報(W
CSC)にインデックスマークを待って、次のワード
(WCS#1)に移行するように設定する。WCS#1
は何もしない設定とし、繰り返しバイト数(NB)を2
5に設定する。図11(B)に示すように、インデック
スマークが検出されると、サーボ0のエリアの後半25
バイトを時間待ちとする。WCSアドレス制御回路13
2はWCSCに特定の制御情報が無い場合には、アドレ
スを一つづ増加して順次ワードをアクセスする。
【0039】WCS#2は、ライトゲートWGとアドレ
スマーク・イネーブルAMに対応する各ビットW,Aを
“1に設定し、繰り返しバイト数(NB)を5に設定す
る。これにより、図11(D)に示すように、ライトゲ
ートWGがオンとなる。また、同図(E)に示すよう
に、アドレスマーク・イネーブルAMがオンとなる。こ
のライトゲートWGとアドレスマーク・イネーブルAM
に同期して、図11(A)に示すように、ディスク上に
5バイトのアドレスマークAMが記録される。WCS#
3は、ライトゲートビット(W)とゼロデータ指定ビッ
ト(Z)を“1に設定し、繰り返しバイト数(NB)を
11に設定する。これによって、記録再生制御回路13
は、“0”データをエンコーダ11に出力し、11バイ
トの間ライトゲートWGをオンして、PLO SYNC
エリアに11バイトの“0”データを記録する。
スマーク・イネーブルAMに対応する各ビットW,Aを
“1に設定し、繰り返しバイト数(NB)を5に設定す
る。これにより、図11(D)に示すように、ライトゲ
ートWGがオンとなる。また、同図(E)に示すよう
に、アドレスマーク・イネーブルAMがオンとなる。こ
のライトゲートWGとアドレスマーク・イネーブルAM
に同期して、図11(A)に示すように、ディスク上に
5バイトのアドレスマークAMが記録される。WCS#
3は、ライトゲートビット(W)とゼロデータ指定ビッ
ト(Z)を“1に設定し、繰り返しバイト数(NB)を
11に設定する。これによって、記録再生制御回路13
は、“0”データをエンコーダ11に出力し、11バイ
トの間ライトゲートWGをオンして、PLO SYNC
エリアに11バイトの“0”データを記録する。
【0040】さらに、WCS#4は、ライトゲートビッ
ト(W)とIDビット(ID)を“1に設定し、繰り返
しバイト数(NB)を10に設定する。これによって、
記録再生制御回路13は、バッファメモリ15から10
バイトのデータを順次読出してエンコーダ11に出力
し、10バイトのデータをヘッダ部に記録する。バッフ
ァメモリ15には、予め当該セクタのヘッダとして記録
されるデータが用意されている。WCS#5は、ライト
ゲートビット(W)とゼロデータ指定ビット(Z)を
“1に設定し、繰り返しバイト数(NB)を543に設
定する。これにより、記録再生制御回路13は、図11
(A)に示すように、ヘッダ部の次のギャップ(GA
P)から次のアドレスマークAMの前のギャップ(GA
P)までの543バイト分の“0”データを記録する。
ト(W)とIDビット(ID)を“1に設定し、繰り返
しバイト数(NB)を10に設定する。これによって、
記録再生制御回路13は、バッファメモリ15から10
バイトのデータを順次読出してエンコーダ11に出力
し、10バイトのデータをヘッダ部に記録する。バッフ
ァメモリ15には、予め当該セクタのヘッダとして記録
されるデータが用意されている。WCS#5は、ライト
ゲートビット(W)とゼロデータ指定ビット(Z)を
“1に設定し、繰り返しバイト数(NB)を543に設
定する。これにより、記録再生制御回路13は、図11
(A)に示すように、ヘッダ部の次のギャップ(GA
P)から次のアドレスマークAMの前のギャップ(GA
P)までの543バイト分の“0”データを記録する。
【0041】このようにして、WCS130を予め所望
のワードを設定しておき、ディスク2の全面に対してフ
ォーマッティングを実行する。フォーマッティングが終
了すると、記録再生制御回路13は通常のデータの記録
再生を実行する。この場合も、前記と同様にWCS13
0に制御シーケンスをプログラムし、データをバッファ
メモリ15を介して転送し、データの記録再生を制御す
る。通常のデータ記録再生動作では、図11(G)に示
すリードゲートRG、同図(H)に示すアドレスマーク
・イネーブルAM、同図(I)に示すアドレスマーク検
出信号および同図(J)に示すライトゲートWGが使用
される。例えばヘッダ部を再生するためには、リードゲ
ートRGとアドレスマーク・イネーブルAMをオンにす
る。そして、アドレスマーク検出信号がオンになると、
アドレスマーク・イネーブルAMをオフする。この時点
から、リード回路9はリードパルスに対してクロックの
同期化を行なって、ヘッダ部のデータをリードする。ヘ
ッダ部から目的のセクタであることを認識すると、デー
タ記録モードであればリードゲートRGをオフして、ラ
イトゲートWGをオンにする。このとき、ライトデータ
をバッファメモリ15からエンコーダ11に直列データ
形式で転送する。また、データ再生モードでは、リード
ゲートRGをオンにして、デコーダ17からの直列デー
タをバイト並列データに変換して、バッファメモリ15
に格納する。
のワードを設定しておき、ディスク2の全面に対してフ
ォーマッティングを実行する。フォーマッティングが終
了すると、記録再生制御回路13は通常のデータの記録
再生を実行する。この場合も、前記と同様にWCS13
0に制御シーケンスをプログラムし、データをバッファ
メモリ15を介して転送し、データの記録再生を制御す
る。通常のデータ記録再生動作では、図11(G)に示
すリードゲートRG、同図(H)に示すアドレスマーク
・イネーブルAM、同図(I)に示すアドレスマーク検
出信号および同図(J)に示すライトゲートWGが使用
される。例えばヘッダ部を再生するためには、リードゲ
ートRGとアドレスマーク・イネーブルAMをオンにす
る。そして、アドレスマーク検出信号がオンになると、
アドレスマーク・イネーブルAMをオフする。この時点
から、リード回路9はリードパルスに対してクロックの
同期化を行なって、ヘッダ部のデータをリードする。ヘ
ッダ部から目的のセクタであることを認識すると、デー
タ記録モードであればリードゲートRGをオフして、ラ
イトゲートWGをオンにする。このとき、ライトデータ
をバッファメモリ15からエンコーダ11に直列データ
形式で転送する。また、データ再生モードでは、リード
ゲートRGをオンにして、デコーダ17からの直列デー
タをバイト並列データに変換して、バッファメモリ15
に格納する。
【0042】一方、ハードセクタ方式では、アドレスマ
ークに関する制御がなく、セクタマークを基準としてW
CS130をプログラムして同様の動作が実行される。
サーボエリアにセクタマークを予め記録して、これに基
づいてセクタマークを発生する場合に、全てのトラック
が同一のデータフォーマットであれば問題はない。しか
し、CDR方式のように、ゾーン毎にデータフォーマッ
トが異なる場合には、サーボエリアに予めセクタマーク
を記録することは非常に不便である。 (本発明の要部の説明)そこで、本発明は、ソフトセク
タ方式を利用してディスク2に対するフォーマッティン
グを実行するときに、アドレスマークの代わりにセクタ
マークを記録する。そして、セクタマークを検出するこ
とにより、ハードセクタ方式によるデータの記録再生制
御を行なう。
ークに関する制御がなく、セクタマークを基準としてW
CS130をプログラムして同様の動作が実行される。
サーボエリアにセクタマークを予め記録して、これに基
づいてセクタマークを発生する場合に、全てのトラック
が同一のデータフォーマットであれば問題はない。しか
し、CDR方式のように、ゾーン毎にデータフォーマッ
トが異なる場合には、サーボエリアに予めセクタマーク
を記録することは非常に不便である。 (本発明の要部の説明)そこで、本発明は、ソフトセク
タ方式を利用してディスク2に対するフォーマッティン
グを実行するときに、アドレスマークの代わりにセクタ
マークを記録する。そして、セクタマークを検出するこ
とにより、ハードセクタ方式によるデータの記録再生制
御を行なう。
【0043】図1は本発明の実施例に係わるHDDの要
部を示すブロック図である。同実施例では、図1に示す
ように、エンコーダ11と並列にセクタマーク生成回路
100が設けられている。セクタマーク生成回路100
は、HDC12の記録再生制御回路13から出力される
アドレスマーク・イネーブルAMにより制御されて、ク
ロックC2に同期したセクタマーク用の特定パターンデ
ータを生成する。
部を示すブロック図である。同実施例では、図1に示す
ように、エンコーダ11と並列にセクタマーク生成回路
100が設けられている。セクタマーク生成回路100
は、HDC12の記録再生制御回路13から出力される
アドレスマーク・イネーブルAMにより制御されて、ク
ロックC2に同期したセクタマーク用の特定パターンデ
ータを生成する。
【0044】同実施例では、セクタマーク生成回路10
0とエンコーダ11の各出力を選択するためのロジック
回路が設けられている。ロジック回路は、オア回路10
2、アンド回路103,104およびインバータ105
からなる。ロジック回路は、アドレスマーク・イネーブ
ルAMに基づいて、セクタマーク生成回路100からの
セクタマーク用の特定パターンデータ(以下単にセクタ
マークSMと称する)またはエンコーダ11からのライ
トデータWDを選択して、ヘッド制御回路3に出力す
る。具体的には、アンド回路104は、アドレスマーク
・イネーブルAMとライトゲートWGがオンになると、
セクタマーク生成回路100から出力されたセクタマー
クSMをヘッド制御回路3に出力する。また、アンド回
路103は、アドレスマーク・イネーブルAMがオフし
て、ライトゲートWGがオンになると、エンコーダ11
からのライトデータWDをヘッド制御回路3に出力す
る。
0とエンコーダ11の各出力を選択するためのロジック
回路が設けられている。ロジック回路は、オア回路10
2、アンド回路103,104およびインバータ105
からなる。ロジック回路は、アドレスマーク・イネーブ
ルAMに基づいて、セクタマーク生成回路100からの
セクタマーク用の特定パターンデータ(以下単にセクタ
マークSMと称する)またはエンコーダ11からのライ
トデータWDを選択して、ヘッド制御回路3に出力す
る。具体的には、アンド回路104は、アドレスマーク
・イネーブルAMとライトゲートWGがオンになると、
セクタマーク生成回路100から出力されたセクタマー
クSMをヘッド制御回路3に出力する。また、アンド回
路103は、アドレスマーク・イネーブルAMがオフし
て、ライトゲートWGがオンになると、エンコーダ11
からのライトデータWDをヘッド制御回路3に出力す
る。
【0045】ヘッド1はヘッド制御回路3からのライト
信号(ライト電流)により、セクタマークSMをディス
ク2上の指定トラックに記録する。一方、同実施例で
は、セクタマークSMを検出するためのセクタマーク検
出回路101が設けられている。セクタマーク検出回路
101は、サーボ制御回路20がサーボエリアからイン
デックス/セクタパルスIP,SPを検出するときの検
出用クロックC1に同期して、セクタマークSMを検出
する。検出用クロックC1とクロックC2は、図3に示
すように、クロック生成回路16により生成される。な
お、他の構成は、前記図3を参照して説明したものと同
様である。
信号(ライト電流)により、セクタマークSMをディス
ク2上の指定トラックに記録する。一方、同実施例で
は、セクタマークSMを検出するためのセクタマーク検
出回路101が設けられている。セクタマーク検出回路
101は、サーボ制御回路20がサーボエリアからイン
デックス/セクタパルスIP,SPを検出するときの検
出用クロックC1に同期して、セクタマークSMを検出
する。検出用クロックC1とクロックC2は、図3に示
すように、クロック生成回路16により生成される。な
お、他の構成は、前記図3を参照して説明したものと同
様である。
【0046】次に、同実施例の動作を図1、図2および
図5を参照して説明する。まず、HDC12は、前述し
たように、ディスク2の全面に物理セクタを設定するた
めのフォーマッティングを実行する。このとき、ZBR
方式により、ゾーン毎にトラックのセクタ数が異なるよ
うなフォーマッティングを実行すると仮定する。HDC
12は、CDR方式のゾーン毎に、トラック上の所望の
位置にセクタマークを記録するために、セクタマーク生
成回路100からセクタマークSMを出力させる(図5
のステップS1)。即ち、HDC12がアドレスマーク
・イネーブルAMとライトゲートWGがオンする制御に
より、ロジック回路はセクタマーク生成回路100から
出力されたセクタマークSMをヘッド制御回路3に出力
する。
図5を参照して説明する。まず、HDC12は、前述し
たように、ディスク2の全面に物理セクタを設定するた
めのフォーマッティングを実行する。このとき、ZBR
方式により、ゾーン毎にトラックのセクタ数が異なるよ
うなフォーマッティングを実行すると仮定する。HDC
12は、CDR方式のゾーン毎に、トラック上の所望の
位置にセクタマークを記録するために、セクタマーク生
成回路100からセクタマークSMを出力させる(図5
のステップS1)。即ち、HDC12がアドレスマーク
・イネーブルAMとライトゲートWGがオンする制御に
より、ロジック回路はセクタマーク生成回路100から
出力されたセクタマークSMをヘッド制御回路3に出力
する。
【0047】ヘッド1はヘッド制御回路3からのセクタ
マークSMを、ディスク2上の指定トラック上の指定位
置に記録する。即ち、所望の位置に設定する物理セクタ
の先頭部にセクタマークSMを記録する(ステップS
2)。この後、HDC12はハードセクタ方式によるデ
ータの記録再生制御を実行する(ステップS3)。
マークSMを、ディスク2上の指定トラック上の指定位
置に記録する。即ち、所望の位置に設定する物理セクタ
の先頭部にセクタマークSMを記録する(ステップS
2)。この後、HDC12はハードセクタ方式によるデ
ータの記録再生制御を実行する(ステップS3)。
【0048】即ち、セクタマーク検出回路101は、図
2に示すように、検出用クロックC1に基づいて、ヘッ
ド制御回路3(リード回路9含む)により再生されるリ
ードパルスRPからセクタマークSMを検出する(ステ
ップS4)。具体的には、セクタマーク検出回路101
は、検出用クロックC1をカウントしてリードパルスR
Pの間隔を測定し、セクタマークSMを検出する。ここ
では、図2に示すように、検出用クロックC1のカウン
ト値によるリードパルスRPの間隔が10、次に間隔1
5、さらに間隔5の関係で3個のリードパルスRPが検
出されたときに、セクタマークSMとして判定する。セ
クタマーク検出回路101は、検出したセクタマークS
MをHDC12に出力する。
2に示すように、検出用クロックC1に基づいて、ヘッ
ド制御回路3(リード回路9含む)により再生されるリ
ードパルスRPからセクタマークSMを検出する(ステ
ップS4)。具体的には、セクタマーク検出回路101
は、検出用クロックC1をカウントしてリードパルスR
Pの間隔を測定し、セクタマークSMを検出する。ここ
では、図2に示すように、検出用クロックC1のカウン
ト値によるリードパルスRPの間隔が10、次に間隔1
5、さらに間隔5の関係で3個のリードパルスRPが検
出されたときに、セクタマークSMとして判定する。セ
クタマーク検出回路101は、検出したセクタマークS
MをHDC12に出力する。
【0049】ここで、通常のデータパターンは、例えば
1−7RLLコードの場合には、間隔1から間隔7まで
のリードパルスの組み合わせとして発生する。また、サ
ーボ制御回路20は、検出用クロックC1が9〜11個
のリードパルス間隔が3個連続したときにはサーボイレ
ーズと判定して、従来のインデックスパルスIPやセク
タパルスSPを出力する。
1−7RLLコードの場合には、間隔1から間隔7まで
のリードパルスの組み合わせとして発生する。また、サ
ーボ制御回路20は、検出用クロックC1が9〜11個
のリードパルス間隔が3個連続したときにはサーボイレ
ーズと判定して、従来のインデックスパルスIPやセク
タパルスSPを出力する。
【0050】このようにして、フォーマッティング時
に、セクタマーク生成回路100により、物理セクタを
定義するためのセクタマークSMを所望の位置に記録す
ることができる。そして、データの記録再生を実行する
場合には、HDC12は従来のハードセクタ方式による
制御を実行する(ステップS5)。即ち、インデックス
マーク(パルスIP)とセクタマークSMを基準とし
て、HDC12はデータ再生時にはリードゲートRGを
制御し、データ記録時にはライトゲートWGを制御す
る。
に、セクタマーク生成回路100により、物理セクタを
定義するためのセクタマークSMを所望の位置に記録す
ることができる。そして、データの記録再生を実行する
場合には、HDC12は従来のハードセクタ方式による
制御を実行する(ステップS5)。即ち、インデックス
マーク(パルスIP)とセクタマークSMを基準とし
て、HDC12はデータ再生時にはリードゲートRGを
制御し、データ記録時にはライトゲートWGを制御す
る。
【0051】以上のように、フォーマッティング時にセ
クタマーク生成回路100を利用して、通常のデータパ
ターンとは異なる特定パターンであるセクタマークSM
を、トラック上の所望の位置に記録することができる。
したがって、CDR方式のようにゾーン毎にセクタマー
クの位置が異なり、また同一トラック内での物理ブロッ
クの長さが一定でないようなデータフォーマットを実現
することができる。
クタマーク生成回路100を利用して、通常のデータパ
ターンとは異なる特定パターンであるセクタマークSM
を、トラック上の所望の位置に記録することができる。
したがって、CDR方式のようにゾーン毎にセクタマー
クの位置が異なり、また同一トラック内での物理ブロッ
クの長さが一定でないようなデータフォーマットを実現
することができる。
【0052】さらに、記録されたセクタマークSMを検
出するときには、セクタマーク検出回路101により、
データの記録再生時に常時検出する。したがって、HD
C12は、従来のハードセクタ方式と同様に、インデッ
クスマークとセクタマークSMを基準として、データの
記録再生制御を実行することができる。
出するときには、セクタマーク検出回路101により、
データの記録再生時に常時検出する。したがって、HD
C12は、従来のハードセクタ方式と同様に、インデッ
クスマークとセクタマークSMを基準として、データの
記録再生制御を実行することができる。
【0053】
【発明の効果】以上詳述したように本発明によれば、従
来のソフトセクタ方式における複雑な制御を要すること
なく、物理ブロックを定義するためのセクタマークを所
望の位置に記録することができる。したがって、ゾーン
毎に異なる記録容量や同一トラック内の物理ブロックの
長さが異なるような複雑な構成のフォーマッティングを
効率的に行なうことができる。さらに、データ記録再生
時には、セクタマークの検出に基づいて従来のハードセ
クタ方式に準じた制御により、効率的なデータ記録再生
制御を実現することができる。
来のソフトセクタ方式における複雑な制御を要すること
なく、物理ブロックを定義するためのセクタマークを所
望の位置に記録することができる。したがって、ゾーン
毎に異なる記録容量や同一トラック内の物理ブロックの
長さが異なるような複雑な構成のフォーマッティングを
効率的に行なうことができる。さらに、データ記録再生
時には、セクタマークの検出に基づいて従来のハードセ
クタ方式に準じた制御により、効率的なデータ記録再生
制御を実現することができる。
【図1】本発明の実施例に係わるHDDの要部を示すブ
ロック図。
ロック図。
【図2】同実施例の動作を説明するためのタイミングチ
ャート。
ャート。
【図3】同実施例に係わるHDDの全体的構成を示すブ
ロック図。
ロック図。
【図4】同実施例のリード回路の構成を示すブロック図
とタイミングチャート。
とタイミングチャート。
【図5】同実施例の動作を説明するためのフローチャー
ト。
ト。
【図6】同実施例に係わるディスクのフォーマットの一
例を説明するための概念図。
例を説明するための概念図。
【図7】同実施例に係わるディスクのフォーマットの一
例を説明するための概念図。
例を説明するための概念図。
【図8】同実施例に係わるディスクのフォーマットの一
例を説明するための概念図。
例を説明するための概念図。
【図9】同実施例に係わるHDDのサーボ制御回路の要
部を示すブロック図。
部を示すブロック図。
【図10】同実施例のサーボ制御回路の動作を説明する
ためのタイミングチャート。
ためのタイミングチャート。
【図11】同実施例のHDDの動作を説明するためのタ
イミングチャート。
イミングチャート。
【図12】同実施例に係わるHDDの記録再生制御回路
の要部を示すブロック図。
の要部を示すブロック図。
1…ヘッド、2…ディスク、3…ヘッド制御回路、9…
リード回路、10…CPU、11…エンコーダ、12…
HDC、13…記録再生制御回路、17…デコーダ、2
0…サーボ制御回路、100…セクタマーク生成回路、
101…セクタマーク検出回路。
リード回路、10…CPU、11…エンコーダ、12…
HDC、13…記録再生制御回路、17…デコーダ、2
0…サーボ制御回路、100…セクタマーク生成回路、
101…セクタマーク検出回路。
Claims (5)
- 【請求項1】 磁気ディスク上に同心円状に設けられた
複数のトラックのそれぞれに予め記録されたインデック
ス及びセクタマークに基づいて、セクタ単位にデータの
記録再生を行なうハードセクタ方式の磁気ディスク装置
において、 前記各トラックに対してセクタ単位を指定するステップ
と、 外部からの指示に従って、前記各トラック上のセクタ位
置を定義するための特定記録パターンを生成するステッ
プと、 前記磁気ディスクのフォーマッティング時に前記特定記
録パターンを前記各トラックに記録するステップと、 前記トラックから再生された再生データから前記特定記
録パターンを検出するステップと、 検出された前記特定記録パターンに基づいて、前記セク
タ単位にデータの記録再生を行なうステップとからなる
ことを特徴とするデータ記録再生方法。 - 【請求項2】 データを一つ又は複数の論理ブロックで
構成し、この論理ブロックを一つ又は複数の物理ブロッ
クで構成し、これら論理ブロック及び物理ブロックを単
位として磁気ディスク上のトラックに磁気ヘッドにより
データの記録再生を行なう磁気ディスク装置において、 前記トラックに前記論理ブロック又は前記物理ブロック
の位置を定義するセクタマークを記録するためのセクタ
マーク・データ信号を作成するセクタマーク作成手段
と、 このセクタマーク作成手段により作成された前記セクタ
マーク・データ信号を前記トラックに記録するセクタマ
ーク記録手段と、 前記磁気ヘッドから出力される再生信号をディジタル信
号に変換するディジタル信号再生手段と、 このディジタル信号再生手段から出力されるディジタル
信号を復号してセクタマークを検出し、セクタパルス信
号を出力するセクタマーク検出手段と、 前記セクタマーク検出手段から出力されたセクタパルス
信号に基づいて前記論理ブロック又は前記物理ブロック
を単位としてデータの記録再生を行なうデータ記録再生
手段とを具備したことを特徴とする磁気ディスク装置。 - 【請求項3】 データを一つ又は複数の論理ブロックで
構成し、この論理ブロックを一つ又は複数の物理ブロッ
クで構成し、これら論理ブロック及び物理ブロックを単
位として磁気ディスク上のトラックに磁気ヘッドにより
データの記録再生を行なう磁気ディスク装置において、 前記トラックに前記論理ブロック又は前記物理ブロック
の位置を定義する第1のセクタマークを記録するための
セクタマーク・データ信号を作成する第1のセクタマー
ク作成手段と、 この第1のセクタマーク作成手段により作成された前記
セクタマーク・データ信号を前記トラックに記録するセ
クタマーク記録手段と、 前記磁気ヘッドから出力される再生信号をディジタル信
号に変換するディジタル信号再生手段と、 前記トラック上に第2のセクタマークを記録するための
第2のセクタマーク作成手段と、 前記ディジタル信号再生手段から出力されるディジタル
信号を復号して、前記第1のセクタマークを検出し、第
1のセクタパルス信号を出力する第1のセクタマーク検
出手段と、 前記ディジタル信号再生手段から出力されるディジタル
信号を復号して、前記第2のセクタマークを検出し、第
2のセクタパルス信号を出力する第2のセクタマーク検
出手段と、 前記第1のセクタパルス信号及び第2のセクタパルス信
号に基づいて、前記論理ブロック又は前記物理ブロック
を単位としてデータの記録再生を行なうデータ記録再生
手段とを具備したことを特徴とする磁気ディスク装置。 - 【請求項4】 データを一つ又は複数の論理ブロックで
構成し、この論理ブロックを一つ又は複数の物理ブロッ
クで構成し、これら論理ブロック及び物理ブロックを単
位として磁気ディスク上のトラックに磁気ヘッドにより
データの記録再生を行なう磁気ディスク装置において、 前記トラックに前記論理ブロック又は前記物理ブロック
の位置を定義する第1のセクタマークを記録するための
セクタマーク・データ信号を作成するセクタマーク作成
手段と、 このセクタマーク作成手段により作成された前記セクタ
マーク・データ信号を前記トラックに記録するセクタマ
ーク記録手段と、 前記磁気ヘッドから出力される再生信号をディジタル信
号に変換するディジタル信号再生手段と、 前記磁気ヘッドを前記トラック上に位置決めするために
前記トラック上に記録されたサーボ情報を再生する再生
手段と、 前記ディジタル信号再生手段から出力されるディジタル
信号を復号して、前記セクタマークを検出し、第1のセ
クタパルス信号を出力するセクタマーク検出手段と、 前記サーボ情報に基づいて第2のセクタパルス信号を作
成するセクタパルス作成手段と、 前記第1のセクタパルス信号及び第2のセクタパルス信
号に基づいて、前記論理ブロック又は前記物理ブロック
を単位としてデータの記録再生を行なうデータ記録再生
手段とを具備したことを特徴とする磁気ディスク装置。 - 【請求項5】 データを一つ又は複数の論理ブロックで
構成し、この論理ブロックを一つ又は複数の物理ブロッ
クで構成し、これら論理ブロック及び物理ブロックを単
位として磁気ディスク上のトラックに磁気ヘッドにより
データの記録再生を行なう磁気ディスク装置において、 前記各トラックに記録した前記物理ブロックの位置を規
定するセクタマークを記録するためのセクタマーク作成
手段と、 前記磁気ヘッドから出力される再生信号をディジタル信
号に変換するディジタル信号再生手段と、 このディジタル信号再生手段から出力されるディジタル
信号を復号して、前記セクタマークを検出し、セクタパ
ルス信号を出力するセクタマーク検出手段と、 このセクタマーク検出手段から出力されたセクタパルス
信号に基づいて、前記論理ブロック又は前記物理ブロッ
クを単位としてデータの記録再生を行なうデータ記録再
生手段とを具備したことを特徴とする磁気ディスク装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31570293A JPH07169194A (ja) | 1993-12-16 | 1993-12-16 | 磁気ディスク装置とデータ記録再生方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31570293A JPH07169194A (ja) | 1993-12-16 | 1993-12-16 | 磁気ディスク装置とデータ記録再生方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07169194A true JPH07169194A (ja) | 1995-07-04 |
Family
ID=18068526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31570293A Pending JPH07169194A (ja) | 1993-12-16 | 1993-12-16 | 磁気ディスク装置とデータ記録再生方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07169194A (ja) |
-
1993
- 1993-12-16 JP JP31570293A patent/JPH07169194A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7372650B1 (en) | Rotating media storage device having a calibration track with unique calibration servo synch marks | |
US5603002A (en) | Hard disk drive having buffer memory employing directory based cache controller with data replacement scheme | |
KR100195182B1 (ko) | 서보 필드 단축 하드 디스크 드라이버 및 그 구동방법 | |
JPH04355218A (ja) | 書き換え可能なディスクおよびディスク装置 | |
US5963387A (en) | Method for forming and processing data address mark for hard disk drive | |
KR100855987B1 (ko) | 나선형 서보 트랙 기록에 있어서 디스크 열적 팽창으로인한 시간 변화를 보상하기 위한 지연 클럭 트랙 리드 백데이터 | |
KR20020038455A (ko) | 자기 디스크 장치 및 그 제어 방법 | |
JPH09167456A (ja) | ディスク装置及びディスク媒体 | |
KR100712503B1 (ko) | 하드디스크 드라이브의 서보 데이터 작성 방법 및 이를이용한 셀프 서보 기록 방법 | |
JP2007293968A (ja) | 追記型記憶装置、制御方法及びプログラム | |
US6865042B2 (en) | Embedded servo patterning methods and apparatus | |
JPH07169194A (ja) | 磁気ディスク装置とデータ記録再生方法 | |
JP3321295B2 (ja) | ディスク装置 | |
JP3258182B2 (ja) | サーボデータの書込み制御装置及び書込み制御方法 | |
JP2924831B2 (ja) | データ記録再生装置 | |
JP2984008B2 (ja) | 円盤状光記録媒体 | |
KR100273750B1 (ko) | 하드디스크드라이브의헤드위치검출방법 | |
JP2969688B2 (ja) | 記録媒体 | |
JP3089557B2 (ja) | 円盤状記録媒体 | |
JPH0359846A (ja) | データ記録再生装置のドライブ情報識別装置 | |
KR19990011718A (ko) | 하드디스크 드라이브 정보 기록용 디스크 내 정보 기록 필드 리드 방법 | |
JPH07147059A (ja) | 磁気ディスク装置 | |
JPH06309821A (ja) | 磁気ディスク装置及びサーボ制御方法 | |
JP2885013B2 (ja) | 情報処理装置 | |
JP2560597B2 (ja) | デ−タ変換ディスク装置 |